本發(fā)明涉及測試技術領域，特別涉及一種相位測量系統(tǒng)，還涉及一種相位測量方法。

背景技術：

隨著科技水平的進步，對于同頻信號之間的相位關系也越來越關注，且對于精度要求較高，已有相位測量方案需要分兩步進行，先進行“周期測量”，測量兩個信號的周期，然后再進行“時間間隔測量”，測量兩個信號之間的時間差，然后按照公式計算得到相位。

已有測量方案中，在進行周期和時間間隔測量時，需要對硬件電路進行切換，且兩個測量不能同時進行，會造成較大的測量誤差，即兩次測量結果是在不同的硬件狀態(tài)下(信號傳輸路徑的時間延遲、遲滯窗的變化)得到的，這期間必然會引入測量誤差，另外在兩次測量結果之間必然存在tdc內(nèi)插數(shù)據(jù)的誤差，從而會進一步增加測量誤差。

已有的設計方案測量速度慢，且需要不斷對硬件電路進行開關切換，對電路會造成不同程度的損傷。

技術實現(xiàn)要素：

本發(fā)明提出了一種相位測量系統(tǒng)及方法，在一次測量中完成周期和時間間隔兩個參數(shù)的測量，可大大提升測量速度，同時減少了已有測量方案中所引入的一系列誤差項，提高測量精度。

本發(fā)明的技術方案是這樣實現(xiàn)的：

一種相位測量系統(tǒng)，采用雙通道結構，兩個被測信號分別進入到各自通道同時完成時間間隔測量及周期測量，進而完成相位測量；

通過電平轉換電路將兩個被測信號轉化為pecl電平信號，利用閘門同步電路對兩個被測信號的上升沿進行同步提取，提取出兩個同步閘門信號；

fpga對產(chǎn)生的兩個同步閘門信號的電平進行監(jiān)測，當監(jiān)測到兩個同步閘門信號的電平均被拉高后，以第一同步閘門信號作為計數(shù)器使能信號，對輸入信號進行計數(shù)；

計數(shù)完成后fpga產(chǎn)生一個復位信號，用于對閘門同步電路進行復位，同時將兩個通道的同步閘門信號的電平進行拉低，得到兩個通道新的同步閘門信號；

fpga對新的同步閘門信號電平進行時間計數(shù)及tdc內(nèi)插補償，得到兩個同步閘門信號的寬度數(shù)據(jù)；

將兩路同步閘門信號進行減法運算后得到兩個被測信號的時間間隔數(shù)據(jù)；同時利用第一同步閘門信號電平對輸入信號進行事件計數(shù)，得到輸入信號在第一同步閘門信號電平高期間的周期個數(shù)n，利用第一同步閘門信號電平的寬度數(shù)據(jù)除以n得到信號的周期值；

利用公式

得到兩個被測信號間的相位信息。

可選地，所述電平轉換電路采用adcmp582bcpz芯片，將輸入信號轉化為pecl電平信號。

可選地，所述閘門同步電路利用帶復位端的d觸發(fā)器，將轉換為pecl電平的輸入信號與原始閘門信號進行同步。

本發(fā)明還提出了一種相位測量方法，兩個被測信號分別進入到各自通道同時進行時間間隔測量及周期測量，進而完成相位測量；

首先，通過電平轉換電路將被測信號轉化為pecl電平信號；

然后，利用閘門同步電路對被測信號的上升沿進行同步提取，提取出兩個同步閘門信號；

同步后的同步閘門信號均輸入到fpga中，fpga實時檢測兩路閘門信號的電平，當檢測到兩路同步閘門信號均為高電平時，啟動計數(shù)單元，以第一同步閘門信號作為計數(shù)器的使能信號，對輸入信號進行計數(shù)；

計數(shù)完成后，fpga生成一個復位信號，同時對兩個通道的閘門同步電路進行復位，從而產(chǎn)生兩個新的同步閘門信號；

對兩個新的同步閘門信號分別進行時間計數(shù)以及tdc內(nèi)插補償，得到兩個同步閘門信號的寬度分別為t1和t2，對兩個同步閘門信號進行減法運算，得到兩個被測信號的時間間隔值δt＝t1-t2；

第一同步閘門信號的寬度剛好包含整數(shù)n個被測信號的周期，故被測信號的周期由t＝t1/n得到；

接下來，利用公式

得到兩個被測信號間的相位信息。

可選地，兩個同步閘門信號起始端分別與兩個被測信號的上升沿同步，終止端完全同步，這樣兩個同步閘門信號包含了兩個被測信號的時間間隔信息，第一同步閘門信號中還包含了被測信號的周期信息。

可選地，根據(jù)t1和t2之間的數(shù)據(jù)大小，得到兩個被測信號間相位的正負關系。

本發(fā)明的有益效果是：

(1)將相位測量過程中所需得到的周期及時間間隔數(shù)據(jù)在一次測量中完成，大大提升了測量速度；

(2)避免了在相位測量過程中需要頻繁切換硬件開關的步驟，避免了通道電流的頻繁變化，降低了通道噪聲，減小了測量誤差，提高了相位測量精度，同時降低了對硬件電路的損傷。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為現(xiàn)有的相位測量原理示意圖；

圖2為本發(fā)明的相位測量系統(tǒng)控制框圖；

圖3為本發(fā)明的同步閘門信號產(chǎn)生原理示意圖。

具體實施方式

下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

相位是相同頻率的兩個信號之間的時間差，用角度表示。傳統(tǒng)的相位測量是先進行周期測量，再進行時間間隔測量，然后按照公式計算得到相位，因此，傳統(tǒng)相位測量精度低，測量速度慢。

本發(fā)明提出了一種相位測量系統(tǒng)及方法，利用在測量時間間隔過程中，優(yōu)化同步閘門的生成方式，從而在時間間隔測量過程中，同時得到信號的周期數(shù)據(jù)，這樣就可以在一次測量中同時得到周期和時間間隔數(shù)據(jù)，從而大大提升測量速度，并減少了相應的測量誤差，提升測量精度。

下面結合說明書附圖對本發(fā)明的相位測量系統(tǒng)及方法進行詳細說明。

如圖2所示，本發(fā)明的相位測量系統(tǒng)采用雙通道結構，兩個被測信號(第一輸入信號和第二輸入信號)分別進入到各自通道進行相位測量。首先，通過電平轉換電路將輸入信號(正弦波或其他波形信號)轉化為pecl電平信號；在進行兩個同頻信號的時間間隔測量時，利用閘門同步電路和原始閘門信號對兩個信號的上升沿進行同步提取，提取出兩個同步閘門信號(第一同步閘門信號和第二同步閘門信號)，fpga對產(chǎn)生的兩個同步閘門信號的電平進行監(jiān)測，當監(jiān)測到兩個同步閘門信號的電平均被拉高后，啟動閘門延遲計數(shù)流程，即利用第一同步閘門信號作為計數(shù)器的使能信號，對輸入信號進行計數(shù)，計數(shù)時長由延遲數(shù)據(jù)決定。

計數(shù)完成后fpga產(chǎn)生一個復位信號，用于對閘門同步電路進行復位，實現(xiàn)同時將兩個通道的同步閘門信號的電平進行拉低，這樣便得到兩個通道新的同步閘門信號，并再次進入到fpga中，然后對新的同步閘門信號電平進行時間計數(shù)及tdc內(nèi)插補償，從而得到同步閘門的寬度數(shù)據(jù)。

然后，將兩路同步閘門信號進行減法運算后便得到兩輸入信號的時間間隔數(shù)據(jù)。同時利用第一同步閘門信號電平對輸入信號進行事件計數(shù)，得到輸入信號在同步閘門信號高期間的周期個數(shù)n，利用同步閘門信號電平的寬度數(shù)據(jù)除以n即可得到信號的周期值。

利用本發(fā)明的相位測量系統(tǒng)，在一次測量過程中得到了時間間隔及周期的數(shù)據(jù)，利用上述現(xiàn)有的相位計算公式就可以計算得到當前兩信號之間的相位關系。

優(yōu)選地，本發(fā)明的電平轉換電路采用adcmp582bcpz芯片，將輸入信號(正弦波或其他波形信號)轉化為pecl電平信號，該種電平對信號邊沿的損耗非常小，不會增加額外的遲滯誤差，因此在信號處理的電路中均采用了該種電平。

閘門同步電路利用帶復位端的d觸發(fā)器mc10ep51dtg，將轉換為pecl電平的輸入信號(上升沿)與原始閘門信號進行同步。

本發(fā)明還提出了一種相位測量方法，兩個被測信號(第一輸入信號和第二輸入信號)分別進入到各自通道進行相位測量。首先，通過電平轉換電路將輸入信號(正弦波或其他波形信號)轉化為pecl電平信號；在進行兩個同頻信號的時間間隔測量時，利用閘門同步電路和原始閘門信號對兩個信號的上升沿進行同步提取，提取出兩個同步閘門信號(第一同步閘門信號和第二同步閘門信號)；同步后的同步閘門信號均輸入到fpga中，fpga實時檢測兩路閘門信號的電平，當檢測到兩路同步閘門信號均為高電平時，啟動計數(shù)單元，以以第一同步閘門信號作為計數(shù)器的使能信號，對同步閘門電路進行同步延遲擴展，延遲數(shù)據(jù)的確定原則是：本發(fā)明中能夠測量相位的最高頻率為200mhz，即5ns，本發(fā)明中所采用的多周期同步及tdc數(shù)字內(nèi)插算法方案中，能夠進行精確測量的最小閘門寬度為100ns，而計數(shù)過程中，是利用輸入信號1作為計數(shù)器的時鐘的，所以延遲數(shù)據(jù)最小為20。

計數(shù)完成后，fpga生成一個異步復位信號，同時對兩個通道的閘門同步電路進行復位，從而產(chǎn)生兩個新的同步閘門，這兩個閘門起始端分別與兩信號的上升沿同步，終止端完全同步，這樣兩個同步閘門信號便包含了兩輸入信號的時間間隔信息，第一同步閘門信號中還包含了被測信號的周期信息，如圖3所示。

本發(fā)明利用可編程鎖相環(huán)芯片hmc832lp6ge產(chǎn)生高性能的參考時鐘信號，該芯片內(nèi)置高性能的vco電路、分頻電路、鑒相電路等，可輸出25mhz～3ghz之間的任意頻率，通過fpga編程控制其輸出頻率為400mhz，作為本發(fā)明中的參考時鐘，其輸出幅度達到+5dbm，其諧波及分諧波分量極低，能夠滿足本發(fā)明的方案中對于參考時鐘信號的要求。

本發(fā)明對于兩個新的同步閘門信號，分別進行時間計數(shù)以及tdc內(nèi)插補償，得到兩個同步閘門信號的寬度分別為t1和t2，對兩個閘門進行減法運算，便得到兩被測信號的時間間隔值δt＝t1-t2。

第一同步閘門信號的寬度剛好包含整數(shù)n個被測信號的周期，故被測信號的周期可由t＝t1/n得到。

接下來，利用公式便得到兩信號間的相位信息，同時根據(jù)t1和t2之間的數(shù)據(jù)大小，也可以得到兩信號間相位的正負關系。

本發(fā)明利用被測信號作為同步閘門擴展時所需計數(shù)器的時鐘，使得被測信號的周期信息包含在同步閘門中，將已有方案中需要兩次測量才能得到相位信息的流程優(yōu)化到一次測量即可完成。

本發(fā)明省去了硬件電路切換環(huán)節(jié)，使得測量時間上提升百倍以上(電路切換過程中從開始切換到電路穩(wěn)定的等待時間很長)。

本發(fā)明減少了電路切換過程及兩次測量不同步所引入的誤差，提高了相位測量精度，使相位測量精度達到0.001°，提升了10倍以上。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。