本發(fā)明涉及芯片封裝測(cè)試領(lǐng)域，尤其涉及一種可用于多種芯片封裝形式的測(cè)試母板及測(cè)試方法。

背景技術(shù)：

在芯片封裝測(cè)試過(guò)程中，完成芯片的測(cè)試是保證芯片生產(chǎn)及封裝良率的必要環(huán)節(jié)。因?yàn)楫?dāng)前市場(chǎng)上各類芯片的種類以及型號(hào)多種多樣，封裝形式及引腳也千差萬(wàn)別，如果每一款芯片都重新設(shè)計(jì)測(cè)試板，則需花費(fèi)大量人力物力。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的就是為了解決上述問(wèn)題，提供了一種可用于多種芯片封裝形式的測(cè)試母板，能夠減少封測(cè)廠商在測(cè)試板方面的投入，并大大提升新導(dǎo)入芯片的封裝測(cè)試進(jìn)程。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：

一種可用于多種芯片封裝形式的測(cè)試母板，包括可編程芯片，所述可編程芯片預(yù)留有與測(cè)試機(jī)臺(tái)連接的接口；所述可編程芯片與配置芯片和第一高速插座連接，所述第一高速插座與至少一個(gè)第二高速插座連接；所述第二高速插座連接一個(gè)模擬信號(hào)測(cè)試點(diǎn)。

還設(shè)有電源轉(zhuǎn)換模塊。

所述電源轉(zhuǎn)換模塊為可編程芯片和配置芯片供電。

所述電源轉(zhuǎn)換模塊通過(guò)第一高速插座或第二高速插座供電給測(cè)試子板。

所述電源轉(zhuǎn)換模塊將外部電源12V、5V或3.3V轉(zhuǎn)為1.8V、1.5V、1.2V或1.0V電壓。

所述第一高速插座和第二高速插座選用SAMTEC高速插座。

所述配置芯片包括相互連接的JTAG口和配置器。

所述第二高速插座設(shè)有三個(gè)，每個(gè)第二高速插座都連接一個(gè)模擬信號(hào)測(cè)試點(diǎn)。

所述模擬信號(hào)測(cè)試點(diǎn)靠近所述第二高速插座設(shè)置。

所述模擬信號(hào)測(cè)試點(diǎn)為測(cè)試子板與外部探針提供模擬信號(hào)通路。

采用所述的一種可用于多種芯片封裝形式的測(cè)試母板的測(cè)試方法，包括，通過(guò)接口將可編程芯片與測(cè)試機(jī)臺(tái)相連接；

通過(guò)第一高速插座和第二高速插座與測(cè)試子板相連接；

通過(guò)配置可編程芯片內(nèi)部邏輯轉(zhuǎn)換，實(shí)現(xiàn)測(cè)試機(jī)臺(tái)對(duì)不同測(cè)試子板不同功能的測(cè)試。

本發(fā)明的有益效果是：

本發(fā)明可實(shí)現(xiàn)各類芯片與測(cè)試機(jī)臺(tái)的兼容性測(cè)試設(shè)計(jì)，大大縮短了測(cè)試芯片所需要的測(cè)試板開發(fā)時(shí)間，同時(shí)可實(shí)現(xiàn)數(shù)字邏輯及模擬信號(hào)的測(cè)量，測(cè)試母板還可以可重復(fù)利用，減少開發(fā)板投入的同時(shí)也降低了維護(hù)成本。

附圖說(shuō)明

圖1為本發(fā)明的結(jié)構(gòu)示意圖；

圖2為實(shí)施例的具體示意圖。

具體實(shí)施方式：

下面結(jié)合附圖與實(shí)施例對(duì)本發(fā)明做進(jìn)一步說(shuō)明：

本測(cè)試母板主要作為測(cè)試機(jī)臺(tái)與測(cè)試子板間的轉(zhuǎn)換橋梁，測(cè)試母板通過(guò)固定接口將FPGA與測(cè)試機(jī)臺(tái)相連接，同時(shí)FPGA外擴(kuò)多路數(shù)字信號(hào)端口，并通過(guò)高速插座(第一高速插座和第二高速插座)與測(cè)試子板相連接，通過(guò)配置FPGA內(nèi)部邏輯轉(zhuǎn)換，可實(shí)現(xiàn)測(cè)試機(jī)臺(tái)對(duì)不同芯片不同功能的測(cè)試。

如圖1所示，一種可用于多種芯片封裝形式的測(cè)試母板，包括可編程芯片(本實(shí)施例以FPGA芯片為例)，所述FPGA芯片預(yù)留有與測(cè)試機(jī)臺(tái)連接的接口；所述FPGA芯片與配置芯片和第一高速插座連接，所述第一高速插座與三個(gè)第二高速插座連接；所述第二高速插座連接一個(gè)模擬信號(hào)測(cè)試點(diǎn)。

本測(cè)試母板主要包含F(xiàn)PGA芯片、配置芯片、電源轉(zhuǎn)換模塊、4個(gè)高速插座以及4路模擬信號(hào)測(cè)試點(diǎn)。

FPGA芯片主要將測(cè)試機(jī)臺(tái)信號(hào)與高速插座信號(hào)進(jìn)行邏輯選擇或者轉(zhuǎn)換。

配置芯片主要用于配置FPGA內(nèi)部邏輯分布。

電源轉(zhuǎn)換芯片主要將測(cè)試機(jī)臺(tái)或外部電壓轉(zhuǎn)換為測(cè)試母板或者測(cè)試子板所需電壓。

4路高速插座主要通過(guò)物理接口與芯片測(cè)試子板連接，同時(shí)提供電源和信號(hào)連接；4路模擬信號(hào)測(cè)試點(diǎn)主要將測(cè)試子板的模擬相關(guān)信號(hào)引出，供外部探針進(jìn)行信號(hào)的輸入和監(jiān)測(cè)。

電源輸入：外部電源12V/5V/3.3V通過(guò)電源端子連接到測(cè)試母板上，通過(guò)電源轉(zhuǎn)換模塊轉(zhuǎn)為1.8V、1.5V、1.2V、1.0V等電壓，將電壓供給FPGA芯片與配置芯片，并通過(guò)高速插座供給測(cè)試子板。

FPGA芯片：FPGA主要負(fù)責(zé)信號(hào)轉(zhuǎn)換與選擇，比如FPGA與測(cè)試機(jī)臺(tái)連接102個(gè)信號(hào)，與高速插座各連接100根信號(hào)，則測(cè)試機(jī)臺(tái)可以通過(guò)邏輯控制進(jìn)行對(duì)測(cè)試子板的信號(hào)選擇，如2圖所示。

FPGA配置：FPGA的配置邏輯主要通過(guò)導(dǎo)入配置芯片中的數(shù)據(jù)實(shí)現(xiàn)，通過(guò)JTAG口與配置器相連，通過(guò)配置軟件直接下載到配置芯片中。

高速插座：為滿足不同芯片的測(cè)試需求，選用SAMTEC高速插座，可承受200Mhz左右的信號(hào)傳輸，同時(shí)可保證信號(hào)的完整性，體積小且信號(hào)傳輸量多。

模擬信號(hào)測(cè)試點(diǎn)：主要為測(cè)試芯片的模擬信號(hào)與外部探針提供模擬信號(hào)通路，原則上模擬信號(hào)測(cè)試點(diǎn)應(yīng)盡量靠近高速插座，如有差分信號(hào)對(duì)等信號(hào)，應(yīng)保證等長(zhǎng)及抗干擾等相關(guān)特性。

采用所述的一種可用于多種芯片封裝形式的測(cè)試母板的測(cè)試方法，包括，通過(guò)接口將可編程芯片與測(cè)試機(jī)臺(tái)相連接；

通過(guò)第一高速插座和第二高速插座與測(cè)試子板相連接；

通過(guò)配置可編程芯片內(nèi)部邏輯轉(zhuǎn)換，實(shí)現(xiàn)測(cè)試機(jī)臺(tái)對(duì)不同測(cè)試子板不同功能的測(cè)試。

上述雖然結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式進(jìn)行了描述，但并非對(duì)本發(fā)明保護(hù)范圍的限制，所屬領(lǐng)域技術(shù)人員應(yīng)該明白，在本發(fā)明的技術(shù)方案的基礎(chǔ)上，本領(lǐng)域技術(shù)人員不需要付出創(chuàng)造性勞動(dòng)即可做出的各種修改或變形仍在本發(fā)明的保護(hù)范圍以內(nèi)。