本發(fā)明涉及數(shù)字示波器技術(shù)領(lǐng)域，具體涉及一種數(shù)字示波器及其多通道信號同步方法。

背景技術(shù)：

數(shù)字示波器是形象地顯示信號隨時間變化波形的儀器，是集數(shù)據(jù)采集、a/d轉(zhuǎn)換、軟件編程等一系列技術(shù)于一體的高性能信號特性測試儀器。

隨著電子行業(yè)技術(shù)的發(fā)展，數(shù)字示波器中模數(shù)轉(zhuǎn)換器(adc)的采樣率越來越高，采用傳統(tǒng)并行接口來傳輸采樣點的速度已經(jīng)達(dá)到了一個瓶頸，取而代之的是速度更快的串行接口。模數(shù)轉(zhuǎn)換器(adc)將采樣的數(shù)據(jù)轉(zhuǎn)換成多通道的高速串行信號，經(jīng)過傳輸媒體，最后在接收端(數(shù)字芯片)將多個通道的高速串行信號重新轉(zhuǎn)換為采樣數(shù)據(jù)。由于各個高速串行通道走線的差異，因此需要在接收端對多個通道的數(shù)據(jù)進(jìn)行同步，才能保證準(zhǔn)確的恢復(fù)出數(shù)據(jù)。

現(xiàn)有技術(shù)方案中ip采用fifo來調(diào)整各個串行通道的延遲，以達(dá)到各個通道之間的同步對齊的目的，但是，每次上電時，fifo的深度可能不一致，這會導(dǎo)致數(shù)據(jù)的路徑延遲不一樣。

技術(shù)實現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明實施例期望提供一種數(shù)字示波器及其多通道信號同步方法。

本發(fā)明實施例提供了一種數(shù)字示波器的多通道信號同步方法，包括：所述數(shù)字示波器包括：控制模塊及延遲補(bǔ)償模塊；其中，

所述控制模塊，用于在各個接收通道中的數(shù)據(jù)在延遲補(bǔ)償模塊中進(jìn)行延遲補(bǔ)償之前，確定各個接收通道中數(shù)據(jù)的延遲偏差，根據(jù)所述各個接收通道中數(shù)據(jù)的延遲偏差將各個接收通道除主通道外其它接收通道的延遲同步到所述主通道上，以實現(xiàn)通道間的時鐘對齊；

所述延遲補(bǔ)償模塊，用于對接收到的數(shù)據(jù)進(jìn)行延遲補(bǔ)償。

上述方案中，所述控制模塊，包括：確定單元、計算單元和設(shè)置單元；其中，

所述確定單元，用于將多個接收通道中的一個確定為主接收通道，將其它接收通道確定為從接收通道；

所述計算單元，用于計算各個從接收通道與主接收通道中數(shù)據(jù)的延遲偏差；

所述設(shè)置單元，用于將主通道的讀寫地址設(shè)置為一個固定值；還用于根據(jù)各個從接收通道與主接收通道中數(shù)據(jù)的延遲偏差對各個從接收通道的讀寫地址進(jìn)行補(bǔ)償。

上述方案中，所述固定值大于各個從通道與主通道的讀寫地址偏差。

上述方案中，所述數(shù)字示波器還包括通道接收模塊和字節(jié)對齊模塊；其中，

所述通道接收模塊，用于將接收到的高速數(shù)據(jù)轉(zhuǎn)換成低速數(shù)據(jù)后輸入至字節(jié)對齊模塊；

所述字節(jié)對齊模塊，用于對接收到的數(shù)據(jù)進(jìn)行字節(jié)對齊后輸入至延遲補(bǔ)償模塊。

上述方案中，所述字節(jié)對齊模塊，包括：檢測單元和調(diào)整單元；其中，

所述檢測單元，用于檢測各個接收通道中數(shù)據(jù)的幀頭位置；

所述調(diào)整單元，用于對各個接收通道中數(shù)據(jù)的幀頭位置進(jìn)行調(diào)整，使各個接收通道中數(shù)據(jù)的幀頭對齊。

上述方案中，所述數(shù)字示波器還包括：數(shù)據(jù)組合模塊；

所述延遲補(bǔ)償模塊，還用于將延遲補(bǔ)償后的數(shù)據(jù)發(fā)送給數(shù)據(jù)組合模塊；

所述數(shù)據(jù)組合模塊，用于對接收到的數(shù)據(jù)進(jìn)行組合后恢復(fù)出采樣數(shù)據(jù)并輸出。

上述方案中，所述控制模塊、延遲補(bǔ)償模塊、通道接收模塊和字節(jié)對齊模塊的個數(shù)與接收通道個數(shù)相同；其中，

一個接收通道唯一對應(yīng)一個控制模塊、一個通道接收模塊、一個字節(jié)對齊模塊和一個延遲補(bǔ)償模塊。

本發(fā)明實施例還提供了一種數(shù)字示波器的多通道信號同步方法，所述方法包括：

確定各個接收通道中數(shù)據(jù)的延遲偏差，根據(jù)所述各個接收通道中數(shù)據(jù)的延遲偏差將各個接收通道除主通道外其它接收通道的延遲同步到所述主通道上，以實現(xiàn)通道間的時鐘對齊；

對各個接收通道中數(shù)據(jù)進(jìn)行延遲補(bǔ)償。

上述方案中，所述根據(jù)所述各個接收通道中數(shù)據(jù)的延遲偏差將各個接收通道除主通道外其它接收通道的延遲同步到所述主通道上，包括：

將多個接收通道中的一個確定為主接收通道，將其它接收通道確定為從接收通道；

計算各個從接收通道與主接收通道中數(shù)據(jù)的延遲偏差；

將主通道的讀寫地址設(shè)置為一個固定值；

根據(jù)各個從接收通道與主接收通道中數(shù)據(jù)的延遲偏差對各個從接收通道的讀寫地址進(jìn)行補(bǔ)償。

上述方案中，所述固定值大于各個從通道與主通道的讀寫地址偏差。

與現(xiàn)有技術(shù)相比，本發(fā)明實施例至少具備以下優(yōu)點：

根據(jù)本發(fā)明實施例提供的數(shù)字示波器的多通道信號同步方法，首先確定各個接收通道中數(shù)據(jù)的延遲偏差，根據(jù)所述各個接收通道中數(shù)據(jù)的延遲偏差將各個接收通道除主通道外其它接收通道的延遲同步到所述主通道上，以實現(xiàn)通道間的時鐘對齊，之后，對各個接收通道中數(shù)據(jù)進(jìn)行延遲補(bǔ)償?；谶@種方案，在對數(shù)據(jù)進(jìn)行延遲補(bǔ)償之前，是將其它通道都同步到了一個主通道(也叫基準(zhǔn)通道)上，因此，對數(shù)據(jù)的延遲補(bǔ)償中對fifo的深度要求大大降低，也就使得對數(shù)據(jù)的延遲補(bǔ)償不必再受限于fifo的深度，也就避免了數(shù)據(jù)的路徑延遲不一樣的問題。

附圖說明

圖1為本發(fā)明數(shù)字示波器在一種實施方式中的基本結(jié)構(gòu)圖；

圖2為本發(fā)明數(shù)字示波器中的控制模塊在一種實施方式中的基本結(jié)構(gòu)圖；

圖3為本發(fā)明數(shù)字示波器在第二種實施方式中的基本結(jié)構(gòu)圖；

圖4為本發(fā)明數(shù)字示波器中的字節(jié)對齊模塊在一種實施方式中的基本結(jié)構(gòu)圖；

圖5為本發(fā)明數(shù)字示波器在第三種實施方式中的基本結(jié)構(gòu)圖；

圖6為本發(fā)明數(shù)字示波器在第四種實施方式中的基本結(jié)構(gòu)圖；

圖7為本發(fā)明數(shù)字示波器的多通道信號同步方法在一種實施方式中的處理流程圖；

圖8為本發(fā)明數(shù)字示波器的多通道信號同步方法在另一種實施方式中的處理流程圖。

具體實施方式

下面通過具體實施方式結(jié)合附圖對本發(fā)明作進(jìn)一步詳細(xì)說明。

實施例一

參照圖1，示出了本發(fā)明一種數(shù)字示波器的結(jié)構(gòu)框圖，該數(shù)字示波器，包括：控制模塊11及延遲補(bǔ)償模塊12；其中，

所述控制模塊11，用于在各個接收通道中的數(shù)據(jù)在延遲補(bǔ)償模塊中進(jìn)行延遲補(bǔ)償之前，確定各個接收通道中數(shù)據(jù)的延遲偏差，根據(jù)所述各個接收通道中數(shù)據(jù)的延遲偏差將各個接收通道除主通道外其它接收通道的延遲同步到所述主通道上，以實現(xiàn)通道間的時鐘對齊；

所述延遲補(bǔ)償模塊12，用于對接收到的數(shù)據(jù)進(jìn)行延遲補(bǔ)償。

實際實現(xiàn)中，所述延遲補(bǔ)償模塊可以為fifo模塊。

具體的，如圖2所示，所述控制模塊11，包括：確定單元1101、計算單元1102和設(shè)置單元1103；其中，

所述確定單元1101，用于將多個接收通道中的一個確定為主接收通道，將其它接收通道確定為從接收通道；

所述計算單元1102，用于計算各個從接收通道與主接收通道中數(shù)據(jù)的延遲偏差；

所述設(shè)置單元1103，用于將主通道的讀寫地址設(shè)置為一個固定值；還用于根據(jù)各個從接收通道與主接收通道中數(shù)據(jù)的延遲偏差對各個從接收通道的讀寫地址進(jìn)行補(bǔ)償。

上述方案中，所述主通道的讀寫地址，即固定值大于各個從通道與主通道的讀寫地址偏差。

在本發(fā)明的另一種可選實施方式中，參照圖3，所述數(shù)字示波器還包括通道接收模塊13和字節(jié)對齊模塊14；其中，

所述通道接收模塊13，用于將接收到的高速數(shù)據(jù)轉(zhuǎn)換成低速數(shù)據(jù)后輸入至字節(jié)對齊模塊14；

所述字節(jié)對齊模塊14，用于對接收到的數(shù)據(jù)進(jìn)行字節(jié)對齊后輸入至延遲補(bǔ)償模塊12。

具體的，如圖4所示，所述字節(jié)對齊模塊14，包括：檢測單元1401和調(diào)整單元1402；其中，

所述檢測單元1401，用于檢測各個接收通道中數(shù)據(jù)的幀頭位置；

所述調(diào)整單元1402，用于對各個接收通道中數(shù)據(jù)的幀頭位置進(jìn)行調(diào)整，使各個接收通道中數(shù)據(jù)的幀頭對齊。

在本發(fā)明的另一種可選實施例中，參照圖5，所述示波器還包括：數(shù)據(jù)組合模塊15；

所述延遲補(bǔ)償模塊12，還用于將延遲補(bǔ)償后的數(shù)據(jù)發(fā)送給數(shù)據(jù)組合模塊15；

所述數(shù)據(jù)組合模塊15，用于對接收到的數(shù)據(jù)進(jìn)行組合后恢復(fù)出采樣數(shù)據(jù)并輸出。

在本發(fā)明的另一種可選實施例中，參照圖6，所述數(shù)字示波器中的延遲補(bǔ)償模塊、通道接收模塊和字節(jié)對齊模塊的個數(shù)與接收通道個數(shù)相同；其中，一個接收通道唯一對應(yīng)一個通道接收模塊、一個字節(jié)對齊模塊和一個延遲補(bǔ)償模塊，也就是說一個通道接收模塊、一個字節(jié)對齊模塊及一個延遲補(bǔ)償模塊共同對一個接收通道上的數(shù)據(jù)進(jìn)行處理。這樣，每個通道中的數(shù)據(jù)由固定的一個通道接收模塊、一個字節(jié)對齊模塊及一個延遲補(bǔ)償模塊。上述多個延遲補(bǔ)償模塊唯一對應(yīng)一個控制模塊，由該控制模塊對延遲補(bǔ)償模塊進(jìn)行控制。多個延遲補(bǔ)償模塊輸出數(shù)據(jù)輸入至同一個數(shù)據(jù)組合模塊進(jìn)行數(shù)據(jù)組合。

在具體實施過程中，上述訪客請求發(fā)送模塊11、延遲補(bǔ)償模塊12、通道接收模塊13和字節(jié)對齊模塊14均可以由數(shù)字示波器內(nèi)的中央處理器(cpu，centralprocessingunit)、微處理器(mpu，microprocessingunit)、數(shù)字信號處理器(dsp，digitalsignalprocessor)或可編程邏輯陣列(fpga，field－programmablegatearray)來實現(xiàn)。

實施例二

參照圖7，本發(fā)明實施例二提供了一種數(shù)字示波器的多通道信號同步方法，其特征在于，所述方法包括：

步驟701、確定各個接收通道中數(shù)據(jù)的延遲偏差，根據(jù)所述各個接收通道中數(shù)據(jù)的延遲偏差將各個接收通道除主通道外其它接收通道的延遲同步到所述主通道上，以實現(xiàn)通道間的時鐘對齊；

具體的，如圖7所示，所述根據(jù)所述各個接收通道中數(shù)據(jù)的延遲偏差將各個接收通道除主通道外其它接收通道的延遲同步到所述主通道上，包括以下處理步驟：

s801、將多個接收通道中的一個確定為主接收通道，將其它接收通道確定為從接收通道；

s802、計算各個從接收通道與主接收通道中數(shù)據(jù)的延遲偏差；

s803、將主通道的讀寫地址設(shè)置為一個固定值；

s804、根據(jù)各個從接收通道與主接收通道中數(shù)據(jù)的延遲偏差對各個從接收通道的讀寫地址進(jìn)行補(bǔ)償。

實際實現(xiàn)中，所述固定值大于各個從通道與主通道的讀寫地址偏差。

步驟702、對各個接收通道中數(shù)據(jù)進(jìn)行延遲補(bǔ)償。

具體的，所述對各個接收通道中數(shù)據(jù)進(jìn)行延遲補(bǔ)償之前，所述方法還包括：

將各個接收通道中數(shù)據(jù)由高速數(shù)據(jù)轉(zhuǎn)換為低速數(shù)據(jù)后進(jìn)行字節(jié)對齊。

上述方法還包括：

對延遲補(bǔ)償后的數(shù)據(jù)進(jìn)行組合后恢復(fù)出采樣數(shù)據(jù)并輸出。其具體實現(xiàn)方式與現(xiàn)有技術(shù)相同。

綜上，根據(jù)本發(fā)明實施例提供的數(shù)字示波器的多通道信號同步方法，首先確定各個接收通道中數(shù)據(jù)的延遲偏差，根據(jù)所述各個接收通道中數(shù)據(jù)的延遲偏差將各個接收通道除主通道外其它接收通道的延遲同步到所述主通道上，以實現(xiàn)通道間的時鐘對齊，之后，對各個接收通道中數(shù)據(jù)進(jìn)行延遲補(bǔ)償?；谶@種方案，在對數(shù)據(jù)進(jìn)行延遲補(bǔ)償之前，是將其它通道都同步到了一個主通道(也叫基準(zhǔn)通道)上，因此，對數(shù)據(jù)的延遲補(bǔ)償中對fifo的深度要求大大降低，也就使得對數(shù)據(jù)的延遲補(bǔ)償不必再受限于fifo的深度，也就避免了數(shù)據(jù)的路徑延遲不一樣的問題。

本說明書中的各個實施例均采用遞進(jìn)的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。

本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)明白，本發(fā)明實施例的實施例可提供為方法、裝置、或計算機(jī)程序產(chǎn)品。因此，本發(fā)明實施例可采用完全硬件實施例、完全軟件實施例、或結(jié)合軟件和硬件方面的實施例的形式。而且，本發(fā)明實施例可采用在一個或多個其中包含有計算機(jī)可用程序代碼的計算機(jī)可用存儲介質(zhì)(包括但不限于磁盤存儲器、cd-rom、光學(xué)存儲器等)上實施的計算機(jī)程序產(chǎn)品的形式。

本發(fā)明實施例是參照根據(jù)本發(fā)明實施例的方法、終端設(shè)備(系統(tǒng))、和計算機(jī)程序產(chǎn)品的流程圖和/或方框圖來描述的。應(yīng)理解可由計算機(jī)程序指令實現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié)合?？商峁┻@些計算機(jī)程序指令到通用計算機(jī)、專用計算機(jī)、嵌入式處理機(jī)或其他可編程數(shù)據(jù)處理終端設(shè)備的處理器以產(chǎn)生一個機(jī)器，使得通過計算機(jī)或其他可編程數(shù)據(jù)處理終端設(shè)備的處理器執(zhí)行的指令產(chǎn)生用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的裝置。

這些計算機(jī)程序指令也可存儲在能引導(dǎo)計算機(jī)或其他可編程數(shù)據(jù)處理終端設(shè)備以特定方式工作的計算機(jī)可讀存儲器中，使得存儲在該計算機(jī)可讀存儲器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能。

這些計算機(jī)程序指令也可裝載到計算機(jī)或其他可編程數(shù)據(jù)處理終端設(shè)備上，使得在計算機(jī)或其他可編程終端設(shè)備上執(zhí)行一系列操作步驟以產(chǎn)生計算機(jī)實現(xiàn)的處理，從而在計算機(jī)或其他可編程終端設(shè)備上執(zhí)行的指令提供用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的步驟。

盡管已描述了本發(fā)明實施例的優(yōu)選實施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例做出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本發(fā)明實施例范圍的所有變更和修改。

最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者終端設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者終端設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者終端設(shè)備中還存在另外的相同要素。

以上對本發(fā)明所提供的一種數(shù)字示波器及其多通道信號同步方法，進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個例對本發(fā)明的原理及實施方式進(jìn)行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，根據(jù)本發(fā)明的思想，在具體實施方式及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。