本發(fā)明屬于應(yīng)力波信號采集技術(shù)領(lǐng)域，具體是一種高精度的應(yīng)力波信號采集方法及設(shè)備。

背景技術(shù)：

錨桿支護(hù)作為圍巖的一種加固技術(shù)，已成為煤礦巷道首選的、安全高效的支護(hù)方式。錨桿錨固工程不但具有復(fù)雜性，還具有高度的隱蔽性，發(fā)現(xiàn)質(zhì)量問題難，事故處理更難。因此提高錨桿檢測工作的質(zhì)量和可靠性，有利于確保錨桿錨固工作的質(zhì)量與安全。目前，隨著無損檢測技術(shù)的發(fā)展，應(yīng)力波反射法在錨桿質(zhì)量檢測中得到了廣泛的應(yīng)用，利用小錘敲擊錨桿端頭產(chǎn)生應(yīng)力波，應(yīng)力波信號沿著錨桿水平傳播，在介質(zhì)交接的地方，波阻抗會改變，應(yīng)力波會發(fā)生反射、透射和散射。通過分析反射波的波幅、相位特征和相應(yīng)的傳播時(shí)間，即可判斷錨桿錨固的質(zhì)量。

目前應(yīng)力波采集方法及設(shè)備，存在信號采集精度低、信噪比低、動態(tài)范圍小的缺點(diǎn)，采集到的應(yīng)力波反射信號不明顯或者不顯現(xiàn)，使得錨桿體的反射信號識別變得困難，不能正確的對錨桿進(jìn)行質(zhì)量分析。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，而提供一種高精度的應(yīng)力波信號采集方法及設(shè)備，該采集方法適用于大動態(tài)范圍的應(yīng)力波信號采集，具有很高的分辨率，可以較好的還原弱信號；該設(shè)備小巧，可方便攜帶，靈敏度高、抗干擾能力強(qiáng)，適合于在多種復(fù)雜環(huán)境條件下使用。

實(shí)現(xiàn)本發(fā)明目的的技術(shù)方案是：

一種高精度的應(yīng)力波信號采集方法，具體包括如下步驟：

(1)使用激勵裝置敲擊錨桿，產(chǎn)生應(yīng)力波信號；

(2)采用壓電傳感器采集敲擊產(chǎn)生的應(yīng)力波信號；

(3)應(yīng)力波信號進(jìn)入信號放大電路對信號進(jìn)行放大；

(4)放大后的信號進(jìn)入低通濾波電路，濾除干擾信號；

(5)低通濾波電路的輸出信號一方面送入電壓比較電路，另一方面送入程控放大電路；

(6)電壓比較電路根據(jù)濾波后的信號與基準(zhǔn)電壓進(jìn)行比較，比較后輸出的高電平或低電平送入FPGA控制器；

(7)FPGA控制器根據(jù)得到的高電平或低電平，將編碼值A(chǔ)0、A1發(fā)送給程控放大電路。

(8)程控放大電路接收FPGA控制器發(fā)送的編碼值A(chǔ)0、A1，確定自身的增益值后，將信號再次放大，送入A/D轉(zhuǎn)換器，經(jīng)AD轉(zhuǎn)換后的數(shù)字信號，送入FPGA控制器進(jìn)行數(shù)據(jù)處理；

所述步驟(1)中，激振裝置為激勵小錘。

所述步驟(8)中，程控放大電路的增益值確定方法為，若A0＝0，A1＝0，程控放大電路放大倍數(shù)為1；若A0＝1，A1＝0，程控放大電路放大倍數(shù)為10；若A0＝0，A1＝1，程控放大電路放大倍數(shù)為100。

一種高精度的應(yīng)力波信號采集設(shè)備，包括順序連接的激勵裝置、壓電傳感器、信號放大電路和低通濾波電路，還包括電壓比較電路、程控放大電路、A/D轉(zhuǎn)換器和FPGA控制器；低通濾波電路信號輸出端分別與電壓比較電路、程控放大電路連接，F(xiàn)PGA控制器分別與電壓比較電路、程控放大電路和A/D轉(zhuǎn)換器連接，程控放大電路還與A/D轉(zhuǎn)換器連接。

所述的信號放大電路，包括第一運(yùn)算放大器、第二運(yùn)算放大器、第三運(yùn)算放大器、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻和第七電阻；第一運(yùn)算放大器的正輸入端與壓電傳感器的正輸出端連接，第一運(yùn)算放大器的負(fù)輸入端分別與第一電阻、第二電阻的一端連接；第一電阻的另一端與第二運(yùn)算放大器的負(fù)輸入端連接，還與第三電阻的一端連接；第二電阻的另一端與第一運(yùn)算放大器的信號輸出端連接；第一運(yùn)算放大器的信號輸出端還與第四電阻的一端連接；第四電阻的另一端與第六電阻的一端連接，還與第三運(yùn)算放大器的負(fù)輸入端連接；第六電阻的另一端與第三運(yùn)算放大器的信號輸出端連接；第三運(yùn)算放大器的信號輸出端輸出放大信號V_out3；第二運(yùn)算放大器的正輸入端與壓電傳感器的負(fù)輸出端連接，信號輸出端與第三電阻的另一端連接，還與第五電阻的一端連接；第五電阻的另一端與第三運(yùn)算放大器的正輸入端連接，還與第七電阻的一端連接；第七電阻的另一端與GND連接。

所述的信號放大電路為兩級放大電路，第一級電路的放大增益為G₁＝1+2R₃/R₁，第二級放大增益，G₂＝R₆/R₄，則信號放大電路的增益為G＝G₁*G₂＝(1+2R₃/R₁)*R₆/R₄。

所述的低通濾波電路，包括第八電阻、第九電阻、第一電容、第二電容和第四運(yùn)算放大器；第八電阻的一端與信號放大電路的第三運(yùn)算放大器的信號輸出端連接，另一端分別與第九電阻和第一電容的一端連接；第九電阻的另一端分別與第二電容的一端和第四運(yùn)算放大器的正輸入端連接；第一電容的另一端分別與第四運(yùn)算放大器的負(fù)輸入端、信號輸出端連接；第二電容的另一端與GND連接。

所述的第一運(yùn)算放大器、第二運(yùn)算放大器、第三運(yùn)算放大器和第四運(yùn)算放大器，1管腳接+5V電壓，2管腳接-5V電壓。

所述的電壓比較電路，包括第十電阻、第十一電阻、第十二電阻、第十三電阻、第十四電阻、第十五電阻、第十六電阻、第十七電阻、第五運(yùn)算放大器和第六運(yùn)算放大器；第十一電阻的一端接+5V電壓，另一端與第五運(yùn)算放大器正輸入端和第十電阻的一端連接；第十電阻的另一端接GND；第十二電阻的一端與低通濾波電路的第四運(yùn)算放大器的信號輸出端連接，另一端與第五運(yùn)算放大器的負(fù)輸入端連接；第十三電阻的一端接+5V電壓，另一端與第五運(yùn)算放大器的信號輸出端連接；

第十五電阻的一端接+5V電壓，另一端與第六運(yùn)算放大器正輸入端和第十四電阻的一端連接；第十四電阻的另一端接GND；第十六電阻的一端與低通濾波電路的第四運(yùn)算放大器的信號輸出端連接，另一端與第六運(yùn)算放大器的負(fù)輸入端連接；第十七電阻的一端接+5V電壓，另一端與第六運(yùn)算放大器的信號輸出端連接。

所述的第五運(yùn)算放大器和第六運(yùn)算放大器，1管腳接+5V電壓，3管腳接GND，輸出的信號發(fā)送至FPGA控制器。

所述的電壓比較電路的輸出信號為，當(dāng)其“+”端電壓高于“-”端時(shí)，輸出管截止，輸出端為高電平，表示當(dāng)前輸入電壓低于比較器的比較電壓；當(dāng)它的“-”端電壓高于“+”端時(shí)，輸出管飽和，輸出端為低電平，表示當(dāng)前輸入電壓高于比較器的比較電壓；根據(jù)濾波電路輸出的信號V_out4與V₁、V₂的電壓大小關(guān)系，得到C0、C1的值，并將C0、C1值送入FPGA控制器進(jìn)行增益編碼。

所述的程控放大電路，包括第七運(yùn)算放大器、第八運(yùn)算放大器、第十八電阻、第十九電阻和第二十電阻；第七運(yùn)算放大器的正輸入端與第四運(yùn)算放大器的信號輸出端連接，負(fù)輸入端與GND連接，信號輸出端與第二十電阻的一端連接；第二十電阻的另一端與第八運(yùn)算放大器的負(fù)輸入端連接；第十八電阻的一端與GND連接，另一端與第八運(yùn)算放大器的正輸入端和第十九電阻的一端連接；第十九電阻的另一端與第八運(yùn)算放大器的信號輸出端連接；第八運(yùn)算放大器的信號輸出端與A/D轉(zhuǎn)換器連接。

所述的第七運(yùn)算放大器為可編程增益放大器，3管腳接GND，4管腳與第七運(yùn)算放大器信號輸出端連接，5管腳接A1，6管腳接A0。

所述的A0、A1為FPGA控制器發(fā)送的編碼值。

所述程控放大電路的增益值，若A0＝0，A1＝0，程控放大電路放大倍數(shù)為1；若A0＝1，A1＝0，程控放大電路放大倍數(shù)為10；若A0＝0，A1＝1，程控放大電路放大倍數(shù)為100。

本發(fā)明提供了一種高精度的應(yīng)力波信號采集方法及設(shè)備，使用兩級放大電路放大應(yīng)力波信號，使用濾波電路去除被放大的噪聲信號和外部干擾信號，使用程控放大電路解決信號的寬范圍問題，提高A/D轉(zhuǎn)換的有效精度。與傳統(tǒng)的應(yīng)力波信號采集設(shè)備相比，該設(shè)備可根據(jù)應(yīng)力波信號的強(qiáng)弱及時(shí)調(diào)整放大器增益，對采集信號進(jìn)行濾波，有效降低噪聲干擾，提高信號采集的可靠性，可用于錨桿檢測中應(yīng)力波信號的采集，適用于大動態(tài)范圍的應(yīng)力波信號采集，同時(shí)具有較高的分辨率，能對強(qiáng)弱不同的應(yīng)力波信號進(jìn)行無失真采樣，使反射信號容易識別，檢測精度高，可為錨桿質(zhì)量分析提供依據(jù)；也可用于木材中或輸油管道中應(yīng)力波信號的采集，檢測木材的尺寸、規(guī)格和基本物理性質(zhì)，或檢測輸油管道是否泄漏。

說明附圖

圖1為本發(fā)明應(yīng)力波信號采集裝置結(jié)構(gòu)框圖；

圖2為信號放大電路圖；

圖3為低通濾波電路圖；

圖4為電壓比較電路圖；

圖5為程控放大電路圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對本發(fā)明做進(jìn)一步闡述，但不是對本發(fā)明的限定。

實(shí)施例：

一種高精度的應(yīng)力波信號采集方法，具體包括如下步驟：

(1)使用激勵裝置敲擊錨桿，產(chǎn)生應(yīng)力波信號；

(2)采用壓電傳感器采集敲擊產(chǎn)生的應(yīng)力波信號；

(3)應(yīng)力波信號進(jìn)入信號放大電路對信號進(jìn)行放大；

(4)放大后的信號進(jìn)入低通濾波電路，濾除干擾信號；

(5)低通濾波電路的輸出信號V_out4一方面送入電壓比較電路，另一方面送入程控放大電路；

(6)電壓比較電路根據(jù)濾波后的信號與基準(zhǔn)電壓進(jìn)行比較，比較后輸出的高電平或低電平送入FPGA控制器；

(7)FPGA控制器根據(jù)得到的高電平或低電平，將編碼值A(chǔ)0、A1發(fā)送給程控放大電路。

(8)程控放大電路接收FPGA控制器發(fā)送的編碼值A(chǔ)0、A1，確定自身的增益值后，將信號再次放大，送入A/D轉(zhuǎn)換器，經(jīng)AD轉(zhuǎn)換后的數(shù)字信號，送入FPGA控制器進(jìn)行數(shù)據(jù)處理。

所述步驟(1)中，激振裝置為激勵小錘。

所述步驟(8)中，程控放大電路的增益值確定方法，若A0＝0，A1＝0，程控放大電路放大倍數(shù)為1；若A0＝1，A1＝0，程控放大電路放大倍數(shù)為10；若A0＝0，A1＝1，程控放大電路放大倍數(shù)為100。

如圖1所示，一種高精度的應(yīng)力波信號采集設(shè)備，包括順序連接的激勵裝置1、壓電傳感器2、信號放大電路3和低通濾波電路4，還包括電壓比較電路5、程控放大電路7、A/D轉(zhuǎn)換器8和FPGA控制器6；低通濾波電路4信號輸出端分別與電壓比較電路5、程控放大電路7連接，F(xiàn)PGA控制器6分別與電壓比較電路5、程控放大電路7和A/D轉(zhuǎn)換器8連接，程控放大電路7還與A/D轉(zhuǎn)換器8連接。

如圖2所示，所述的信號放大電路3，包括第一運(yùn)算放大器U1、第二運(yùn)算放大器U2、第三運(yùn)算放大器U3、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6和第七電阻R7；第一運(yùn)算放大器U1的正輸入端與壓電傳感器2的正輸出端連接，第一運(yùn)算放大器U1的負(fù)輸入端分別與第一電阻R1、第二電阻R2的一端連接；第一電阻R1的另一端與第二運(yùn)算放大器U2的負(fù)輸入端連接，還與第三電阻R3的一端連接；第二電阻R2的另一端與第一運(yùn)算放大器U1的信號輸出端連接；第一運(yùn)算放大器U1的信號輸出端還與第四電阻R4的一端連接；第四電阻R4的另一端與第六電阻R6的一端連接，還與第三運(yùn)算放大器U3的負(fù)輸入端連接；第六電阻R6的另一端與第三運(yùn)算放大器U3的信號輸出端連接；第三運(yùn)算放大器U3的信號輸出端輸出放大信號V_out3；第二運(yùn)算放大器U2的正輸入端與壓電傳感器2的負(fù)輸出端連接，信號輸出端與第三電阻R3的另一端連接，還與第五電阻R5的一端連接；第五電阻R5的另一端與第三運(yùn)算放大器U3的正輸入端連接，還與第七電阻R7的一端連接；第七電阻R7的另一端與GND連接。

所述的信號放大電路為兩級放大電路，第一級電路的放大增益為G₁＝1+2R₃/R₁，第二級放大增益，G₂＝R₆/R₄，則信號放大電路的增益為G＝G₁*G₂＝(1+2R₃/R₁)*R₆/R₄。

如圖3所示，所述的低通濾波電路4，包括第八電阻R8、第九電阻R9、第一電容C1、第二電容C2和第四運(yùn)算放大器U4；第八電阻R8的一端與信號放大電路3的第三運(yùn)算放大器U3的信號輸出端連接，另一端分別與第九電阻R9和第一電容C1的一端連接；第九電阻R9的另一端分別與第二電容C2的一端和第四運(yùn)算放大器U4的正輸入端連接；第一電容C1的另一端分別與第四運(yùn)算放大器U4的負(fù)輸入端、信號輸出端連接；第二電容C2的另一端與GND連接。

所述的第一運(yùn)算放大器U1、第二運(yùn)算放大器U2、第三運(yùn)算放大器U3和第四運(yùn)算放大器U4，1管腳接+5V電壓，2管腳接-5V電壓。

如圖4所示，所述的電壓比較電路5，包括第十電阻R10、第十一電阻R11、第十二電阻R12、第十三電阻R13、第十四電阻R14、第十五電阻R15、第十六電阻R16、第十七電阻R17、第五運(yùn)算放大器U5和第六運(yùn)算放大器U6；第十一電阻R11的一端接+5V電壓，另一端與第五運(yùn)算放大器U5正輸入端和第十電阻R10的一端連接；第十電阻R10的另一端接GND；第十二電阻R12的一端與低通濾波電路4的第四運(yùn)算放大器U4的信號輸出端連接，另一端與第五運(yùn)算放大器U5的負(fù)輸入端連接；第十三電阻R13的一端接+5V電壓，另一端與第五運(yùn)算放大器U5的信號輸出端連接；

第十五電阻R15的一端接+5V電壓，另一端與第六運(yùn)算放大器U6正輸入端和第十四電阻R14的一端連接；第十四電阻R14的另一端接GND；第十六電阻R16的一端與低通濾波電路4的第四運(yùn)算放大器U4的信號輸出端連接，另一端與第六運(yùn)算放大器U6的負(fù)輸入端連接；第十七電阻R17的一端接+5V電壓，另一端與第六運(yùn)算放大器U6的信號輸出端連接。

所述的第五運(yùn)算放大器U5和第六運(yùn)算放大器U6，1管腳接+5V電壓，3管腳接GND，輸出的信號發(fā)送至FPGA控制器6。

所述的電壓比較電路的輸出信號為，當(dāng)其“+”端電壓高于“-”端時(shí)，輸出管截止，輸出端為高電平，表示當(dāng)前輸入電壓低于比較器的比較電壓；當(dāng)它的“-”端電壓高于“+”端時(shí)，輸出管飽和，輸出端為低電平，表示當(dāng)前輸入電壓高于比較器的比較電壓；根據(jù)濾波電路輸出的信號V_out4與V₁、V₂的電壓大小關(guān)系，得到C0、C1的值，并將C0、C1值送入FPGA控制器進(jìn)行增益編碼。

如圖5所示，所述的程控放大電路7，包括第七運(yùn)算放大器U7、第八運(yùn)算放大器U8、第十八電阻R18、第十九電阻R19和第二十電阻R20；第七運(yùn)算放大器U7的正輸入端與第四運(yùn)算放大器U4的信號輸出端連接，負(fù)輸入端與GND連接，信號輸出端與第二十電阻R20的一端連接；第二十電阻R20的另一端與第八運(yùn)算放大器U8的負(fù)輸入端連接；第十八電阻R18的一端與GND連接，另一端與第八運(yùn)算放大器U8的正輸入端和第十九電阻R19的一端連接；第十九電阻R19的另一端與第八運(yùn)算放大器U8的信號輸出端連接；第八運(yùn)算放大器U8的信號輸出端與A/D轉(zhuǎn)換器連接。

所述的第七運(yùn)算放大器U7為可編程增益放大器，3管腳接GND，4管腳與第七運(yùn)算放大器U7信號輸出端連接，5管腳接A1，6管腳接A0。

所述的A0、A1為FPGA控制器6發(fā)送的編碼值。

所述程控放大電路7的增益值，若A0＝0，A1＝0，程控放大電路7放大倍數(shù)為1；若A0＝1，A1＝0，程控放大電路7放大倍數(shù)為10；若A0＝0，A1＝1，程控放大電路7放大倍數(shù)為100。