本實(shí)用新型屬于衛(wèi)星導(dǎo)航領(lǐng)域，涉及一種小型化衛(wèi)星導(dǎo)航信號生成板卡。

背景技術(shù)：

衛(wèi)星導(dǎo)航模擬器產(chǎn)生逼真的導(dǎo)航信號，可以為導(dǎo)航接收機(jī)的研制開發(fā)、測試提供仿真環(huán)境。其中衛(wèi)星導(dǎo)航信號生成板卡是生成導(dǎo)航信號的關(guān)鍵部件。目前大多數(shù)衛(wèi)星導(dǎo)航生成板卡采用VPX或CPCI接口，通過該接口插入上架式機(jī)箱中，例如Spirent公司的GSS系列模擬器和國防科大三院的“天衡”模擬器都采用這種結(jié)構(gòu)。這種實(shí)現(xiàn)方式占用空間大，較為笨重，在導(dǎo)航接收機(jī)的外場測試中受到很大局限。

技術(shù)實(shí)現(xiàn)要素：

為了達(dá)到小型化的目的，本實(shí)用新型不需要將板卡插入機(jī)箱插槽中，該板卡和計算機(jī)上的主控軟件通過以太網(wǎng)傳輸數(shù)據(jù)；同時該板卡具備藍(lán)牙接口，也可以通過藍(lán)牙和手機(jī)上的主控軟件進(jìn)行數(shù)據(jù)交互。

一種小型化衛(wèi)星導(dǎo)航信號生成板卡，包括藍(lán)牙、電源、導(dǎo)航參數(shù)解算單元、導(dǎo)航信號生成單元、數(shù)模轉(zhuǎn)換模塊DAC以及時鐘芯片；

電源為時鐘芯片、導(dǎo)航參數(shù)解算單元、導(dǎo)航信號生成單元、數(shù)模轉(zhuǎn)換模塊DAC供電；導(dǎo)航參數(shù)解算單元的輸入端通過以太網(wǎng)連接計算機(jī)并接收計算機(jī)設(shè)置的仿真起始時間和用戶軌跡，或通過藍(lán)牙與移動終端進(jìn)行無線通信并接收移動終端設(shè)置的仿真起始時間和用戶軌跡；導(dǎo)航參數(shù)解算單元根據(jù)仿真起始時間和用戶軌跡為導(dǎo)航信號生成單元提供導(dǎo)航參數(shù)；時鐘芯片分別連接數(shù)模轉(zhuǎn)換模塊DAC的時鐘輸入端和所述導(dǎo)航信號生成單元的時鐘輸入端，為導(dǎo)航信號生成單元和數(shù)模轉(zhuǎn)換模塊DAC提供工作時鐘；數(shù)模轉(zhuǎn)換模塊DAC將導(dǎo)航信號生成單元輸出的數(shù)字射頻信號轉(zhuǎn)換為模擬射頻信號，并通過SMA端口輸出。

導(dǎo)航參數(shù)解算單元利用DSP實(shí)現(xiàn)，并采用TI公司的TMS320C6748芯片；導(dǎo)航參數(shù)解算單元接收計算機(jī)或移動終端設(shè)置的仿真起始時間和用戶軌跡，實(shí)時仿真觀測數(shù)據(jù)和導(dǎo)航電文，并將包括觀測數(shù)據(jù)和導(dǎo)航電文的導(dǎo)航參數(shù)下傳到導(dǎo)航信號生成單元。

導(dǎo)航信號生成單元利用FPGA實(shí)現(xiàn)，并采用Xilinx公司的Artix 7系列xc7a200t芯片。

導(dǎo)航信號生成單元包括寄存器配置模塊，中頻信號生成模塊，上變頻模塊以及并串轉(zhuǎn)換模塊；

寄存器配置模塊通過SPI總線配置時鐘芯片和數(shù)模轉(zhuǎn)換模塊DAC內(nèi)部的寄存器，使時鐘芯片和數(shù)模轉(zhuǎn)換模塊DAC工作在正常狀態(tài)下；

中頻信號生成模塊接收導(dǎo)航參數(shù)解算單元計算的導(dǎo)航參數(shù)，根據(jù)導(dǎo)航參數(shù)產(chǎn)生雙頻點(diǎn)衛(wèi)星中頻導(dǎo)航信號；

上變頻模塊對衛(wèi)星中頻導(dǎo)航信號實(shí)現(xiàn)射頻調(diào)制后，輸出并行射頻信號；

并串轉(zhuǎn)換模塊將并行射頻信號轉(zhuǎn)換為串行射頻信號，使得導(dǎo)航信號生成單元輸出的串行數(shù)據(jù)率為數(shù)模轉(zhuǎn)換模塊DAC采樣率的一半。

數(shù)模轉(zhuǎn)換模塊DAC采用Analog公司的AD9739芯片。

數(shù)模轉(zhuǎn)換模塊DAC采樣率為1309.44MHz，將導(dǎo)航信號生成單元產(chǎn)生的數(shù)字射頻信號轉(zhuǎn)換為模擬射頻信號，并取該模擬射頻信號的高奈奎斯特區(qū)的鏡像得到L波段導(dǎo)航信號進(jìn)行輸出。

時鐘芯片采用Analog公司的AD9520芯片，其參考時鐘通過板卡外部輸入或者由板卡上的恒溫晶振OCXO產(chǎn)生。

有益效果：

1、本實(shí)用新型不需要將板卡插入機(jī)箱插槽中，板卡和計算機(jī)上的主控軟件通過以太網(wǎng)傳輸數(shù)據(jù)；同時板卡具備藍(lán)牙接口，能夠通過藍(lán)牙和手機(jī)上的主控軟件進(jìn)行數(shù)據(jù)交互。并且為了減小板卡的面積，在導(dǎo)航信號生成單元中實(shí)現(xiàn)射頻調(diào)理。本實(shí)用新型具有占用空間小，便于移動，使用靈活、安裝簡單的優(yōu)點(diǎn)，尤其適合作為室外封閉環(huán)境的導(dǎo)航信號源使用，如可以為隧道中行駛的車輛提供導(dǎo)航信號。

2、本實(shí)用新型在導(dǎo)航信號生成單元內(nèi)部實(shí)現(xiàn)射頻調(diào)制，同時在導(dǎo)航參數(shù)解算單元中實(shí)時仿真觀測數(shù)據(jù)和導(dǎo)航電文，支持使用手機(jī)或計算機(jī)作為主控設(shè)備，對主控設(shè)備的實(shí)時處理性能要求不高。

3、本實(shí)用新型在芯片選型時充分考慮到板卡的散熱問題，使板卡具有優(yōu)良的散熱功能。

附圖說明

圖1為本實(shí)用新型的小型化衛(wèi)星導(dǎo)航信號生成板卡總體框圖。

圖2為本實(shí)用新型的小型化衛(wèi)星導(dǎo)航信號生成板卡的導(dǎo)航信號生成單元框架圖。

具體實(shí)施方式

下面結(jié)合附圖并舉實(shí)施例，對本實(shí)用新型進(jìn)行詳細(xì)描述。

如圖1所示，本實(shí)用新型提供一種小型化衛(wèi)星導(dǎo)航信號生成板卡，具體包括時鐘芯片，數(shù)模轉(zhuǎn)換模塊DAC，導(dǎo)航信號生成單元，導(dǎo)航參數(shù)解算單元，藍(lán)牙以及電源。時鐘芯片的輸出端分別連接數(shù)模轉(zhuǎn)換模塊DAC的時鐘輸入端和導(dǎo)航信號生成單元的時鐘輸入端，為導(dǎo)航信號生成單元和數(shù)模轉(zhuǎn)換模塊DAC提供工作時鐘；導(dǎo)航參數(shù)解算單元通過EMIF總線為導(dǎo)航信號生成單元提供導(dǎo)航參數(shù)；導(dǎo)航參數(shù)解算單元的輸入端通過以太網(wǎng)連接計算機(jī)的輸出端；導(dǎo)航參數(shù)解算單元的輸入端通過串口連接所述藍(lán)牙的輸出端；數(shù)模轉(zhuǎn)換模塊DAC將導(dǎo)航信號生成單元輸出的數(shù)字信號轉(zhuǎn)換為模擬信號，并通過SMA端口輸出；導(dǎo)航信號生成單元通過SPI總線配置數(shù)模轉(zhuǎn)換模塊DAC和時鐘芯片的寄存器，使時鐘芯片和數(shù)模轉(zhuǎn)換模塊DAC工作在正常狀態(tài)下；藍(lán)牙和手機(jī)進(jìn)行無線通信；電源為時鐘芯片、數(shù)模轉(zhuǎn)換模塊DAC、導(dǎo)航信號生成單元、導(dǎo)航參數(shù)解算單元供電。

導(dǎo)航參數(shù)解算單元利用DSP實(shí)現(xiàn)，并采用TI公司的低功耗TMS320C6748芯片，該芯片具備多種接口，其中包括EMIF接口，以太網(wǎng)接口和串口。導(dǎo)航參數(shù)解算單元通過以太網(wǎng)或串口接收主控設(shè)備的仿真起始時間和用戶軌跡，即接收在計算機(jī)或手機(jī)運(yùn)行的上主控軟件設(shè)置的仿真起始時間和接收機(jī)用戶的運(yùn)動軌跡，以此來實(shí)時仿真觀測數(shù)據(jù)和導(dǎo)航電文，并將這些數(shù)據(jù)轉(zhuǎn)換為導(dǎo)航信號生成單元所需要的32bit二進(jìn)制數(shù)格式并下傳到導(dǎo)航信號生成單元。

導(dǎo)航信號生成單元利用FPGA實(shí)現(xiàn)，并采用Xilinx公司的Artix-7系列的低功耗xc7a200t芯片。如圖2所示，導(dǎo)航信號生成單元的FPGA功能單元中包括寄存器配置模塊，中頻信號生成模塊，上變頻模塊和并串轉(zhuǎn)換模塊。中頻信號生成模塊的數(shù)據(jù)輸出端和上變頻模塊的數(shù)據(jù)輸入端相連，上變頻模塊的數(shù)據(jù)輸出端和并串轉(zhuǎn)換模塊的輸入端相連。

寄存器配置模塊通過SPI總線配置時鐘芯片和數(shù)模轉(zhuǎn)換模塊DAC內(nèi)部的寄存器，使時鐘芯片和數(shù)模轉(zhuǎn)換模塊DAC工作在正常狀態(tài)下。導(dǎo)航信號生成單元上電后，寄存器配置模塊在75MHz時鐘驅(qū)動下工作，75MHz時鐘通過板卡上24MHz晶振倍頻得到。寄存器配置模塊首先通過SPI總線配置時鐘芯片內(nèi)部的寄存器，時鐘芯片為導(dǎo)航信號生成單元和數(shù)模轉(zhuǎn)換模塊DAC提供工作時鐘，然后寄存器配置模塊通過SPI總線配置DAC內(nèi)部的寄存器。

中頻信號生成模塊，生成雙頻點(diǎn)16通道的中頻導(dǎo)航信號。

具體的，中頻信號生成模塊通過EMIF接口接收導(dǎo)航參數(shù)解算單元計算的導(dǎo)航參數(shù)，根據(jù)導(dǎo)航參數(shù)生成偽碼序列和電文序列，并將偽碼序列和電文序列的異或結(jié)果調(diào)制到中頻載波上，最終生成I、Q支路中頻導(dǎo)航信號。

上變頻模塊對I、Q支路的中頻導(dǎo)航信號做8倍內(nèi)插和多相濾波的操作，然后與I、Q路本振做正交上變頻，實(shí)現(xiàn)射頻調(diào)制，輸出8路低速并行射頻信號。

并串轉(zhuǎn)換模塊將上變頻模塊產(chǎn)生的8路低速并行射頻信號轉(zhuǎn)換為2路差分信號，數(shù)據(jù)率提升4倍，以此滿足數(shù)模轉(zhuǎn)換模塊DAC采樣率的要求，即導(dǎo)航信號生成單元輸出的串行數(shù)據(jù)率為數(shù)模轉(zhuǎn)換模塊DAC采樣率的一半，同時低速并行射頻信號被轉(zhuǎn)換為高速串行射頻信號。

數(shù)模轉(zhuǎn)換模塊DAC采用Analog公司的AD9739芯片，接收導(dǎo)航信號生成單元輸出的數(shù)字信號，并將該數(shù)字信號轉(zhuǎn)換為模擬信號播發(fā)出去。

具體的，數(shù)模轉(zhuǎn)換模塊DAC采樣率為1309.44MHz，將導(dǎo)航信號生成單元FPGA產(chǎn)生的數(shù)字射頻信號轉(zhuǎn)換為模擬射頻信號，并取該模擬射頻信號的高奈奎斯特區(qū)的鏡像得到L波段導(dǎo)航信號進(jìn)行輸出。數(shù)模轉(zhuǎn)換模塊DAC采樣率為導(dǎo)航信號生成單元輸出的串行數(shù)據(jù)率的兩倍，完成數(shù)模轉(zhuǎn)換后，最終輸出模擬信號。此外為保證數(shù)據(jù)被準(zhǔn)確采樣，導(dǎo)航信號生成單元需要提供DCI隨路時鐘，DCI隨路時鐘與數(shù)字信號相位一致。數(shù)模轉(zhuǎn)換模塊DAC將隨路時鐘調(diào)相90°后，對數(shù)字信號進(jìn)行雙沿采樣。由于數(shù)模轉(zhuǎn)換模塊DAC直接輸出L波段信號，因此數(shù)模轉(zhuǎn)換模塊DAC的輸出設(shè)置為MIX模式。

時鐘芯片采用Analog公司的AD9520芯片，以10.23MHz時鐘作為參考時鐘，同時產(chǎn)生多路時鐘信號，包括導(dǎo)航信號生成單元FPGA的工作時鐘和DAC的工作時鐘。10.23MHz時鐘可以由通過板卡外部輸入，也可以由板卡上的恒溫晶振OCXO產(chǎn)生，采用哪一路信號作為參考時鐘通過配置AD9520芯片內(nèi)部的寄存器來決定。

上述各實(shí)施例僅用于說明本實(shí)用新型，各部件的結(jié)構(gòu)、尺寸、設(shè)置位置及形狀都是可以有所變化的，在本實(shí)用新型技術(shù)方案的基礎(chǔ)上，凡根據(jù)本實(shí)用新型原理對個別部件進(jìn)行的改進(jìn)和等同變換，均不應(yīng)排除在本實(shí)用新型的保護(hù)范圍之外。