本實用新型涉及一種用于超導(dǎo)回旋加速器磁場測量的數(shù)字積分器。屬于電子電路技術(shù)領(lǐng)域。

背景技術(shù)：

在采用線圈類方法如：探查線圈、旋轉(zhuǎn)線圈、翻轉(zhuǎn)線圈、羅氏線圈、長線和磁探針等，測量電流、磁場等的過程中，積分器是其輸出信號的接收與處理的關(guān)鍵模塊。常見的積分器包括模擬、數(shù)字和數(shù)模相結(jié)合三大類：數(shù)字積分器采用高速、高精度的ADC進(jìn)行采樣，同時配合多種算法，在高速FPGA或高速DSP等處理器中進(jìn)行數(shù)值計算。其硬件與軟件成本較高，且高速、高精度ADC存在國外對國內(nèi)禁運等條件限制。相比之下，模擬積分器由于電路結(jié)構(gòu)簡單和成本低廉而得到了廣泛的使用，但模擬積分器易受到溫度、電容漏電阻等因素的影響，使模擬積分器在使用過程中受到了很多限制。采用數(shù)模相結(jié)合的積分器，可以既獲取數(shù)字型積分器精度高的優(yōu)勢，又可以兼顧成本、芯片獲取等缺陷，同時克服模擬積分器無法解決電容漏電阻的缺陷。

線路本身的非零點對稱性、積分漂移及電容的漏電阻是造成模擬積分器誤差的主要因素。雖然已經(jīng)有大量的學(xué)者研究了模擬積分器的漂移，并改善了電容漏電阻的大小，但這些因素并未消除，僅僅只是得到了抑制。在當(dāng)前測量精度要求日益提高的情況下，傳統(tǒng)的模擬積分器已無法滿足需求。同時傳統(tǒng)模擬積分器都存在積分溢出的隱患，大多數(shù)模擬積分電路都加入了輸入保護(hù)，或輸入限制，而這也就限制了積分器的量程，減少了應(yīng)用范圍。

采用數(shù)模相結(jié)合的積分器大多是通過數(shù)字補(bǔ)償模擬，通過AD采集電壓偏移量，再通過DA將電荷補(bǔ)償?shù)诫娙萆?。這種補(bǔ)償方式的效果較好，但依舊無法完全解決漂移，同時也無法解決電容大小對量程的限制。

技術(shù)實現(xiàn)要素：

本實用新型的目的在于解決由于電容漏電阻而造成積分器存在積分泄漏的問題，通過改進(jìn)數(shù)字模擬型積分器的工作原理，提出了一種數(shù)字積分器。

為克服傳統(tǒng)模擬積分器存在的零漂及電壓不可保持，并滿足高精度積分器的要求，本實用新型的數(shù)字積分器采用以下技術(shù)方案完成對信號的積分。

首先，使用PGA將線圈(或其他)產(chǎn)生的信號放大到一個合適的值(選取測量精度與測量范圍)，配合LEMO傳輸線，進(jìn)入積分器。

接著，通過通訊接口發(fā)送手動或周期性測量指令(這一步并不改變積分器的通斷狀態(tài)，只是FPGA內(nèi)部計數(shù)清零，以獲取相對值)。

當(dāng)線圈(或其他傳感器)產(chǎn)生信號時，電容兩端電壓值變化，當(dāng)電容電壓達(dá)到預(yù)設(shè)門限值時，F(xiàn)PGA控制電容快速放電到零，此時電容依舊處于積分狀態(tài)。若信號依舊存在，則電容繼續(xù)積分。

當(dāng)線圈不再移動，或達(dá)到測量需求時，讀取FPGA的值，并通過AD讀取電容殘壓，即可獲得積分值。

本實用新型提供的一種數(shù)字積分器，克服了傳統(tǒng)模擬積分器的電容泄漏電阻的影響，并克服了模擬積分器存在積分上限的問題。相對其他數(shù)字積分器，本實用新型提供的數(shù)字模擬積分器，不需要高速高精度ADC，降低了積分器的成本，同時不受ADC禁運的影響，并達(dá)到了相同的效果。

附圖說明

圖1是本實用新型數(shù)字積分器的系統(tǒng)框圖；

圖2是數(shù)字積分器的數(shù)字處理部分方框圖；

圖3是數(shù)字積分器的模擬原理圖。

具體實施方式

下面結(jié)合附圖和實施例對本實用新型進(jìn)行詳細(xì)的描述。

如圖1所示，本實用新型的數(shù)字積分器包括：前端放大電路PGA(1)，模擬有源積分線路(2)，窗口比較器電路(3)，快速放電電路(4)，調(diào)平衡電路(5)，AD/DA數(shù)模變換線路(6)，F(xiàn)PGA數(shù)字可編程門電路(7)，50MHz高速晶振與10MHz高精度晶振電路(8)，RS232串口通訊線路(9)。

信號首先進(jìn)入前端放大電路PGA(1)；前端放大電路PGA(1)的輸出信號進(jìn)入模擬有源積分線路(2)；調(diào)平衡電路(5)及快速放電電路(4)的輸出端接入模擬有源積分線路(2)；窗口比較器電路(3)接在模擬有源積分線路(2)的輸出端，判斷電容兩端電壓值是否在限定之內(nèi)；窗口比較器電路(3)的輸出信號進(jìn)入FPGA數(shù)字可編程門電路(7)；FPGA數(shù)字可編程門電路(7)控制快速放電電路(4)；50MHz高速晶振與10MHz高精度晶振電路(8)，及RS232串口通訊線路(9)連接FPGA數(shù)字可編程門電路(7)；AD/DA數(shù)模變換線路(6)連接FPGA數(shù)字可編程門電路(7)，并連接模擬有源積分線路(2)，DA的輸出作為調(diào)平衡電路(5)的輸入。

前端放大電路PGA(1)包含：使用儀用放大器制成的固定增益放大線路，作為第一級放大電路；使用程控可編程放大器制成的可變增益放大線路，作為第二級放大電路，通過FPGA數(shù)字可編程門電路(7)可以調(diào)節(jié)放大倍數(shù)。

模擬有源積分線路(2)為傳統(tǒng)有源積分線路，其原理如圖3所示，包含一個高精度運算放大器與一個具有極高泄漏電阻的電容。

窗口比較器電路(3)由兩個正負(fù)對稱的比較器構(gòu)成，正負(fù)電壓門限值通過高精度電阻搭配調(diào)節(jié)；窗口比較器的輸出電壓值通過電壓轉(zhuǎn)換電路，傳入FPGA數(shù)字可編程門電路(7)。

快速放電電路(4)包含正負(fù)高精度Ref電源，與高速、高斷開阻抗、低導(dǎo)通阻抗的模擬開關(guān)電路構(gòu)成，受FPGA數(shù)字可編程門電路(7)的信號控制，時鐘信號來源于10MHz高精度晶振電路；輸出信號作用于模擬有源積分線路(2)。

調(diào)平衡電路(5)包含兩路調(diào)節(jié)方式，一路是通過Ref電源與電位器構(gòu)成，作為平衡的粗調(diào)；另一路是通過AD/DA數(shù)模變換線路(6)構(gòu)成，作為平衡的細(xì)調(diào)。

AD/DA數(shù)模變換線路(6)包含，一路16位ADC與一路16位DAC：ADC采集模擬有源積分線路(2)電容的端電壓值，結(jié)果傳入FPGA數(shù)字可編程門電路(7)；DAC受FPGA數(shù)字可編程門電路(7)控制，其輸出結(jié)果作為調(diào)平衡電路(5)細(xì)調(diào)方式的電壓輸入。

FPGA數(shù)字可編程門電路(7)包含一片高速FPGA，其時鐘信號來源于50MHz高速晶振，并利用其內(nèi)部的鎖相環(huán)倍頻，作為數(shù)字積分器的主控芯片，并通過RS232串口通訊線路(9)實現(xiàn)與上位機(jī)的通訊。

AD/DA數(shù)模變換線路(6)還實現(xiàn)了線路的閉環(huán)反饋控制：通過FPGA數(shù)字可編程門電路(7)的內(nèi)部算法，實現(xiàn)電路自平衡，長時間測量的輸出補(bǔ)償。

FPGA數(shù)字可編程門電路(7)內(nèi)部實現(xiàn)了電路的自平衡調(diào)節(jié)算法，長時間測量動態(tài)電壓補(bǔ)償算法。

由圖1所示，信號首先進(jìn)入PGA，以提高信號大小并改善性噪比SNR，PGA輸出的信號進(jìn)入有源積分器中，有源積分器的原理圖如圖3所示。信號在有源積分器上累積，當(dāng)模擬有源積分器的電容上的電壓達(dá)到一定值時，通過FPGA控制一個快速放電線路，進(jìn)行快速放電(如圖2所示)，將電容兩端的電壓發(fā)電到零，快速放電的放電速率要遠(yuǎn)高于信號輸入產(chǎn)生積分的速率。

信號通過線圈或其他傳感器獲取，進(jìn)入PGA：PGA由一片儀用放大器和一片可控增益放大器構(gòu)成，儀用放大器提供第一級放大，為固定放大?？煽卦鲆娣糯笃魈峁┑诙壏糯?，可通過FPGA控制其放大倍數(shù)。

有源積分器：由高精度放大器，與具有極高泄漏電阻的電容組成。為保證電容的工作狀態(tài)穩(wěn)定，選取電容值較小的電容，并使電容兩端的電壓不會過大(最大為幾百毫伏)。

快速放電模塊，采用電壓值較高的基準(zhǔn)電壓源與模擬門電路做成。模擬門具有一定的開關(guān)頻率，極高的關(guān)斷阻抗，與極低的導(dǎo)通阻抗。

如圖2所示，F(xiàn)PGA采用頻率較高的類型，采用兩種頻率輸入，一種是50MHz的工作頻率，另一種是高精度的10MHz的時鐘頻率(由OCXO晶振提供)。

JTAG的用于FPGA的調(diào)試及代碼燒寫。

Flash為FPGA的配套外設(shè)。

12位PXI接口用于調(diào)試及開發(fā)額外功能：在開發(fā)時，將12位PXI接口與4通道示波器相連，或與邏輯分析儀相連，即可獲知FPGA內(nèi)部的運行情況；同時，額外的端口為以后的系統(tǒng)升級留下余地。

AD/DA采用頻率較低，分辨率為16位的AD和DA，成本較低。

上位機(jī)通訊采用標(biāo)準(zhǔn)232接口，配合標(biāo)準(zhǔn)串口通訊協(xié)議。

顯然，本領(lǐng)域的技術(shù)人員可以對本實用新型進(jìn)行各種改動和變型而不脫離本實用新型的精神和范圍。這樣，倘若對本實用新型的這些修改和變型屬于本實用新型權(quán)利要求及其同等技術(shù)的范圍之內(nèi)，則本實用新型也意圖包含這些改動和變型在內(nèi)。