本發(fā)明涉及材料加工技術(shù)領(lǐng)域，特別涉及一種耐電性能測(cè)試方法及系統(tǒng)。

背景技術(shù)：

隨著電子產(chǎn)品不斷向多功能化、小型輕量化、高性能化的方向發(fā)展，印制電路板中(Printed Circuit Board，PCB)過(guò)孔密度越來(lái)越大，而在孔與孔或孔與導(dǎo)電疊層之間導(dǎo)電過(guò)程中，常常會(huì)發(fā)生陽(yáng)離子如銅離子向絕緣層遷移，而這種陽(yáng)離子的遷移會(huì)導(dǎo)致電氣短路或開(kāi)路，直接影響PCB的使用。因此，在進(jìn)行新板材、新工藝或新結(jié)構(gòu)產(chǎn)品驗(yàn)證時(shí)，都需要對(duì)PCB的耐電性能進(jìn)行測(cè)試。

目前，主要通過(guò)手動(dòng)的方式將兩個(gè)過(guò)孔分別連接電源的正極和負(fù)極，其中，在PCB正面為一個(gè)過(guò)孔連接正極/負(fù)極，在PCB背面為另一個(gè)過(guò)孔連接負(fù)極/正極，通過(guò)電源輸出額定電壓，檢測(cè)過(guò)孔與過(guò)孔之間的電阻值。由于過(guò)孔與過(guò)孔之間電阻值是兩個(gè)過(guò)孔之間所有絕緣層產(chǎn)生的電阻值之和，而當(dāng)絕緣層數(shù)較多時(shí)，僅有一個(gè)絕緣層發(fā)生微量的陽(yáng)離子遷移時(shí)，對(duì)過(guò)孔與過(guò)孔之間的電阻值影響較小，造成PCB的耐電性能測(cè)試的準(zhǔn)確性較低。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供了一種耐電性能測(cè)試方法及系統(tǒng)，能夠檢測(cè)過(guò)孔與導(dǎo)電疊層之間的耐電性能。

第一方面，本發(fā)明實(shí)施例提供了一種耐電性能測(cè)試方法，包括：

確定待測(cè)印刷電路板，并為所述待測(cè)印刷電路板中的每一個(gè)導(dǎo)電疊層部署對(duì)應(yīng)的導(dǎo)電疊層信號(hào)線；

為所述待測(cè)印刷電路板設(shè)置至少一個(gè)過(guò)孔；

為所述待測(cè)印刷電路板上的每一個(gè)過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線；

通過(guò)所述導(dǎo)電疊層信號(hào)線與所述過(guò)孔信號(hào)線，測(cè)試每一個(gè)導(dǎo)電疊層與過(guò)孔之間的電阻值。

優(yōu)選地，

所述確定待測(cè)印刷電路板，并為所述待測(cè)印刷電路板中的每一個(gè)導(dǎo)電疊層部署對(duì)應(yīng)的導(dǎo)電疊層信號(hào)線，包括：

設(shè)置至少兩個(gè)絕緣層的規(guī)格參數(shù)，所述規(guī)格參數(shù)包括：層級(jí)、絕緣材料種類(lèi)和厚度中的任意一種或多種；

N1、根據(jù)當(dāng)前層級(jí)對(duì)應(yīng)的絕緣材料種類(lèi)和厚度，在鋪設(shè)位置鋪設(shè)當(dāng)前絕緣層；

N2、在所述當(dāng)前絕緣層上表面鋪設(shè)對(duì)應(yīng)的導(dǎo)電疊層，對(duì)應(yīng)的導(dǎo)電疊層面積小于當(dāng)前絕緣層面積；

N3、在所述導(dǎo)電疊層上部署對(duì)應(yīng)的導(dǎo)電疊層信號(hào)線；

N4、確定所述導(dǎo)電疊層表面為下一層級(jí)的鋪設(shè)位置，并將下一層級(jí)作為當(dāng)前層級(jí)執(zhí)行N1。

優(yōu)選地，

所述為所述待測(cè)印刷電路板上的每一個(gè)過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線，包括：

在所述每一個(gè)過(guò)孔的內(nèi)壁上分別鋪設(shè)對(duì)應(yīng)的導(dǎo)電介質(zhì)，每一個(gè)所述導(dǎo)電介質(zhì)的表面積分別等于對(duì)應(yīng)的過(guò)孔內(nèi)壁的表面積；

在每一個(gè)所述導(dǎo)電疊層上部署對(duì)應(yīng)的信號(hào)線。

優(yōu)選地，

在所述待測(cè)印刷電路板上設(shè)置至少一個(gè)過(guò)孔之后，在所述為所述待測(cè)印刷電路板上的每一個(gè)過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線之前，進(jìn)一步包括：

當(dāng)所述至少一個(gè)過(guò)孔中任意過(guò)孔穿過(guò)導(dǎo)電疊層時(shí)，在所述過(guò)孔與穿過(guò)的導(dǎo)電疊層間部署絕緣環(huán)，所述絕緣環(huán)的寬度與對(duì)應(yīng)的導(dǎo)電疊層厚度一致。

優(yōu)選地，

在所述為所述待測(cè)印刷電路板上設(shè)置至少一個(gè)過(guò)孔之前，進(jìn)一步包括：將所述待測(cè)印刷電路板劃分為至少兩個(gè)測(cè)試區(qū)域；

所述在所述待測(cè)印刷電路板上設(shè)置至少一個(gè)過(guò)孔，包括：在每一個(gè)測(cè)試區(qū)域設(shè)置至少一個(gè)總連接過(guò)孔和至少兩個(gè)子連接過(guò)孔，其中，所述總連接過(guò)孔不穿過(guò)任意一個(gè)導(dǎo)電疊層，所述子連接過(guò)孔穿過(guò)導(dǎo)電疊層。

優(yōu)選地，

所述為所述待測(cè)印刷電路板上的每一個(gè)過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線，包括：將所述至少兩個(gè)子連接過(guò)孔連接到所述至少一個(gè)總連接過(guò)孔，為所述至少一個(gè)總連接過(guò)孔中每一個(gè)總連接過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線；

所述測(cè)試每一個(gè)導(dǎo)電疊層與過(guò)孔之間的電阻值，包括：測(cè)試每一個(gè)測(cè)試區(qū)域中，每一個(gè)導(dǎo)電疊層與所述至少一個(gè)總連接過(guò)孔之間的電阻值。

優(yōu)選地，

該方法進(jìn)一步包括：為每一個(gè)測(cè)試區(qū)域設(shè)置對(duì)應(yīng)的電阻閾值；

在所述測(cè)試每一個(gè)測(cè)試區(qū)域中，每一個(gè)導(dǎo)電疊層與總連接過(guò)孔之間的電阻值之后，進(jìn)一步包括：

判斷當(dāng)前測(cè)試區(qū)域中當(dāng)前導(dǎo)電疊層與當(dāng)前總連接過(guò)孔之間的電阻值是否小于所述電阻閾值，如果是，則分別測(cè)試與所述當(dāng)前總連接過(guò)孔相連的各個(gè)子連接過(guò)孔與所述當(dāng)前導(dǎo)電疊層間的電阻值。

第二方面，本發(fā)明實(shí)施例提供了一種耐電性能測(cè)試系統(tǒng)，包括：待測(cè)印刷電路板和測(cè)試裝置，

所述待測(cè)印刷電路板包括：

至少一個(gè)導(dǎo)電疊層，且每一個(gè)所述導(dǎo)電疊層上部署有對(duì)應(yīng)的導(dǎo)電疊層信號(hào)線；以及至少一個(gè)過(guò)孔，每一個(gè)所述過(guò)孔部署有對(duì)應(yīng)的過(guò)孔信號(hào)線；

所述測(cè)試裝置，通過(guò)所述待測(cè)印刷電路板中的所述導(dǎo)電疊層信號(hào)線與所述過(guò)孔信號(hào)線，測(cè)試每一個(gè)所述導(dǎo)電疊層與所述過(guò)孔之間的電阻值。

優(yōu)選地，

所述待測(cè)印刷電路板，包括：至少兩個(gè)測(cè)試區(qū)域，每一個(gè)測(cè)試區(qū)域具有至少一個(gè)總連接過(guò)孔和至少兩個(gè)子連接過(guò)孔，其中，所述總連接過(guò)孔不穿過(guò)任意一個(gè)導(dǎo)電疊層，所述子連接過(guò)孔穿過(guò)導(dǎo)電疊層，所述至少兩個(gè)子與所述至少一個(gè)總連接過(guò)孔相連，所述至少一個(gè)總連接過(guò)孔中每一個(gè)總連接過(guò)孔部署有對(duì)應(yīng)的過(guò)孔信號(hào)線；

所述測(cè)試裝置，用于為每一個(gè)所述測(cè)試區(qū)域設(shè)置對(duì)應(yīng)的電阻閾值，測(cè)試每一個(gè)測(cè)試區(qū)域中，每一個(gè)導(dǎo)電疊層與所述至少一個(gè)總連接過(guò)孔之間的電阻值，判斷當(dāng)前測(cè)試區(qū)域中當(dāng)前導(dǎo)電疊層與當(dāng)前總連接過(guò)孔之間的電阻值是否小于所述電阻閾值設(shè)置單元設(shè)置的電阻閾值，如果是，則分別測(cè)試與所述當(dāng)前總連接過(guò)孔相連的各個(gè)子連接過(guò)孔與所述當(dāng)前導(dǎo)電疊層間的電阻值。

本發(fā)明實(shí)施例提供了一種耐電性能測(cè)試方法及系統(tǒng)，該耐電性能測(cè)試方法為確定的待測(cè)印刷電路板中的每一個(gè)導(dǎo)電疊層部署對(duì)應(yīng)的導(dǎo)電疊層信號(hào)線，并為所述待測(cè)印刷電路板上設(shè)置的每一個(gè)過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線，通過(guò)所述導(dǎo)電疊層信號(hào)線與所述過(guò)孔信號(hào)線，測(cè)試每一個(gè)導(dǎo)電疊層與過(guò)孔之間的電阻值，實(shí)現(xiàn)了檢測(cè)過(guò)孔與導(dǎo)電疊層之間的耐電性能。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本發(fā)明一個(gè)實(shí)施例提供的一種耐電性能測(cè)試方法的流程圖；

圖2是本發(fā)明另一個(gè)實(shí)施例提供的一種印刷電路板結(jié)構(gòu)示意圖；

圖3是本發(fā)明另一個(gè)實(shí)施例提供的一種耐電性能測(cè)試方法的流程圖；

圖4是本發(fā)明一個(gè)實(shí)施例提供的一種耐電性能測(cè)試系統(tǒng)的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例，基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)的前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

如圖1所示，本發(fā)明實(shí)施例提供了一種耐電性能測(cè)試方法，該方法可以包括以下步驟：

步驟101，確定待測(cè)印刷電路板，并為所述待測(cè)印刷電路板中的每一個(gè)導(dǎo)電疊層部署對(duì)應(yīng)的導(dǎo)電疊層信號(hào)線；

步驟102，為所述待測(cè)印刷電路板設(shè)置至少一個(gè)過(guò)孔；

步驟103，為所述待測(cè)印刷電路板上的每一個(gè)過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線；

步驟104，通過(guò)所述導(dǎo)電疊層信號(hào)線與所述過(guò)孔信號(hào)線，測(cè)試每一個(gè)導(dǎo)電疊層與過(guò)孔之間的電阻值。

在上述實(shí)施例中，通過(guò)為確定的待測(cè)印刷電路板中的每一個(gè)導(dǎo)電疊層部署對(duì)應(yīng)的導(dǎo)電疊層信號(hào)線，并為所述待測(cè)印刷電路板上設(shè)置的每一個(gè)過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線，然后通過(guò)所述導(dǎo)電疊層信號(hào)線與所述過(guò)孔信號(hào)線，測(cè)試每一個(gè)導(dǎo)電疊層與過(guò)孔之間的電阻值，實(shí)現(xiàn)了檢測(cè)過(guò)孔與導(dǎo)電疊層之間的耐電性能。

由于耐電性能一般是在進(jìn)行新板材、新工藝或新結(jié)構(gòu)的產(chǎn)品驗(yàn)證時(shí)進(jìn)行，因此首先需根據(jù)新擬定的工藝制作待檢測(cè)的PCB樣品，為了指導(dǎo)PCB的制作，本發(fā)明的另一實(shí)施例中，步驟101的具體實(shí)施方式，包括：

設(shè)置至少兩個(gè)絕緣層的規(guī)格參數(shù)，所述規(guī)格參數(shù)包括：層級(jí)、絕緣材料種類(lèi)和厚度中的任意一種或多種；

PCB為多層結(jié)構(gòu)，每層包括由絕緣材料組成的絕緣層和導(dǎo)電材料組成的導(dǎo)電疊層，制作PCB時(shí)，首先確定各個(gè)絕緣層的規(guī)格參數(shù)，包括該絕緣層所用的絕緣材料、厚度和所處PCB的具體層級(jí)，例如設(shè)置PCB第五層為厚8mil的樹(shù)脂材料。

N1、根據(jù)當(dāng)前層級(jí)對(duì)應(yīng)的絕緣材料種類(lèi)和厚度，在鋪設(shè)位置鋪設(shè)當(dāng)前絕緣層；

根據(jù)設(shè)計(jì)PCB時(shí)設(shè)置的每個(gè)絕緣層的規(guī)格參數(shù)，確定當(dāng)前層級(jí)的絕緣材料和厚度，并在預(yù)設(shè)位置鋪設(shè)當(dāng)前絕緣層，例如，設(shè)計(jì)PCB時(shí)，預(yù)設(shè)PCB第五層為厚8mil的樹(shù)脂材料，在鋪設(shè)第五層絕緣層時(shí)，確定此絕緣層應(yīng)該鋪設(shè)厚8mil的樹(shù)脂材料，則按此參數(shù)鋪設(shè)第五層的絕緣層。

N2、在所述當(dāng)前絕緣層上表面鋪設(shè)對(duì)應(yīng)的導(dǎo)電疊層，對(duì)應(yīng)的導(dǎo)電疊層面積小于當(dāng)前絕緣層面積；

鋪設(shè)每一層絕緣層之后，需在此絕緣層上表面鋪設(shè)對(duì)應(yīng)的導(dǎo)電疊層，導(dǎo)電疊層是PCB能導(dǎo)電的基礎(chǔ)，所述導(dǎo)電疊層可以是銅箔等導(dǎo)電材料。

N3、在所述導(dǎo)電疊層上部署對(duì)應(yīng)的導(dǎo)電疊層信號(hào)線；

在鋪設(shè)導(dǎo)電疊層之后，在相應(yīng)的導(dǎo)電疊層上部署對(duì)應(yīng)的信號(hào)線，為通過(guò)信號(hào)線檢測(cè)導(dǎo)電疊層與過(guò)孔之間的電阻值做準(zhǔn)備。

N4、確定所述導(dǎo)電疊層表面為下一層級(jí)的鋪設(shè)位置，并將下一層級(jí)作為當(dāng)前層級(jí)執(zhí)行N1。

鋪設(shè)完當(dāng)前層級(jí)之后，將當(dāng)前層級(jí)的導(dǎo)電疊層表面作為下一層的鋪設(shè)位置，繼續(xù)鋪設(shè)下一層；例如，從下往上鋪設(shè)PCB的每一層時(shí)，第五層的導(dǎo)電疊層鋪設(shè)完成后，將此導(dǎo)電疊層表面作為第六層的鋪設(shè)位置，按照PCB設(shè)計(jì)時(shí)預(yù)設(shè)的第六層的規(guī)格參數(shù)，繼續(xù)在第五層的導(dǎo)電疊層上鋪設(shè)第六層，以此類(lèi)推，直到鋪設(shè)至PCB的表面層。

上述實(shí)施例中，根據(jù)預(yù)設(shè)的PCB中各個(gè)絕緣層的規(guī)格參數(shù)，逐層鋪設(shè)絕緣材料和對(duì)應(yīng)的導(dǎo)電疊層，并在每一層導(dǎo)電疊層上部署對(duì)應(yīng)的信號(hào)線，直至完成PCB鋪設(shè)；檢測(cè)此新鋪設(shè)的PCB的耐電性能，根據(jù)檢測(cè)結(jié)果可知新工藝或新結(jié)構(gòu)的設(shè)計(jì)是否符合性能要求，如果不符合，可以根據(jù)檢測(cè)結(jié)果及時(shí)調(diào)整；例如，若測(cè)試結(jié)果顯示第五層的導(dǎo)電疊層和對(duì)應(yīng)的過(guò)孔之間耐電性能較弱，為了提高整塊PCB的耐電性能，則應(yīng)考慮增加第五層的絕緣層的厚度或更換該絕緣層的絕緣材料，或者檢查所述對(duì)應(yīng)的過(guò)孔的結(jié)構(gòu)是否出現(xiàn)異常。

本發(fā)明另一實(shí)施例中，步驟103的具體實(shí)施方式，包括：

在所述每一個(gè)過(guò)孔的內(nèi)壁上分別鋪設(shè)對(duì)應(yīng)的導(dǎo)電介質(zhì)，每一個(gè)所述導(dǎo)電介質(zhì)的表面積分別等于對(duì)應(yīng)的過(guò)孔內(nèi)壁的表面積；

在每一個(gè)所述導(dǎo)電介質(zhì)上部署對(duì)應(yīng)的信號(hào)線。

上述實(shí)施例中，先在每一個(gè)過(guò)孔的內(nèi)壁鋪設(shè)對(duì)應(yīng)的導(dǎo)電介質(zhì)，再在每一個(gè)導(dǎo)電介質(zhì)上鋪設(shè)對(duì)應(yīng)的信號(hào)線，這確保每一個(gè)過(guò)孔均有良好的導(dǎo)電性能，并且信號(hào)線的鋪設(shè)為檢測(cè)導(dǎo)電疊層與過(guò)孔之間的電阻值打下了良好的基礎(chǔ)。

為了防止過(guò)孔穿過(guò)導(dǎo)電疊層而引起接入電源時(shí)出現(xiàn)短路現(xiàn)象，本發(fā)明的另一實(shí)施例中，在步驟102之后，在步驟103之前，進(jìn)一步包括：

當(dāng)所述至少一個(gè)過(guò)孔中任意過(guò)孔穿過(guò)導(dǎo)電疊層時(shí)，在所述過(guò)孔與穿過(guò)的導(dǎo)電疊層間部署絕緣環(huán)，所述絕緣環(huán)的寬度與對(duì)應(yīng)的導(dǎo)電疊層厚度一致。

上述實(shí)施例中，在過(guò)孔與其穿過(guò)的導(dǎo)電疊層間部署絕緣環(huán)，保證各個(gè)過(guò)孔只能通過(guò)信號(hào)線與對(duì)應(yīng)的導(dǎo)電疊層相連，這一方面有利于防止出現(xiàn)過(guò)孔同時(shí)與多個(gè)導(dǎo)電疊層相連而出現(xiàn)短路現(xiàn)象，另一方面也有利于精確測(cè)定過(guò)孔與對(duì)應(yīng)導(dǎo)電疊層之間的電阻值。

為了快速且精確的測(cè)量每一個(gè)導(dǎo)電疊層與過(guò)孔之間的電阻值，本發(fā)明另一實(shí)施例中，在步驟102之前，進(jìn)一步包括：將所述待測(cè)印刷電路板劃分為至少兩個(gè)測(cè)試區(qū)域；

步驟102的具體實(shí)施方式，包括：在每一個(gè)測(cè)試區(qū)域設(shè)置至少一個(gè)總連接過(guò)孔和至少兩個(gè)子連接過(guò)孔，其中，所述總連接過(guò)孔不穿過(guò)任意一個(gè)導(dǎo)電疊層，所述子連接過(guò)孔穿過(guò)導(dǎo)電疊層。

上述實(shí)施例中，將待測(cè)PCB樣品分成多個(gè)區(qū)域，在每個(gè)區(qū)域上設(shè)置總連接過(guò)孔，用于連接該區(qū)域的所有子連接過(guò)孔，檢測(cè)時(shí)通過(guò)檢測(cè)總連接過(guò)孔與導(dǎo)電疊層之間的電阻值即可檢測(cè)該區(qū)域內(nèi)所有子連接過(guò)孔與導(dǎo)電疊層之間的電阻值；若將該待測(cè)PCB樣品上所有過(guò)孔通過(guò)一個(gè)總連接過(guò)孔連接起來(lái)，則檢測(cè)時(shí)范圍太大，對(duì)于僅有個(gè)別絕緣層發(fā)生陽(yáng)離子遷移的現(xiàn)象可能檢測(cè)不夠準(zhǔn)確，因此將待測(cè)PCB樣品分成多個(gè)區(qū)域，并且在每個(gè)區(qū)域可設(shè)置多個(gè)總連接過(guò)孔，達(dá)到既滿足檢測(cè)精度又方便檢測(cè)的目的。

為了實(shí)現(xiàn)通過(guò)總連接過(guò)孔檢測(cè)過(guò)孔與導(dǎo)電疊層之間的電阻值，本發(fā)明另一實(shí)施例中，步驟103的具體實(shí)施方式，包括：將所述至少兩個(gè)子連接過(guò)孔連接到所述至少一個(gè)總連接過(guò)孔，為所述至少一個(gè)總連接過(guò)孔中每一個(gè)總連接過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線；

所述測(cè)試每一個(gè)導(dǎo)電疊層與過(guò)孔之間的電阻值，包括：測(cè)試每一個(gè)測(cè)試區(qū)域中，每一個(gè)導(dǎo)電疊層與所述至少一個(gè)總連接過(guò)孔之間的電阻值。

上述實(shí)施例中，通過(guò)將同一個(gè)區(qū)域內(nèi)的所有子連接過(guò)孔連接到該區(qū)域的總連接過(guò)孔上，并為此總連接過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線，再通過(guò)此總連接過(guò)孔的信號(hào)線，檢測(cè)這個(gè)區(qū)域中總連接過(guò)孔與每一個(gè)導(dǎo)電疊層的之間的電阻值，這既減少了檢測(cè)的工作量，又不會(huì)影響檢測(cè)精度。

為了更精確的檢測(cè)PCB設(shè)計(jì)中耐電性能的薄弱點(diǎn)，本發(fā)明另一實(shí)施例中，該方法進(jìn)一步包括：為每一個(gè)測(cè)試區(qū)域設(shè)置對(duì)應(yīng)的電阻閾值；

在所述測(cè)試每一個(gè)測(cè)試區(qū)域中，每一個(gè)導(dǎo)電疊層與總連接過(guò)孔之間的電阻值之后，進(jìn)一步包括：

判斷當(dāng)前測(cè)試區(qū)域中當(dāng)前導(dǎo)電疊層與當(dāng)前總連接過(guò)孔之間的電阻值是否小于所述電阻閾值，如果是，則分別測(cè)試與所述當(dāng)前總連接過(guò)孔相連的各個(gè)子連接過(guò)孔與所述當(dāng)前導(dǎo)電疊層間的電阻值。

上述實(shí)施例中，預(yù)先為待測(cè)PCB樣品的每個(gè)區(qū)域設(shè)置對(duì)應(yīng)的電阻閾值，表示該區(qū)域需要滿足的耐電性能的要求，將每個(gè)區(qū)域的電阻值檢測(cè)結(jié)果與對(duì)應(yīng)的電阻閾值對(duì)比，若檢測(cè)結(jié)果大于此電阻閾值，則說(shuō)明這個(gè)區(qū)域滿足耐電性能的要求；若檢測(cè)結(jié)果小于此電阻閾值，則說(shuō)明這個(gè)區(qū)域某個(gè)子連接過(guò)孔與對(duì)應(yīng)的導(dǎo)電疊層之間發(fā)生了陽(yáng)離子遷移，為了準(zhǔn)確定位陽(yáng)離子遷移發(fā)生的位置，再依次檢測(cè)該區(qū)域各個(gè)子連接過(guò)孔與對(duì)應(yīng)的導(dǎo)電疊層之間的電阻值，直到確定出發(fā)生陽(yáng)離子遷移的子連接過(guò)孔。

下面以檢測(cè)PCB樣品中第五層導(dǎo)電疊層和過(guò)孔之間的耐電性能為例，對(duì)本發(fā)明實(shí)施例耐電性能的測(cè)試方法提供詳細(xì)說(shuō)明，如圖2所示，本發(fā)明實(shí)施例提供了一種耐電性能測(cè)試方法，包括：

步驟201，設(shè)置至少兩個(gè)絕緣層的規(guī)格參數(shù)，所述規(guī)格參數(shù)包括：層級(jí)、絕緣材料種類(lèi)和厚度中的任意一種或多種；

例如，設(shè)置一個(gè)16層的PCB板，每層的絕緣層材料均為FR-4，每層厚度不同，第五層厚度為8mil。

步驟202，根據(jù)當(dāng)前層級(jí)對(duì)應(yīng)的絕緣材料種類(lèi)和厚度，在鋪設(shè)位置鋪設(shè)當(dāng)前絕緣層；

例如，在鋪設(shè)第五層時(shí)，在鋪設(shè)位置鋪設(shè)厚度為8mil的FR-4材料。

步驟203，在所述當(dāng)前絕緣層上表面鋪設(shè)對(duì)應(yīng)的導(dǎo)電疊層，對(duì)應(yīng)的導(dǎo)電疊層面積小于當(dāng)前絕緣層面積；

在鋪設(shè)的第五層絕緣層上表面，即厚度為8mil的FR-4材料的上表面，鋪設(shè)對(duì)應(yīng)的導(dǎo)電疊層，例如，在FR-4材料上表面鋪設(shè)銅箔，并且此導(dǎo)電疊層面積小于絕緣層上表面面積，例如，所述FR-4材料為一長(zhǎng)方形，則可將此導(dǎo)電疊層設(shè)計(jì)為小于此長(zhǎng)方形內(nèi)切圓的圓形，一方面圓形有利于電荷的均勻分布，使導(dǎo)電疊層有良好的導(dǎo)電性能，另一方面能保證導(dǎo)電疊層面積小于絕緣層上表面面積，從而有利于PCB樣品鋪設(shè)完成之后，在PCB樣品上設(shè)置總連接過(guò)孔。

步驟204，在所述導(dǎo)電疊層上部署對(duì)應(yīng)的導(dǎo)電疊層信號(hào)線；

例如，在第五層鋪設(shè)的銅箔上部署對(duì)應(yīng)的導(dǎo)電疊層信號(hào)線，為檢測(cè)第五層的銅箔與各個(gè)過(guò)孔之間的電阻值做準(zhǔn)備。

步驟205，判斷當(dāng)前層級(jí)是否為頂層，若是，執(zhí)行步驟207，若不是，執(zhí)行步驟206；

步驟206，確定所述導(dǎo)電疊層表面為下一層級(jí)的鋪設(shè)位置，并將下一層級(jí)作為當(dāng)前層級(jí)執(zhí)行步驟202；

鋪設(shè)完當(dāng)前層級(jí)的導(dǎo)電疊層之后，將此導(dǎo)電疊層表面作為下一層的鋪設(shè)位置，繼續(xù)鋪設(shè)下一層；例如，在第五層鋪設(shè)的銅箔上，繼續(xù)鋪設(shè)第六層的絕緣材料，以此類(lèi)推，直至鋪設(shè)至PCB的頂層。

步驟207，將所述待測(cè)印刷電路板劃分為八個(gè)測(cè)試區(qū)域，并為每一個(gè)測(cè)試區(qū)域設(shè)置對(duì)應(yīng)的電阻閾值；

步驟208，在每一個(gè)測(cè)試區(qū)域設(shè)置一個(gè)總連接過(guò)孔和十個(gè)子連接過(guò)孔，其中，所述總連接過(guò)孔不穿過(guò)任意一個(gè)導(dǎo)電疊層，所述子連接過(guò)孔穿過(guò)導(dǎo)電疊層；

將待測(cè)PCB樣品分成多個(gè)區(qū)域，并為每個(gè)區(qū)域設(shè)置一個(gè)總連接過(guò)孔和十個(gè)子連接過(guò)孔，測(cè)試時(shí)可通過(guò)各個(gè)區(qū)域?qū)?yīng)的總連接過(guò)孔檢測(cè)該區(qū)域所有子連接過(guò)孔與第五層導(dǎo)電疊層之間的電阻值，從而減少耐電性能檢測(cè)的工作量。

步驟209，當(dāng)每個(gè)區(qū)域所述十個(gè)子連接過(guò)孔中任意過(guò)孔穿過(guò)導(dǎo)電疊層時(shí)，在所述過(guò)孔與穿過(guò)的導(dǎo)電疊層間部署絕緣環(huán)，所述絕緣環(huán)的寬度與對(duì)應(yīng)的導(dǎo)電疊層厚度一致；

在每個(gè)子連接過(guò)孔與其穿過(guò)的導(dǎo)電疊層間部署絕緣環(huán)，這一方面有利于防止出現(xiàn)過(guò)孔同時(shí)與多個(gè)導(dǎo)電疊層相連而出現(xiàn)短路現(xiàn)象，另一方面也有利于精確測(cè)定過(guò)孔與對(duì)應(yīng)導(dǎo)電疊層之間的電阻值。

步驟210，將所述十個(gè)子連接過(guò)孔連接到所述一個(gè)總連接過(guò)孔，為所所述總連接過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線；

為了能夠通過(guò)各個(gè)區(qū)域中的總連接過(guò)孔檢測(cè)區(qū)域內(nèi)所有子連接過(guò)孔與第五層導(dǎo)電疊層之間的電阻值，首先將區(qū)域內(nèi)所有子連接過(guò)孔連接到總連接過(guò)孔上，然后為總連接過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線，為測(cè)試過(guò)孔與導(dǎo)電疊層之間的電阻值做準(zhǔn)備，根據(jù)上述步驟部署完成的PCB樣品如圖3所示。

步驟211，通過(guò)所述過(guò)孔信號(hào)線和所述導(dǎo)電疊層信號(hào)線，測(cè)試每一個(gè)測(cè)試區(qū)域中，第五個(gè)導(dǎo)電疊層與所述一個(gè)總連接過(guò)孔之間的電阻值；

通過(guò)每個(gè)區(qū)域的總連接過(guò)孔，可一次測(cè)試一個(gè)區(qū)域中所有子連接過(guò)孔與第五層導(dǎo)電疊層之間的電阻值，減少了測(cè)試的工作量。

步驟212，判斷當(dāng)前測(cè)試區(qū)域中當(dāng)前導(dǎo)電疊層與當(dāng)前總連接過(guò)孔之間的電阻值是否小于所述電阻閾值，如果是，則執(zhí)行步驟213，如果不是，則執(zhí)行步驟214；

步驟213，分別測(cè)試與所述當(dāng)前總連接過(guò)孔相連的各個(gè)子連接過(guò)孔與所述當(dāng)前導(dǎo)電疊層間的電阻值，并結(jié)束當(dāng)前流程；

步驟214，測(cè)試下一個(gè)區(qū)域中總連接過(guò)孔和導(dǎo)電疊層之間的電阻值，并結(jié)束當(dāng)前流程。

上述步驟中，將每個(gè)區(qū)域的電阻值檢測(cè)結(jié)果與對(duì)應(yīng)的電阻閾值對(duì)比，若檢測(cè)結(jié)果大于此電阻閾值，則說(shuō)明這個(gè)區(qū)域滿足耐電性能的要求；若檢測(cè)結(jié)果小于此電阻閾值，則說(shuō)明這個(gè)區(qū)域某個(gè)子連接過(guò)孔與第五層的導(dǎo)電疊層之間發(fā)生了陽(yáng)離子遷移，為了準(zhǔn)確定位陽(yáng)離子遷移發(fā)生的位置，再依次檢測(cè)該區(qū)域各個(gè)子連接過(guò)孔與對(duì)應(yīng)的導(dǎo)電疊層之間的電阻值，直到確定出發(fā)生陽(yáng)離子遷移的子連接過(guò)孔。

上述實(shí)施例中，通過(guò)根據(jù)新工藝逐層鋪設(shè)完成待測(cè)PCB樣品，在鋪設(shè)過(guò)程中為每一個(gè)導(dǎo)電疊層部署對(duì)應(yīng)的信號(hào)線，鋪設(shè)完成后將所述PCB樣品分成8個(gè)區(qū)域，為每一個(gè)區(qū)域設(shè)置一個(gè)總連接過(guò)孔，通過(guò)所述總連接過(guò)孔檢測(cè)每個(gè)區(qū)域與第五層導(dǎo)電疊層之間的電阻值，如果檢測(cè)結(jié)果小于預(yù)先為每個(gè)區(qū)域設(shè)置的電阻閾值，說(shuō)明該區(qū)域與第五層導(dǎo)電疊層之間發(fā)生了陽(yáng)離子遷移，再依次檢查該區(qū)域中各個(gè)子連接過(guò)孔與第五層導(dǎo)電疊層之間的電阻值，準(zhǔn)確定位陽(yáng)離子遷移發(fā)生的位置，提高耐電性能測(cè)試的精度。

如圖4所示，本發(fā)明另一個(gè)實(shí)施例提供了一種耐電性能測(cè)試系統(tǒng)，包括：

待測(cè)印刷電路板401和測(cè)試裝置402，

所述待測(cè)印刷電路板401包括：

至少一個(gè)導(dǎo)電疊層，且每一個(gè)所述導(dǎo)電疊層上部署有對(duì)應(yīng)的導(dǎo)電疊層信號(hào)線；以及至少一個(gè)過(guò)孔，每一個(gè)所述過(guò)孔部署有對(duì)應(yīng)的過(guò)孔信號(hào)線；

所述測(cè)試裝置402，通過(guò)所述待測(cè)印刷電路板中的所述導(dǎo)電疊層信號(hào)線與所述過(guò)孔信號(hào)線，測(cè)試每一個(gè)所述導(dǎo)電疊層與所述過(guò)孔之間的電阻值。

在上述實(shí)施例中，通過(guò)為確定的待測(cè)印刷電路板中的每一個(gè)導(dǎo)電疊層部署對(duì)應(yīng)的導(dǎo)電疊層信號(hào)線，并為所述待測(cè)印刷電路板上設(shè)置的每一個(gè)過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線，然后通過(guò)所述導(dǎo)電疊層信號(hào)線與所述過(guò)孔信號(hào)線，測(cè)試每一個(gè)導(dǎo)電疊層與過(guò)孔之間的電阻值，實(shí)現(xiàn)了檢測(cè)過(guò)孔與導(dǎo)電疊層之間的耐電性能。

為了減少測(cè)試的工作量，本發(fā)明另一個(gè)實(shí)施例中，所述待測(cè)印刷電路板401，包括：至少兩個(gè)測(cè)試區(qū)域，每一個(gè)測(cè)試區(qū)域具有至少一個(gè)總連接過(guò)孔和至少兩個(gè)子連接過(guò)孔，其中，所述總連接過(guò)孔不穿過(guò)任意一個(gè)所述導(dǎo)電疊層，所述子連接過(guò)孔穿過(guò)導(dǎo)電疊層，所述至少兩個(gè)子連接過(guò)孔與所述至少一個(gè)總連接過(guò)孔相連，所述至少一個(gè)總連接過(guò)孔中每一個(gè)總連接過(guò)孔部署有對(duì)應(yīng)的過(guò)孔信號(hào)線；

所述測(cè)試裝置402，用于為每一個(gè)所述測(cè)試區(qū)域設(shè)置對(duì)應(yīng)的電阻閾值，測(cè)試每一個(gè)測(cè)試區(qū)域中，每一個(gè)導(dǎo)電疊層與所述至少一個(gè)總連接過(guò)孔之間的電阻值，判斷當(dāng)前測(cè)試區(qū)域中當(dāng)前導(dǎo)電疊層與當(dāng)前總連接過(guò)孔之間的電阻值是否小于所述電阻閾值設(shè)置單元設(shè)置的電阻閾值，如果是，則分別測(cè)試與所述當(dāng)前總連接過(guò)孔相連的各個(gè)子連接過(guò)孔與所述當(dāng)前導(dǎo)電疊層間的電阻值。

上述實(shí)施例中，將待測(cè)PCB樣品分成多個(gè)區(qū)域，在每個(gè)區(qū)域上設(shè)置總連接過(guò)孔，用于連接該區(qū)域的所有子連接過(guò)孔，檢測(cè)時(shí)通過(guò)檢測(cè)總連接過(guò)孔與導(dǎo)電疊層之間的電阻值即可檢測(cè)該區(qū)域內(nèi)所有子連接過(guò)孔與導(dǎo)電疊層之間的電阻值；若將該待測(cè)PCB樣品上所有過(guò)孔通過(guò)一個(gè)總連接過(guò)孔連接起來(lái)，則檢測(cè)時(shí)范圍太大，對(duì)于僅有個(gè)別絕緣層發(fā)生陽(yáng)離子遷移的現(xiàn)象可能檢測(cè)不夠準(zhǔn)確，因此將待測(cè)PCB樣品分成多個(gè)區(qū)域，并且在每個(gè)區(qū)域可設(shè)置多個(gè)總連接過(guò)孔，有利于達(dá)到既滿足檢測(cè)精度又方便檢測(cè)的目的。

通過(guò)將同一個(gè)區(qū)域內(nèi)的所有子連接過(guò)孔連接到該區(qū)域的總連接過(guò)孔上，并為此總連接過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線，再通過(guò)此總連接過(guò)孔的信號(hào)線，檢測(cè)這個(gè)區(qū)域中總連接過(guò)孔與每一個(gè)導(dǎo)電疊層的之間的電阻值，這既減少了檢測(cè)的工作量，又不會(huì)影響檢測(cè)精度

預(yù)先為待測(cè)PCB樣品的每個(gè)區(qū)域設(shè)置對(duì)應(yīng)的電阻閾值，表示該區(qū)域需要滿足的耐電性能的要求，將每個(gè)區(qū)域的電阻值檢測(cè)結(jié)果與對(duì)應(yīng)的電阻閾值對(duì)比，若檢測(cè)結(jié)果大于此電阻閾值，則說(shuō)明這個(gè)區(qū)域滿足耐電性能的要求；若檢測(cè)結(jié)果小于此電阻閾值，則說(shuō)明這個(gè)區(qū)域某個(gè)子連接過(guò)孔與對(duì)應(yīng)的導(dǎo)電疊層之間發(fā)生了陽(yáng)離子遷移，為了準(zhǔn)確定位陽(yáng)離子遷移發(fā)生的位置，再依次檢測(cè)該區(qū)域各個(gè)子連接過(guò)孔與對(duì)應(yīng)的導(dǎo)電疊層之間的電阻值，直到確定出發(fā)生陽(yáng)離子遷移的子連接過(guò)孔。

本發(fā)明各個(gè)實(shí)施例至少具有如下有益效果：

1、在本發(fā)明實(shí)施例中，通過(guò)為確定的待測(cè)印刷電路板中的每一個(gè)導(dǎo)電疊層部署對(duì)應(yīng)的導(dǎo)電疊層信號(hào)線，并為所述待測(cè)印刷電路板上設(shè)置的每一個(gè)過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線，然后通過(guò)所述導(dǎo)電疊層信號(hào)線與所述過(guò)孔信號(hào)線，測(cè)試每一個(gè)導(dǎo)電疊層與過(guò)孔之間的電阻值，實(shí)現(xiàn)了檢測(cè)過(guò)孔與導(dǎo)電疊層之間的耐電性能。

2、在本發(fā)明實(shí)施例中，根據(jù)預(yù)設(shè)的PCB中各個(gè)絕緣層的規(guī)格參數(shù)，逐層鋪設(shè)絕緣材料和對(duì)應(yīng)的導(dǎo)電疊層，并在每一層導(dǎo)電疊層上部署對(duì)應(yīng)的信號(hào)線，直至完成PCB鋪設(shè)；檢測(cè)此新鋪設(shè)的PCB的耐電性能，根據(jù)檢測(cè)結(jié)果可知新工藝或新結(jié)構(gòu)的設(shè)計(jì)是否符合性能要求，如果不符合，可以根據(jù)檢測(cè)結(jié)果及時(shí)調(diào)整，有利于指導(dǎo)新產(chǎn)品和新工藝的開(kāi)發(fā)。

3、在本發(fā)明實(shí)施例中，在每一個(gè)過(guò)孔的內(nèi)壁鋪設(shè)對(duì)應(yīng)的導(dǎo)電疊層，再在每一個(gè)導(dǎo)電疊層上鋪設(shè)對(duì)應(yīng)的信號(hào)線，這確保每一個(gè)過(guò)孔均有良好的導(dǎo)電性能，并且可利用此信號(hào)線檢測(cè)導(dǎo)電疊層與過(guò)孔之間的電阻值。

4、在本發(fā)明實(shí)施例中，在過(guò)孔與其穿過(guò)的導(dǎo)電疊層間部署絕緣環(huán)，保證各個(gè)過(guò)孔只能通過(guò)信號(hào)線與對(duì)應(yīng)的導(dǎo)電疊層相連，這一方面有利于防止出現(xiàn)過(guò)孔同時(shí)與多個(gè)導(dǎo)電疊層相連而出現(xiàn)短路現(xiàn)象，另一方面也有利于精確測(cè)定過(guò)孔與對(duì)應(yīng)導(dǎo)電疊層之間的電阻值。

5、在本發(fā)明實(shí)施例中，將待測(cè)PCB樣品分成多個(gè)區(qū)域，在每個(gè)區(qū)域上設(shè)置總連接過(guò)孔，用于連接該區(qū)域的所有子連接過(guò)孔，并為此總連接過(guò)孔部署對(duì)應(yīng)的過(guò)孔信號(hào)線，檢測(cè)時(shí)通過(guò)所述過(guò)孔信號(hào)線和所述導(dǎo)電疊層信號(hào)線檢測(cè)總連接過(guò)孔與導(dǎo)電疊層之間的電阻值，即可檢測(cè)該區(qū)域內(nèi)所有子連接過(guò)孔與導(dǎo)電疊層之間的電阻值，達(dá)到既滿足檢測(cè)精度又方便檢測(cè)的目的。

6、在本發(fā)明實(shí)施例中，預(yù)先為待測(cè)PCB樣品的每個(gè)區(qū)域設(shè)置對(duì)應(yīng)的電阻閾值，將每個(gè)區(qū)域的電阻值檢測(cè)結(jié)果與對(duì)應(yīng)的電阻閾值對(duì)比，若檢測(cè)結(jié)果大于此電阻閾值，則說(shuō)明這個(gè)區(qū)域滿足耐電性能的要求；若檢測(cè)結(jié)果小于此電阻閾值，則說(shuō)明這個(gè)區(qū)域某個(gè)子連接過(guò)孔與對(duì)應(yīng)的導(dǎo)電疊層之間發(fā)生了陽(yáng)離子遷移，再依次檢測(cè)該區(qū)域各個(gè)子連接過(guò)孔與對(duì)應(yīng)的導(dǎo)電疊層之間的電阻值，直到確定出發(fā)生陽(yáng)離子遷移的子連接過(guò)孔，即可準(zhǔn)確定位陽(yáng)離子遷移現(xiàn)象發(fā)生的位置，提高耐電性能檢測(cè)的精度。

需要說(shuō)明的是，在本文中，諸如第一和第二之類(lèi)的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開(kāi)來(lái)，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語(yǔ)“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過(guò)程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒(méi)有明確列出的其他要素，或者是還包括為這種過(guò)程、方法、物品或者設(shè)備所固有的要素。在沒(méi)有更多限制的情況下，由語(yǔ)句“包括一個(gè)······”限定的要素，并不排除在包括所述要素的過(guò)程、方法、物品或者設(shè)備中還存在另外的相同因素。

本領(lǐng)域普通技術(shù)人員可以理解：實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步驟可以通過(guò)程序指令相關(guān)的硬件來(lái)完成，前述的程序可以存儲(chǔ)在計(jì)算機(jī)可讀取的存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟；而前述的存儲(chǔ)介質(zhì)包括：ROM、RAM、磁碟或者光盤(pán)等各種可以存儲(chǔ)程序代碼的介質(zhì)中。

最后需要說(shuō)明的是：以上所述僅為本發(fā)明的較佳實(shí)施例，僅用于說(shuō)明本發(fā)明的技術(shù)方案，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)所做的任何修改、等同替換、改進(jìn)等，均包含在本發(fā)明的保護(hù)范圍內(nèi)。