1.一種高效鎖相放大器性能測(cè)試裝置，其特征在于，包括：可編程相位、頻率、幅值的標(biāo)準(zhǔn)正弦信號(hào)發(fā)生模塊、參考信號(hào)可編程輸出模塊、衰減網(wǎng)絡(luò)、白噪聲實(shí)時(shí)產(chǎn)生模塊、信號(hào)疊加輸出模塊、鎖相放大器輸出信號(hào)掃描檢測(cè)模塊、人機(jī)交互界面；
測(cè)試裝置工作時(shí)，首先，用戶在人機(jī)交互界面上輸入輸出信號(hào)的幅度、頻率、噪聲水平；然后，可編程相位、頻率、幅值標(biāo)準(zhǔn)正弦信號(hào)發(fā)生模塊根據(jù)用戶設(shè)置參數(shù)產(chǎn)生相應(yīng)的被測(cè)信號(hào)；再經(jīng)過衰減網(wǎng)絡(luò)的可編程衰減后，與白噪聲實(shí)時(shí)產(chǎn)生模塊生成的白噪聲通過信號(hào)疊加輸出模塊進(jìn)行信號(hào)疊加，并通過輸出接口將產(chǎn)生的信號(hào)傳送給待測(cè)鎖相放大器，同時(shí)將參考信號(hào)可編程輸出模塊產(chǎn)生的參考信號(hào)傳輸給待測(cè)鎖相放大器；鎖相放大器輸出信號(hào)掃描檢測(cè)模塊接收來自待測(cè)鎖相放大器的輸出信號(hào)，利用人機(jī)交互界面將采集的數(shù)據(jù)進(jìn)行算法計(jì)算，并將處理結(jié)果顯示，獲得鎖相放大器的最終測(cè)試結(jié)果。
2.如權(quán)利要求1所述的一種高效鎖相放大器性能測(cè)試裝置，其特征在于，所述可編程相位、頻率、幅值的標(biāo)準(zhǔn)正弦信號(hào)發(fā)生模塊采用DDS設(shè)計(jì)，通過FPGA實(shí)現(xiàn)DDS數(shù)字移相正弦信號(hào)發(fā)生器的數(shù)字部分，并在外圍電路搭建高精度16位D/A轉(zhuǎn)換器和噪聲去除的低通濾波器，獲得相位、頻率、幅值可調(diào)的標(biāo)準(zhǔn)正弦信號(hào)。
3.如權(quán)利要求1所述的一種高效鎖相放大器性能測(cè)試裝置，其特征在于，所述參考信號(hào)可編程輸出模塊固定輸出信號(hào)的相位和頻率，調(diào)整通過輸出信號(hào)關(guān)系產(chǎn)生的參考信號(hào)的相對(duì)相位，完成參考信號(hào)和輸出信號(hào)的頻率相位關(guān)系。
4.如權(quán)利要求1所述的一種高效鎖相放大器性能測(cè)試裝置，其特征在于，所述衰減網(wǎng)絡(luò)設(shè)置的最小正弦波信號(hào)輸出為1mV，然后幅值變化的分辨率設(shè)置為0.2mV，衰減網(wǎng)絡(luò)采用9∶1、99∶1、999∶1的三級(jí)精密電阻衰減網(wǎng)絡(luò)，實(shí)現(xiàn)了微弱信號(hào)的衰減輸出。
5.如權(quán)利要求1所述的一種高效鎖相放大器性能測(cè)試裝置，其特征在于，所述白噪聲實(shí)時(shí)產(chǎn)生模塊及信號(hào)疊加輸出模塊采用數(shù)字合成方法實(shí)現(xiàn)，首先產(chǎn)生均勻分布的白噪聲，然后通過轉(zhuǎn)換獲得數(shù)字高斯白噪聲，將數(shù)字高斯白噪聲通過16位的D/A轉(zhuǎn)換器疊加到信號(hào)網(wǎng)絡(luò)，作為最終的輸出提供給待測(cè)試鎖相放大器。
6.如權(quán)利要求1所述的一種高效鎖相放大器性能測(cè)試裝置，其特征在于，所述鎖相放大器輸出信號(hào)掃描檢測(cè)模塊對(duì)待測(cè)鎖相放大器的鎖相輸出結(jié)果進(jìn)行采集，并通過硬件電路將數(shù)據(jù)上傳至主控單元用于待測(cè)鎖相放大器的參數(shù)計(jì)算，最終將測(cè)量結(jié)果顯示給用戶。
7.一種高效鎖相放大器性能測(cè)試方法，其特征在于，首先，用戶在人機(jī)交互界面上輸入輸出信號(hào)的幅度、頻率、噪聲水平；然后，可編程相位、頻率、幅值標(biāo)準(zhǔn)正弦信號(hào)發(fā)生模塊根據(jù)用戶設(shè)置參數(shù)產(chǎn)生相應(yīng)的被測(cè)信號(hào)；再經(jīng)過衰減網(wǎng)絡(luò)的可編程衰減后，與白噪聲實(shí)時(shí)產(chǎn)生模塊生成的白噪聲通過信號(hào)疊加輸出模塊進(jìn)行信號(hào)疊加，并通過輸出接口將產(chǎn)生的信號(hào)傳送給待測(cè)鎖相放大器，同時(shí)將參考信號(hào)可編程輸出模塊產(chǎn)生的參考信號(hào)傳輸給待測(cè)鎖相放大器；鎖相放大器輸出信號(hào)掃描檢測(cè)模塊接收來自待測(cè)鎖相放大器的輸出信號(hào)，利用人機(jī)交互界面將采集的數(shù)據(jù)進(jìn)行算法計(jì)算，并將處理結(jié)果顯示，獲得鎖相放大器的最終測(cè)試結(jié)果。
8.如權(quán)利要求7所述的一種高效鎖相放大器性能測(cè)試方法，其特征在于，
所述可編程相位、頻率、幅值的標(biāo)準(zhǔn)正弦信號(hào)發(fā)生模塊采用了DDS的設(shè)計(jì)，通過FPGA實(shí)現(xiàn)DDS數(shù)字移相正弦信號(hào)發(fā)生器的數(shù)字部分，并在外圍電路搭建16位D/A轉(zhuǎn)換器和噪聲去除的低通濾波器，獲得相位、頻率、幅值可調(diào)的標(biāo)準(zhǔn)正弦信號(hào)；
所述參考信號(hào)可編程輸出模塊固定輸出信號(hào)的相位和頻率，調(diào)整通過輸出信號(hào)關(guān)系產(chǎn)生的參考信號(hào)的相對(duì)相位，完成參考信號(hào)和輸出信號(hào)的頻率相位關(guān)系；
所述衰減網(wǎng)絡(luò)設(shè)置的最小正弦波信號(hào)輸出為1mV，然后幅值變化的分辨率設(shè)置為0.2mV，衰減網(wǎng)絡(luò)采用9∶1、99∶1、999∶1的三級(jí)精密電阻衰減網(wǎng)絡(luò)，實(shí)現(xiàn)了微弱信號(hào)的衰減輸出；
所述白噪聲實(shí)時(shí)產(chǎn)生模塊及信號(hào)疊加輸出模塊采用數(shù)字合成方法實(shí)現(xiàn)，首先產(chǎn)生均勻分布的白噪聲，然后通過轉(zhuǎn)換獲得數(shù)字高斯白噪聲，將數(shù)字高斯白噪聲通過16位D/A轉(zhuǎn)換器疊加到信號(hào)網(wǎng)絡(luò)，作為最終的輸出提供給待測(cè)試鎖相放大器；
所述鎖相放大器輸出信號(hào)掃描檢測(cè)模塊對(duì)待測(cè)鎖相放大器的鎖相輸出結(jié)果進(jìn)行采集，并通過硬件電路將數(shù)據(jù)上傳至主控單元用于待測(cè)鎖相放大器的參數(shù)計(jì)算，最終將測(cè)量結(jié)果顯示給用戶。