本發(fā)明涉及集成電路的自動(dòng)測試技術(shù)領(lǐng)域，特別是涉及一種基于先進(jìn)測試裝備的FPGA測試配置碼流實(shí)時(shí)下載方法及系統(tǒng)。

背景技術(shù)：

FPGA(Field programmable G先進(jìn)測試裝備Array)即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程芯片的基礎(chǔ)上進(jìn)一步發(fā)展的芯片。目前FPGA大多采用基于查找表技術(shù)，主要是可編程輸入/輸出單元(IOB)、可編程邏輯單元(CLB)、可編程布線資源(PI)、配置的SRAM、BlockRAM和數(shù)字延遲鎖相環(huán)(DLL)等部分組成，對FPGA進(jìn)行測試需要對FPGA內(nèi)部可能包含的資源進(jìn)行結(jié)構(gòu)分析，經(jīng)過測試配置、測試碼流實(shí)施等過程，把FPGA配置為具有特定功能的電路，再從應(yīng)用級(jí)別上對電路進(jìn)行測試，完成電路的功能和性能參數(shù)測試。通常來說，要完成FPGA內(nèi)部資源的完整測試需要針對不同的待測資源設(shè)計(jì)多種配置圖形，多次下載到FPGA，反復(fù)施加激勵(lì)和回收測試響應(yīng)，通過對響應(yīng)信息的分析來測試故障。因此，用于FPGA測試方法的關(guān)鍵在于：如何加快單次配置的時(shí)間，以節(jié)省測試過程中的配置時(shí)間開銷；如何實(shí)現(xiàn)自動(dòng)重復(fù)配置和測試，將FPGA較快速度的在線配置和快速測試結(jié)合起來。

目前，集成電路領(lǐng)域自動(dòng)測試系統(tǒng)先進(jìn)測試裝備是針對適合滿足大多集成電路測試而設(shè)計(jì)制造的，由于FPGA測試具有特殊性，在其功能和性能參數(shù)測試之前必須進(jìn)行內(nèi)部資源的配置，讓其具備設(shè)計(jì)或應(yīng)用要求的內(nèi)部電路結(jié)構(gòu)，否則內(nèi)部資源無法測試。通過先進(jìn)測試裝備完成測試步驟的配置功能時(shí)，通常是人工或者PC編程修改配置數(shù)據(jù)生成先進(jìn)測試裝備可執(zhí)行的測試激勵(lì)(測試矢量)進(jìn)行配置，但如果配置數(shù)據(jù)較多，這轉(zhuǎn)換過程將比較復(fù)雜、易用性不強(qiáng)等，無法高效地用于FPGA芯片的測試中，因此，在基于先進(jìn)測試裝備上測試FPGA時(shí)，需要研發(fā)FPGA測試配置的方案以實(shí)現(xiàn)滿足配置測試需求。

目前，F(xiàn)PGA進(jìn)行配置有多種方法可選擇，包括邊界掃描配置方法、Xilinx公司專用的SPI/BPI配置方法、system ACE配置方法、系統(tǒng)直接加載配置向量的配置方法。但是邊界掃描方法主要適合在線配置調(diào)試用，Xilinx公司專用方法每次只能存儲(chǔ)一段配置碼，不適合反復(fù)配置測試過程，system ACE配置方法需要專門的system ACE控制芯片和CF卡，應(yīng)用比較麻煩，增加了系統(tǒng)搭建成本和耗費(fèi)了更多空間，且在面對更多個(gè)配置文件時(shí)，該方案也無能為力。

技術(shù)實(shí)現(xiàn)要素：

為克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明之目的在于提供一種FPGA測試配置碼流實(shí)時(shí)下載方法及系統(tǒng)，利用大容量存儲(chǔ)器來存儲(chǔ)配置碼流，利用主控FPGA實(shí)時(shí)讀取存儲(chǔ)器中不同地址范圍內(nèi)的配置代碼，通過外部測試接口，把配置文件通過先進(jìn)測試裝備實(shí)時(shí)、自動(dòng)加載到待測FPGA，完成在不掉電的情況下快速配置FPGA進(jìn)行功能和性能參數(shù)測試，實(shí)現(xiàn)實(shí)時(shí)、快速、可重復(fù)配置和功能性能測試的解決方案，不僅能快速完成多個(gè)配置碼流的下載，還具有更高的配置速度和更低的實(shí)現(xiàn)成本。

為達(dá)上述及其它目的，本發(fā)明提出一種FPGA測試配置碼流實(shí)時(shí)下載方法，包括如下步驟：

步驟一，建立待測芯片的配置文件，并將其存儲(chǔ)于大容量存儲(chǔ)器中，所述配置文件是滿足FPGA應(yīng)用功能要求的配置數(shù)據(jù)文件，包含實(shí)現(xiàn)FPGA芯片功能測試所需的資源信息，配置文件中的每一位測試碼與配置資源具有映射關(guān)系；

步驟二，利用基于于先進(jìn)測試裝備上開發(fā)的控制測試算法，由主控FPGA從該大容量存儲(chǔ)器中讀取配置碼流，通過外部接口配置待測FPGA，并判斷配置是否成功；

步驟三，若配置成功，則通過該控制測試算法及轉(zhuǎn)換工具將成功配置完的配置碼流轉(zhuǎn)換成先進(jìn)測試裝備能識(shí)別、可執(zhí)行的測試信號(hào)源文件，生成多裝備可復(fù)用的測試信號(hào)源碼；

步驟四，測試信號(hào)源文件通過先進(jìn)測試裝備實(shí)時(shí)、自動(dòng)加載到待測FPGA，完成在不掉電的情況下快速配置FPGA，并采集到待測芯片輸出響應(yīng)，判斷分析測試結(jié)果，輸出測試數(shù)據(jù)日志，完成相應(yīng)的功能和性能測試。。

進(jìn)一步地，于步驟一中，由先進(jìn)測試裝備提供待測芯片配置需求信號(hào)，由PC配置開始信號(hào)給測試配置板，形成配置文件，并存儲(chǔ)在大容量存儲(chǔ)器。

進(jìn)一步地，所述存儲(chǔ)器為Flash存儲(chǔ)器。

進(jìn)一步地，于步驟二中，主控FPGA實(shí)時(shí)讀取Flash存儲(chǔ)器中不同地址范圍內(nèi)的配置代碼，通過外部測試接口，把配置文件通過先進(jìn)測試裝備實(shí)時(shí)自動(dòng)地加載到待測FPGA。

進(jìn)一步地，于步驟二中，配置過程包括解析位流文件、設(shè)計(jì)測試模型、模型回讀提取、測試圖形設(shè)計(jì)、圖形文件向配置位流文件的修改填充、位流文件保存以及生成最終包含測試圖形的測試配置位流文件。

為達(dá)到上述目的，本發(fā)明還提供一種基于先進(jìn)測試裝備的FPGA測試配置碼流實(shí)時(shí)下載系統(tǒng)，包括：

先進(jìn)測試裝備測試?？欤峁┐郎y芯片配置需求信號(hào)并控制測試配置板，發(fā)出測試信號(hào)，同時(shí)該先進(jìn)測試裝備測試?？鞂Υ郎yFPGA施加測試信號(hào)源文件，并判斷分析其輸出測試結(jié)果，實(shí)現(xiàn)對待測FPGA的測試；

PC端，用于完成測試配置板的主控FPGA的配置形成配置文件以及待測FPGA芯片配置數(shù)據(jù)的下載；

測試配置板，包括主控FPGA以及存儲(chǔ)器，該存儲(chǔ)器用于存儲(chǔ)所建立的配置文件，利用配置于先進(jìn)測試裝備上的控制測試算法，該主控FPGA從存儲(chǔ)器中讀取配置碼流，通過外部接口配置待測FPGA，并判斷配置是否成功，于配置成功時(shí)通過該控制測試算法及轉(zhuǎn)換工具將成功配置完的配置碼流轉(zhuǎn)換成先進(jìn)測試裝備能識(shí)別、可執(zhí)行的測試信號(hào)源文件，生成多裝備可復(fù)用的測試信號(hào)源碼。

進(jìn)一步地，該先進(jìn)測試裝備測試?？焯峁┐郎y芯片配置需求信號(hào)，由PC端配置開始信號(hào)給該測試配置板，形成配置文件，并存儲(chǔ)在該存儲(chǔ)器。

進(jìn)一步地，所述存儲(chǔ)器為Flash存儲(chǔ)器。

進(jìn)一步地，該主控FPGA實(shí)時(shí)讀取NOR Flash存儲(chǔ)器中不同地址范圍內(nèi)的配置代碼，通過外部測試接口，把配置文件通過先進(jìn)測試裝備實(shí)時(shí)自動(dòng)地加載到該待測FPGA。

進(jìn)一步地，該主控FPGA的配置過程包括解析位流文件、設(shè)計(jì)測試模型、模型回讀提取、測試圖形設(shè)計(jì)、圖形文件向配置位流文件的修改填充、位流文件保存以及生成最終包含測試圖形的測試配置位流文件

與現(xiàn)有技術(shù)相比，本發(fā)明一種FPGA測試配置碼流實(shí)時(shí)下載方法及系統(tǒng)，利用大容量存儲(chǔ)器來存儲(chǔ)配置碼流，利用主控FPGA實(shí)時(shí)讀取存儲(chǔ)器中不同地址范圍內(nèi)的配置代碼，通過外部測試接口，把配置文件通過先進(jìn)測試裝備實(shí)時(shí)、自動(dòng)加載到待測FPGA，完成在不掉電的情況下快速配置FPGA進(jìn)行功能和性能參數(shù)測試，實(shí)現(xiàn)實(shí)時(shí)、快速、可重復(fù)配置和功能性能測試的解決方案，不僅能快速完成多個(gè)配置碼流的下載，還具有更高的配置速度和更低的實(shí)現(xiàn)成本。

附圖說明

圖1為本發(fā)明一種FPGA測試配置碼流實(shí)時(shí)下載方法的步驟流程圖；

圖2為本發(fā)明具體實(shí)施例中一配置說明文件的示例圖；

圖3為本發(fā)明具體實(shí)施例中FPGA配置位流文件示例圖；

圖4為本發(fā)明具體實(shí)施例中一測試圖形的示例圖；

圖5為本發(fā)明一較佳實(shí)施例的步驟流程圖；

圖6為本發(fā)明一種FPGA測試配置碼流實(shí)時(shí)下載系統(tǒng)的系統(tǒng)架構(gòu)圖；

圖7為本發(fā)明具體實(shí)施例的系統(tǒng)架構(gòu)圖。

具體實(shí)施方式

以下通過特定的具體實(shí)例并結(jié)合附圖說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功效。本發(fā)明亦可通過其它不同的具體實(shí)例加以施行或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)亦可基于不同觀點(diǎn)與應(yīng)用，在不背離本發(fā)明的精神下進(jìn)行各種修飾與變更。

圖1為本發(fā)明一種FPGA測試配置碼流實(shí)時(shí)下載方法的步驟流程圖。如圖1所示，本發(fā)明一種FPGA測試配置碼流實(shí)時(shí)下載方法，包括如下步驟：

步驟101，建立待測芯片的配置文件，并將其存儲(chǔ)于大容量存儲(chǔ)器中。具體地說，先進(jìn)測試裝備提供待測芯片配置需求信號(hào)，由PC配置開始信號(hào)給配置系統(tǒng)板，形成配置文件，存儲(chǔ)在大容量Flash存儲(chǔ)器中。

配置文件是FPGA使用時(shí)加載所需的數(shù)據(jù)文件，這種數(shù)據(jù)文件使FPGA實(shí)現(xiàn)了一種特定的功能，滿足FPGA應(yīng)用功能要求的配置數(shù)據(jù)。這種數(shù)據(jù)文件信息包含了，實(shí)現(xiàn)FPGA功能所需的資源信息，文件中的每一位測試碼與配置資源之間有著對應(yīng)的關(guān)系即映射關(guān)系，映射關(guān)系是實(shí)現(xiàn)測試算法的基礎(chǔ)。

本發(fā)明通過測試模型(這里的測試模型是指FPGA邏輯資源功能測試，也即是本發(fā)明所提到的配置文件，F(xiàn)PGA是現(xiàn)場可編程門陣列，有很多不同的邏輯資源)的建立實(shí)現(xiàn)了多種測試算法，包括：總線測試算法、強(qiáng)驅(qū)動(dòng)輸出測試算法、PIP測試算法、matrix測試算法、分布式RAM測試算法、CLB邏輯測試算法，這些算法具有延展性、可擴(kuò)充性，適合不同規(guī)模、不同系列的FPGA的測試開發(fā)，測試算法的優(yōu)劣關(guān)系到測試覆蓋率的大小和測試時(shí)間的長短，即本發(fā)明能將多種測試算法實(shí)現(xiàn)的配置碼流實(shí)時(shí)下載及自動(dòng)轉(zhuǎn)換成先進(jìn)測試裝備可識(shí)別、可執(zhí)行的測試信號(hào)源文件。設(shè)計(jì)完所有的配置測試模型后，需要對所設(shè)計(jì)的配置模塊進(jìn)行編號(hào)以方便將來使用回讀軟件對其進(jìn)行提取，一般每個(gè)測試圖形設(shè)計(jì)都應(yīng)有相對應(yīng)的配置說明文件，圖2為本發(fā)明具體實(shí)施例中一配置說明文件的示例圖，圖3則為本發(fā)明具體實(shí)施例中FPGA配置位流文件示例圖。

步驟102，利用配置于先進(jìn)測試裝備上的控制測試算法，由主控FPGA從大容量存儲(chǔ)器(本發(fā)明具體實(shí)施例中為大容量flash存儲(chǔ)器)中讀取配置碼流，通過外部接口配置待測FPGA，并判斷配置是否成功。具體地說，主控FPGA實(shí)時(shí)讀取Flash存儲(chǔ)器中不同地址范圍內(nèi)的配置代碼，通過外部測試接口，把配置文件通過先進(jìn)測試裝備實(shí)時(shí)、自動(dòng)加載到待測FPGA，以完成在不掉電的情況下快速配置FPGA進(jìn)行功能和性能參數(shù)測試。這里需說明的是，這里配置的基本思路如下：解析位流文件→設(shè)計(jì)測試模型→模型回讀提取→測試圖形設(shè)計(jì)→圖形文件向配置位流文件的修改填充→位流文件保存→生成最終包含測試圖形的測試配置位流文件，這當(dāng)中包括擦除、記錄、讀取、校驗(yàn)等，其中校驗(yàn)過程就是判斷配置是否成功。

主控FPGA是配置系統(tǒng)板上的核心控制部件，在下載配置文件時(shí)，負(fù)責(zé)接收從PC機(jī)上的配置數(shù)據(jù)和配置映射關(guān)系，并將配置寫入對應(yīng)的存儲(chǔ)器。在測試時(shí)間，負(fù)責(zé)響應(yīng)先進(jìn)測試裝備發(fā)生的測試需求信號(hào)和待測FPGA配置信號(hào)，并從對應(yīng)的存儲(chǔ)器讀取對應(yīng)的配置碼流文件并配置待測芯片，形成測試圖形，圖4為本發(fā)明具體實(shí)施例中一測試圖形的示例圖。

步驟103，若配置成功，則通過該控制測試算法及轉(zhuǎn)換工具將成功配置完的配置碼流轉(zhuǎn)換成先進(jìn)測試裝備能識(shí)別、可執(zhí)行的測試信號(hào)源文件，生成多裝備可復(fù)用的測試信號(hào)源碼。

步驟104，測試信號(hào)源文件通過先進(jìn)測試裝備實(shí)時(shí)、自動(dòng)加載到待測FPGA，完成在不掉電的情況下快速配置FPGA，并采集到待測芯片輸出響應(yīng)，判斷分析測試結(jié)果，輸出測試數(shù)據(jù)日志，完成相應(yīng)的功能和性能測試。

圖5為本發(fā)明一較佳實(shí)施例的步驟流程圖。在本發(fā)明較佳實(shí)施例中，首先先進(jìn)測試裝備提供待測芯片配置需求信號(hào)，由PC配置開始信號(hào)給配置系統(tǒng)，形成配置文件存儲(chǔ)于Flash存儲(chǔ)器中；然后由主控FPGA從Flash存儲(chǔ)器讀取配置碼流，通過外部接口配置待測FPGA，即由主控FPGA實(shí)時(shí)讀取Flash存儲(chǔ)器中不同地址范圍內(nèi)的配置代碼，通過外部測試接口，把配置文件通過先進(jìn)測試裝備實(shí)時(shí)、自動(dòng)加載到待測FPGA；判斷配置是否成功；若配置成功，則將配置碼流文件通過轉(zhuǎn)換工具，轉(zhuǎn)換成先進(jìn)測試裝備能識(shí)別的測試信號(hào)源文件，否則重新配置；由先進(jìn)測試裝備施加測試信號(hào)源文件并采用待測芯片輸出響應(yīng)，并判斷分析測試結(jié)果；判斷待測芯片全部功能性能是否均測試完成，若完成，則測試結(jié)束，否則重新建立配置文件進(jìn)行測試。

圖6為本發(fā)明一種FPGA測試配置碼流實(shí)時(shí)下載系統(tǒng)的系統(tǒng)架構(gòu)圖。如圖6所示，本發(fā)明一種FPGA測試配置碼流實(shí)時(shí)下載系統(tǒng)，包括：先進(jìn)測試裝備測試模快60、PC端61、測試配置板62以及待測FPGA63。

其中，先進(jìn)測試裝備測試模快60，用于提供待測芯片配置需求信號(hào)并控制配置測試板，發(fā)出測試信號(hào)，同時(shí)該先進(jìn)測試裝備測試?？?0對待測FPGA63施加測試信號(hào)源文件，并判斷分析其輸出測試結(jié)果，實(shí)現(xiàn)對待測FPGA63的測試；PC端61用于完成測試配置板62的主控FPGA的配置形成配置文件以及待測FPGA芯片配置數(shù)據(jù)的下載；測試配置板62包括主控FPGA以及存儲(chǔ)器，存儲(chǔ)器用于存儲(chǔ)所建立的配置文件，利用配置于先進(jìn)測試裝備上的控制測試算法，由主控FPGA從存儲(chǔ)器中讀取配置碼流，通過外部接口配置待測FPGA63，并判斷配置是否成功，并于配置成功時(shí)通過該控制測試算法及轉(zhuǎn)換工具將成功配置完的配置碼流轉(zhuǎn)換成先進(jìn)測試裝備能識(shí)別、可執(zhí)行的測試信號(hào)源文件，生成多裝備可復(fù)用的測試信號(hào)源碼

圖7為本發(fā)明具體實(shí)施例的系統(tǒng)架構(gòu)圖。在本發(fā)明具體實(shí)施例中，PC主要完成主控FPGA的配置以及待測FPGA芯片配置數(shù)據(jù)的下載，在先進(jìn)測試裝備測試FPGA功能參數(shù)時(shí)，PC調(diào)試控制測試配置系統(tǒng)板進(jìn)行測試碼流配置，避免浪費(fèi)時(shí)間提高效率；FLASH存儲(chǔ)器用來存儲(chǔ)待測FPGA芯片測試所需的多次重構(gòu)配置碼流，F(xiàn)PGA高覆蓋率測試中需大量的配置碼流測試FPGA內(nèi)部不同功能，配置碼流存放在FLASH不同區(qū)域，F(xiàn)LASH存儲(chǔ)器的優(yōu)勢可以組合成陣列來存儲(chǔ)多組配置碼流；先進(jìn)測試裝備測試系統(tǒng)負(fù)責(zé)提供供電，同時(shí)控制配置測試板，發(fā)出測試信號(hào)，控制測試配置板開始下載所需測試配置碼流，同時(shí)先進(jìn)測試裝備對待測FPGA施加測試矢量信號(hào)，并判斷分析其輸出測試結(jié)果，實(shí)現(xiàn)對FPGA測試；主控FPGA接收到先進(jìn)測試裝備測試需求，反饋到PC機(jī)臺(tái)以發(fā)送相應(yīng)的配置文件，并寫入到flash存儲(chǔ)器中，可與測試其他功能參數(shù)同步進(jìn)行，在測試時(shí)，主控FPGA從flash存儲(chǔ)器讀取配置文件，實(shí)現(xiàn)配置待測芯片，完成測試，本發(fā)明優(yōu)點(diǎn)就是同步、多路進(jìn)行，互補(bǔ)干涉，節(jié)約時(shí)間，提升測試效率。

可見，本發(fā)明一種FPGA測試配置碼流實(shí)時(shí)下載方法及系統(tǒng)能夠明顯提高FPGA測試的效率和覆蓋率，同時(shí)提升配置的通用性、及時(shí)性和連續(xù)性，本發(fā)明利用大容量Flash存儲(chǔ)器來存儲(chǔ)配置碼流，由主控FPGA實(shí)時(shí)讀取Flash中不同地址范圍內(nèi)的配置代碼，并通過外部測試接口配置待測芯片，若配置成功，則把配置文件通過轉(zhuǎn)換工具，轉(zhuǎn)換成先進(jìn)測試裝備可識(shí)別、可執(zhí)行的測試信號(hào)源文件，通過先進(jìn)測試裝備實(shí)時(shí)、自動(dòng)加載到待測FPGA，完成在不掉電的情況下快速配置FPGA進(jìn)行功能和性能參數(shù)測試，實(shí)現(xiàn)實(shí)時(shí)、快速、可重復(fù)配置和功能性能測試的解決方案。

上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾與改變。因此，本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。