壓力傳感器及其制造方法
【專利摘要】本發(fā)明提供了一種壓力傳感器及其制造方法，包括步驟：提供半導體基板，其中內嵌有層疊排列的CMOS電路、互連電路以及底部電極板，半導體基板暴露所述底部電極板外圍的互連電路；在所述半導體基板上底部電極板的對應位置形成犧牲層；在所述犧牲層及所述半導體基板上形成壓力感應層；去除所述犧牲層，所述壓力感應層和半導體基底圍成一個空腔；在所述壓力感應層上形成壓力傳導層，其位于空腔的上方；其中，所述壓力感應層的形成步驟包括：在犧牲層上形成鍺硅-非晶硅-鍺硅的疊層結構。相比于現(xiàn)有技術：壓力感應層利用了復合疊層結構從而可以減小其中的應力，并且利用了多層的疊層結構，這樣使得每一層相同材質的膜層厚度減小，從而應力大大降低，提高了器件的性能。
【專利說明】壓力傳感器及其制造方法
【技術領域】
[0001]本發(fā)明涉及半導體制造領域，特別涉及一種壓力傳感器及其制造方法。
【背景技術】
[0002]微機電系統(tǒng)(Microelectro Mechanical Systems,簡稱MEMS)是在微電子技術基礎上發(fā)展起來的多學科交叉的前沿研究領域，是一種采用半導體工藝制造微型機電器件的技術。與傳統(tǒng)機電器件相比，MEMS器件在耐高溫、小體積、低功耗方面具有十分明顯的優(yōu)勢。經(jīng)過幾十年的發(fā)展，已成為世界矚目的重大科技領域之一，它涉及電子、機械、材料、物理學、化學、生物學、醫(yī)學等多種學科與技術，具有廣闊的應用前景。
[0003]壓力傳感器是一種將壓力信號轉換為電信號的換能器。根據(jù)工作原理的不同分為壓阻式壓力傳感器和電容式壓力傳感器。電容式壓力傳感器的原理為通過壓力改變頂部電極和底部電極之間的電容，以此來測量壓力。
[0004]現(xiàn)有的壓力傳感器結構如圖1所示:包括:半導體基底10，在半導體基底10上具有底部電極20，和互連層30，在半導體基底上具有壓力感應層40，壓力感應層40為導電材料，其與互連層30導電互連，壓力感應層40還與半導體基底10圍成一個空腔50，使得底部電極20和位于底部電極20上方的壓力感應層40構成一對電容，當壓力作用在壓力感應層40上，則壓力感應層40向底部電極20靠近，從而壓力感應層40和底部電極20構成的電容的電容值發(fā)生變化，通過測量電容值的變化可以測得壓力。
[0005]在現(xiàn)有技術中在形成壓力感應層時，往往應力過大，例如在200MPa左右，使得形成的空腔發(fā)生形變，電容的兩個極板不平行，甚至晶圓發(fā)成形變翹曲，如圖5d所示，從而嚴重影響形成的壓力傳感器的性能和成品率。

【發(fā)明內容】

[0006]本發(fā)明解決的技術問題提供一種壓力傳感器及其制造方法，大大提高壓力傳感器的成品率和性能。
[0007]為了解決上述技術問題，本發(fā)明提供一種壓力傳感器，包括步驟:
[0008]提供半導體基板，其中內嵌有層疊排列的CMOS電路、互連電路以及底部電極板，半導體基板暴露所述底部電極板外圍的互連電路；
[0009]在所述半導體基板上底部電極板的對應位置形成犧牲層；
[0010]在所述犧牲層及所述半導體基板上形成壓力感應層；
[0011]去除所述犧牲層，所述壓力感應層和半導體基底圍成一個空腔；
[0012]在所述壓力感應層上形成壓力傳導層，其位于空腔的上方；
[0013]其中，所述壓力感應層的形成步驟包括:
[0014]在犧牲層上形成鍺硅-非晶硅-鍺硅的疊層結構。
[0015]優(yōu)選的，所述在犧牲層上形成鍺硅-非晶硅-鍺硅的疊層結構的步驟包括:
[0016]在所述犧牲層上形成N層的鍺硅-非晶硅復合層，所述鍺硅-非晶硅復合層由一層鍺娃層和位于其上的一層非晶娃層構成，I N ^ 10 ；
[0017]在所述鍺硅-非晶硅復合層上再形成一層頂層鍺硅層。
[0018]優(yōu)選的，形成N層的鍺硅-非晶硅復合層的步驟之前還包括在所述犧牲層上形成底層非晶硅層，其厚度為50-300埃。
[0019]優(yōu)選的，所述鍺硅-非晶硅復合層中鍺硅材料為SihGex,通常X的值在0.5到0.8之間。
[0020]優(yōu)選的，所述鍺硅-非晶硅復合層中鍺硅層的厚度為:0.5 μ m-3 μ m，非晶硅層的厚度為10埃-100埃，所述頂層鍺硅層的厚度為0.5 μ m-3 μ m,并且壓力感應層的總厚度為0.5 μ m-3 μ m。
[0021]相應的還提供了一種壓力傳感器，包括:
[0022]半導體基板，其中內嵌有層疊排列的CMOS電路、互連電路以及底部電極板，半導體基板暴露所述底部電極板外圍的互連電路；
[0023]在所述底部電極板上具有壓力感應層和半導體基板圍成的空腔，所述底部電極板和所述壓力感應層形成電容；
[0024]其中，所述壓力感應層包括:鍺硅-非晶硅-鍺硅的疊層結構。
[0025]優(yōu)選的，所述鍺硅-非晶硅-鍺硅的疊層結構包括:
[0026]N層的鍺硅-非晶硅復合層，所述鍺硅-非晶硅復合層由一層鍺硅層和位于其上的一層非晶娃層構成，I < N ^ 10 ；
[0027]位于所述鍺硅-非晶硅復合層上的頂層鍺硅層。
[0028]優(yōu)選的，所述鍺硅-非晶硅復合層中鍺硅層的厚度為:0.5 μ m-3 μ m，非晶硅層的厚度為10埃-100埃，所述頂層鍺硅層的厚度為0.5 μ m-3 μ m,并且壓力感應層的總厚度為0.5 μ m-3 μ m。
[0029]優(yōu)選的，所述鍺硅-非晶硅復合層中鍺硅材料為SihGex,通常X的值在0.5到0.8之間。
[0030]與現(xiàn)有技術相比，本發(fā)明主要具有以下優(yōu)點:
[0031]本發(fā)明的壓力傳感器相比于現(xiàn)有技術:壓力感應層利用了復合疊層結構從而可以減小其中的應力，并且利用了多層的疊層結構，這樣使得膜層厚度減小，從而應力大大降低，提高了器件的性能。
[0032]進一步的，通常壓力感應層的底層包括一層非晶硅層，本發(fā)明在鍺硅材料的壓力感應層中插入非晶硅層，使得工藝兼容性好，也沒有額外的增加新的工藝制程。
【專利附圖】

【附圖說明】
[0033]通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。
[0034]圖1是現(xiàn)有的一種壓力傳感器的結構示意圖；
[0035]圖2是本發(fā)明的壓力傳感器制造方法的流程圖；
[0036]圖3-圖7是本發(fā)明一實施例的壓力傳感器的制造方法示意圖；
[0037]圖5a-圖5c是圖5中壓力傳感器的壓力感應層部分區(qū)域在不同實施例中的放大圖；
[0038]圖5d是現(xiàn)有的一種壓力傳感器引起翹曲的示意圖。
【具體實施方式】
[0039]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的具體實現(xiàn)方式做詳細的說明。為了便于理解本發(fā)明以一具體的電容式壓力傳感器為例進行詳細的說明，但本發(fā)明并不一定局限于實施例中的結構，任何本領域技術人員可以根據(jù)現(xiàn)有技術進行替換的部分，都屬于本發(fā)明公開和要求保護的范圍。
[0040]如圖2所示，本發(fā)明的傳感器的制造方法包括下面步驟:
[0041]SlO:提供半導體基板，其中內嵌有層疊排列的CMOS電路、互連電路以及底部電極板，半導體基板暴露所述底部電極板外圍的互連電路；
[0042]S20:在所述半導體基板上底部電極板的對應位置形成犧牲層；
[0043]S30:在所述犧牲層及所述半導體基板上形成壓力感應層；
[0044]S40:去除所述犧牲層，所述壓力感應層和半導體基底圍成一個空腔；
[0045]S50:在所述壓力感應層上形成壓力傳導層，其位于空腔的上方；
[0046]其中，所述壓力感應層的形成步驟包括:在犧牲層上形成鍺硅-非晶硅-鍺硅的疊層結構。
[0047]在本發(fā)明的一具體實施例中，參考圖3，結合步驟S10，首先提供半導體基板110，其可以包括單晶的硅基底、鍺硅基底，鍺基底，并且在基底上外延生長有多晶硅、鍺或者鍺娃材料，也可以外延生長有氧化娃等材料。在半導體基板110內形成有嵌在其內層的置排列的CMOS電路112、互連電路114以及底部電極板116，CMOS電路112位于最底層，互連電路114位于CMOS電路112上層，在互連電路114上層為底部電極板116，底部電極板116即為壓力傳感器的下極板，底部電極板116也可以位于所述半導體基板110的表面。
[0048]接著，參考圖4，結合步驟S20，在所述半導體基板110上底部電極板116的對應位置形成犧牲層130，犧牲層130的材料可以為非晶碳，但不限于非晶碳，也可以為本領域人員熟知的其它材料，例如二氧化硅、非晶硅、非晶鍺、光阻材料、PI等。在本實施例中形成犧牲層13的方法為:低壓等離子體化學氣相沉積(LPCVD)工藝沉積非晶碳。所述等LPCVD的參數(shù)為:溫度范圍為250°C -500°C，氣壓范圍為lmtorr-20mtorr，RF功率范圍為800W-2000W，反應氣體包括:C3N6和HE，反應氣體流量為1000sccm-5000sccm，其中C3H6:HE的體積比例范圍為2: 1-10: I。非晶碳覆蓋半導體基底110上表面，之后利用光刻、刻蝕工藝去除部分非晶碳，剩余底部電極板116上的非晶碳，即為犧牲層130。除此之外，也可以采用增強等離子體化學氣相沉積(PECVD)，但是優(yōu)選的采用LPCVD可以和后面的制程兼容，簡化工藝。
[0049]接著，結合圖5，執(zhí)行步驟S30，在犧牲層130和半導體基底110上形成壓力感應層140，并且壓力感應層140覆蓋互連電路114，通過互連電路114和其他電路互連。具體的，壓力感應層的材料為鍺硅-非晶硅-鍺硅的疊層結構。圖5a為圖5中壓力傳感器的壓力感應層部分區(qū)域在一實施例中的放大圖，參考圖5和5a，先在犧牲層130和半導體基底110上利用氣相沉積的方法形成一層鍺硅層140a，鍺硅層140a的形成方法為:等離子體增強化學氣相沉積(PECVD)或者低壓化學氣相沉積(LPCVD)工藝，在本實施例中采用LPCVD，其參數(shù)為:溫度范圍為400°C _430°C，氣壓范圍為150mtorr-200mtorr。形成的鍺硅層的材料為SihGex, X的值在0.5到0.8之間，Si1Jex的厚度在O到3 μ m之間，例如在本實施例中，SiGe厚度為Ιμπι。除此之外，也可以采用增強等離子體化學氣相沉積(PECVD)，但是優(yōu)選的采用LPCVD可以和后面的制程兼容，簡化工藝。
[0050]然后，在鍺硅層140a上繼續(xù)形成一層非晶硅層140b，非晶硅層140b的形成方法可以為LPCVD或者PECVD，由于采用LPCVD可以和后面的制程兼容，簡化工藝，因此在本實施例中優(yōu)選的采用:LPCVD，參數(shù)為:反應氣體為說!14和!12，溫范圍為4001:-4301:，氣壓范圍為150mtorr-300mtorr,形成的非晶娃層的厚度為:10埃-100埃,例如50埃,該非晶娃層的電阻很大，因此如果過厚會影響壓力感應層的電學特性，因此其越薄壓力感應層的電學特性效果越好。除此之外，也可以采用增強等離子體化學氣相沉積(PECVD)，參數(shù)為:反應氣體為SiH4和H2，溫度范圍為250°C _280°C，氣壓范圍為1500mtorr-2300mtorr，形成的非晶硅層的厚度為:10埃-100埃，例如50埃，采用PECVD可以通過調整反應氣體比例調整應力的方向，例如H2 =SiH4為4.6或者9.3時，使得非晶硅層的應力方向和鍺硅層相反。
[0051]然后，在非晶硅層140b上再形成一層頂層鍺硅層140c，其形成的方法和參數(shù)可以參考前述形成鍺硅層140a的步驟，不再贅述，本層鍺硅層的材料為SihGex, X的值在0.5到
0.8之間，SihGex的厚度在O到3μπι之間，例如在本實施例中頂層鍺硅層為SiGe，厚度為1 μ m。其中壓力感應層的總厚度通常不超過3 μ m，其中鍺硅層的厚度越薄則應力降低的效果越好，但是夾在其中的非晶硅層如果過厚又會影響壓力感應層的電學特性，因此夾在其中的非晶硅層越薄壓力感應層的電學特性效果越好，因此綜合考慮鍺硅-非晶硅-鍺硅的疊層結構中鍺硅層的厚度差別越小，則帶來的技術效果越好。
[0052]在現(xiàn)有技術中，通常僅形成一層鍺硅層作為壓力感應層，但是這樣會存在缺陷使得制作該產(chǎn)品的晶圓在完成非晶硅層或者鍺硅層的淀積之后在應力的作用下發(fā)生翹曲，如圖5d所示，應力在200MPa左右，這樣使得制作的壓力傳感器性能和靈敏度變差。本發(fā)明的該實施例中，利用了多層復合的結構，在兩層鍺硅層的中間加一層非晶硅層作為隔斷層的三明治結構，首先淀積一層需求厚度的SiGe薄膜；然后再淀積一個適當厚度的非晶硅層作為整個薄膜的隔斷層，使后面再淀積的SiGe薄膜不再沿著之前鍺硅層的晶體紋理生長；之后再淀積需求SiGe薄膜，之后可以再生長非晶硅隔斷層，再淀積SiGe薄膜，直到最終的厚度達到我們的需求。這樣大大減小了鍺硅層應力，使得應力在20MPa左右，減小了造成的翹曲，并且非晶硅層利用PECVD的方式可以調整其應力的方向和鍺硅層的應力相反，這樣又進一步的降低了翹曲，大大提高了產(chǎn)品的質量。
[0053]參考圖5b，在本發(fā)明的另一個實施例中，壓力感應層140為鍺硅層140a-非晶硅140b-鍺硅層140c-非晶硅層140d-鍺硅層140e的復合層結構。其中，鍺硅層的形成方法可以參考前述步驟，非晶硅層的形成方法也可參考前述步驟，不再贅述，其中，鍺硅層-非晶硅-鍺硅層-非晶硅層-鍺硅層的厚度可以依次為:0.7 μ m-50埃-0.7 μ m-50埃-0.7 μ m。
[0054]繼續(xù)參考圖5c，在本發(fā)明的另一個實施例中，形成N層的鍺硅-非晶硅復合層的步驟之前還包括在所述犧牲層130和半導體基底110上形成底層非晶硅層。該層可以利用LPCVD和PECVD，優(yōu)選的利用LPCVD，由于都采用LPCVD，因此不用置換腔室，這樣可以和其他工藝兼容，其淀積速率要低，一股溫度在400°C _430°C，壓力在200mtorr~300mtorr，氣體可以使用SiH4或者Si2H6，單個MFC的流量可以調整到50sccm~IOOsccm之間，最終保證非晶硅的厚度在50-300埃，例如200埃左右。由于在犧牲層上直接形成的鍺硅層比較困難，并且不穩(wěn)定，容易滑動，因此在形成鍺硅層之前現(xiàn)在犧牲層例如非定型碳層上形成一層非晶硅層作為籽晶依附層，用來調整后面SiGe薄膜的晶體生長方向和薄膜的均勻性，這樣后續(xù)的鍺硅層就可以沿著非晶硅晶格的方向向上生長，解決了穩(wěn)定性差的問題。并且也可以通過PECVD的方式淀積，這樣可以使非晶硅層和鍺硅層的應力方向相反，因此進一步減小了鍺硅層帶來的應力。
[0055]在本發(fā)明的另一個實施例中，可以形成N層的鍺硅-非晶硅復合層，I ≤N≤10,N為整數(shù)，在所述鍺硅-非晶硅復合層上再形成一層頂層鍺硅層。形成的鍺硅-非晶硅復合層越多則對于應力的降低越多，但是所需的工藝越復雜，成本越高，并且壓力感應層的電學特性可能變差，但鑒于可以帶來降低應力的效果，因此所述的N層鍺硅-非晶硅復合層以及疊層的順序變化都在本申請所要求保護的范圍內。
[0056]上述所公開的鍺硅層和非晶硅層的厚度為本發(fā)明的發(fā)明人在研究后得到，由于壓力感應層所需的總厚度確定，如果其中一層鍺硅層太薄，必然使得其他鍺硅層太厚，這樣應力仍然會很大引起翹曲，如果所有鍺硅層都減薄，非晶硅層增厚，則電學特性變差，因此上述方案為經(jīng)過反復的實驗研究后獲得，不僅解決了晶圓翹曲的問題，還使壓力傳感器感應層的電阻值保持在50ohm/ □以下，使得產(chǎn)品的質量得到提高，并且形成非晶硅層和形成鍺硅層的工藝制程兼容，也不增加工藝步驟的復雜度。
[0057]接著，執(zhí)行步驟S40，參考圖6，去除犧牲層130，具體的可以刻蝕壓力感應層140，形成微小開口，這些開口暴露犧牲層。該步驟在本 申請人:的申請?zhí)?201010193493.7的專利里進行過公開，因此不再贅述。然后利用開口去除犧牲層，在本實施例中，去除材料為氧氣，采用加熱溫度為350°C -450°C，在此溫度下，致密活性炭并不會發(fā)生劇烈燃燒，而可以被氧化成二氧化碳氣體，并通過通孔排出，犧牲層130能夠徹底地去除，而器件的其余部分并不會受到影響。
[0058]接著，執(zhí)行步驟S50，參考圖7，在壓力感應層140上形成壓力傳導層160。在本實施例中，具體的可以利用化學汽相淀積的方法在壓力感應層140上形成一層氮化硅層，厚度為:2μπι-4μπι“^^η4μπι。具體的形成氮化硅層的方法為本領域技術人員所熟知，因此不再贅述。此外該壓力傳導層還可以為其他材料，例如氧化硅。然后對氮化硅層進行刻蝕，使得空腔上方保留有氮化硅層，并且和其他位置的氮化硅層隔離，即為壓力傳導層160。
[0059]當壓力作用在壓力傳導層160上，則下層的壓力感應層140會發(fā)生形變，從而向底部電極板116靠近，壓力感應層140和底部電極板116形成的電容的電容值發(fā)生變化，從而可以通過對電容值的變化可以測得壓力。
[0060]本發(fā)明利用了多層疊加的壓力感應層技術，從而大大降低了形成壓力感應層時應力引起的晶圓翹曲，從而優(yōu)化了壓力傳感器的結構，使得形成的壓力傳感器精確性提高，并且利用非晶硅層作為鍺硅層的隔層結構，反應基臺，腔室不用變化，工藝兼容性好。
[0061]相應的，本發(fā)明還提供了一種如圖7和圖5、圖5a所示的壓力傳感器，包括:
[0062]半導體基板內嵌有層疊排列的CMOS電路、互連電路以及底部電極板，半導體基板暴露所述底部電極板外圍的互連電路；
[0063]在所述底部電極板上具有壓力感應層和半導體基板圍成的空腔，所述底部電極板和所述壓力感應層形成電容；其中，所述壓力感應層包括:鍺硅-非晶硅和鍺硅的疊層結構。
[0064] 優(yōu)選的，所述鍺硅-非晶硅-鍺硅的疊層結構包括:N層的鍺硅-非晶硅復合層，所述鍺娃-非晶娃復合層由一層鍺娃層和位于其上的一層非晶娃層構成，I < N ≤10 ;位于所述鍺硅-非晶硅復合層上的頂層鍺硅層。
[0065]優(yōu)選的，，所述壓力感應層還包括:位于所述鍺硅-非晶硅-鍺硅的疊層結構下層的底層非晶硅層，其厚度為50埃-300埃。
[0066]優(yōu)選的，所述鍺硅-非晶硅復合層中鍺硅層的厚度為:0.5 μ m-3 μ m，非晶硅層的厚度為10埃-100埃，所述頂層鍺硅層的厚度為0.5 μ m-3 μ m,并且壓力感應層的總厚度為
0.5 μ m-3 μ m。
[0067]優(yōu)選的，所述鍺硅-非晶硅復合層中鍺硅材料為SihGex,通常X的值在0.5到0.8之間。
[0068]以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發(fā)明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的內容，依據(jù)本發(fā)明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內。
【權利要求】
1.一種壓力傳感器的制造方法，其特征在于，包括步驟: 提供半導體基板，其中內嵌有層疊排列的CMOS電路、互連電路以及底部電極板，半導體基板暴露所述底部電極板外圍的互連電路； 在所述半導體基板上底部電極板的對應位置形成犧牲層； 在所述犧牲層及所述半導體基板上形成壓力感應層； 去除所述犧牲層，所述壓力感應層和半導體基底圍成一個空腔； 在所述壓力感應層上形成壓力傳導層，其位于空腔的上方； 其中，所述壓力感應層的形成步驟包括: 在犧牲層上形成鍺硅-非晶硅-鍺硅的疊層結構。
2.如權利要求1所述的壓力傳感器的制造方法，其特征在于， 所述在犧牲層上形成鍺硅-非晶硅-鍺硅的疊層結構的步驟包括: 在所述犧牲層上形成N層的鍺硅-非晶硅復合層，所述鍺硅-非晶硅復合層由一層鍺娃層和位于其上的一層非晶娃層構成，I N ≤ 10 ； 在所述鍺硅-非晶硅復合層上再形成一層頂層鍺硅層。
3.如權利要求2所述的壓力傳感器的制造方法，其特征在于，形成N層的鍺硅-非晶硅復合層的步驟之前還包括在所述犧牲層上形成底層非晶硅層，其厚度為50-300埃。
4.如權利要求1所述的壓力傳感器的制造方法，其特征在于，所述鍺硅-非晶硅復合層中鍺硅材料為Si1Jex，通常X的值在0.5到0.8之間。
5.如權利要求4所述的壓力傳感器的制造方法，其特征在于，所述鍺硅-非晶硅復合層中鍺硅層的厚度為:0.5μπι-3μπι，非晶硅層的厚度為10埃-100埃，所述頂層鍺硅層的厚度為0.5 μ m-3 μ m,并且壓力感應層的總厚度為0.5 μ m_3 μ m。
6.一種壓力傳感器，其特征在于，包括: 半導體基板，其中內嵌有層疊排列的CMOS電路、互連電路以及底部電極板，半導體基板暴露所述底部電極板外圍的互連電路； 在所述底部電極板上具有壓力感應層和半導體基板圍成的空腔，所述底部電極板和所述壓力感應層形成電容； 其中，所述壓力感應層包括:鍺硅-非晶硅-鍺硅的疊層結構。
7.如權利要求6所述的壓力傳感器，其特征在于，所述鍺硅-非晶硅-鍺硅的疊層結構包括: N層的鍺娃-非晶娃復合層,所述鍺娃-非晶娃復合層由一層鍺娃層和位于其上的一層非晶硅層構成，I < 10 ； 位于所述鍺硅-非晶硅復合層上的頂層鍺硅層。
8.如權利要求6所述的壓力傳感器，其特征在于，所述壓力感應層還包括:位于所述鍺硅-非晶硅-鍺硅的疊層結構下層的底層非晶硅層，其厚度為50埃-300埃。
9.如權利要求6所述的壓力傳感器的制造方法，其特征在于，所述鍺硅-非晶硅復合層中鍺硅層的厚度為:0.5μπι-3μπι，非晶硅層的厚度為10埃-100埃，所述頂層鍺硅層的厚度為0.5 μ m-3 μ m,并且壓力感應層的總厚度為0.5 μ m-3 μ m。
10.如權利要求6所述的壓力傳感器的制造方法，其特征在于，所述鍺硅-非晶硅復合層中鍺硅材料為Si1Jex，通常X的值在0.5到0.8之間。
【文檔編號】G01L1/14GK103900740SQ201410112136
【公開日】2014年7月2日 申請日期:2014年3月24日 優(yōu)先權日:2014年3月24日
【發(fā)明者】楊天倫, 毛劍宏 申請人:上海麗恒光微電子科技有限公司