專(zhuān)利名稱(chēng)：振蕩電路和測(cè)試電路的制作方法
技術(shù)領(lǐng)域：
本公開(kāi)涉及振蕩電路和測(cè)試電路，且更具體來(lái)說(shuō)，涉及用于測(cè)量泄漏電流的振蕩電路和包括該振蕩電路的測(cè)試電路。
背景技術(shù)：
近年來(lái)，隨著集成電路的縮小，從保持在非導(dǎo)通狀態(tài)的晶體管泄漏的泄漏電流增大，并且已經(jīng)無(wú)法忽略泄漏電流造成的影響(例如，待機(jī)階段中功率消耗的增大)。鑒于此原因，例如，在集成電路的開(kāi)發(fā)階段、在集成電路的發(fā)行測(cè)試階段等，在許多情況下需要測(cè)量泄漏電流。泄漏電流取決于集成電路內(nèi)的晶體管的種類(lèi)和形狀、制造階段中的質(zhì)量離散(dispersion)等而對(duì)于各晶體管大大不同。鑒于此原因，需要在集成了晶體管的區(qū)域中盡可能地局部測(cè)量泄漏電流。為了局部測(cè)量泄漏電流，在許多情況下將專(zhuān)用測(cè)試電路并入在作為測(cè)量對(duì)象的部分中。例如，提出了一種使用負(fù)金屬氧化物半導(dǎo)體(nMOS)晶體管、正MOS(pMOS)晶體管、比較器和反相器組(inverter group)的測(cè)試電路。這種測(cè)試電路例如在日本專(zhuān)利特開(kāi)N0.2010-43927中進(jìn)行了描述。在這種測(cè)試電路中，pMOS晶體管和nMOS晶體管彼此串聯(lián)連接在電源與地之間。nMOS晶體管通過(guò)柵極端子和源極端子二者的接地而被設(shè)定為非導(dǎo)通狀態(tài)。另外，串聯(lián)連接的nMOS晶體管和pMOS晶體管的每個(gè)輸出端子連接到比較器的輸入端子。反相器組用以使來(lái)自比較器的輸出信號(hào)反相，并將反相后的輸出信號(hào)作為輸入信號(hào)反饋回pMOS晶體管。當(dāng)輸入信號(hào)在上述測(cè)試電路中升高時(shí)，除了 nMOS晶體管之外，pMOS晶體管也被設(shè)定為非導(dǎo)通狀態(tài)。當(dāng)PMOS晶體管和nMOS晶體管都保持在非導(dǎo)通狀態(tài)時(shí)，nMOS晶體管的輸出端子處的電位由于來(lái)自nMOS晶體管的泄漏電流而逐漸降低。另外，當(dāng)nMOS晶體管的輸出端子處的電位變得低于參考電位時(shí)，來(lái)自比較器的輸出信號(hào)下降。WpMOS晶體管的輸入信號(hào)的下降到來(lái)自比較器的輸出信號(hào)的下降的延遲時(shí)間是基于來(lái)自保持在非導(dǎo)通狀態(tài)的nMOS晶體管的泄漏電流的時(shí)間。鑒于此原因，來(lái)自比較器的輸出信號(hào)以對(duì)應(yīng)于該泄漏電流的頻率而改變。根據(jù)該頻率來(lái)測(cè)量來(lái)自保持在非導(dǎo)通狀態(tài)的nMOS晶體管的泄漏電流的值。來(lái)自pMOS晶體管的泄漏電流也由具有對(duì)稱(chēng)配置的電路進(jìn)行測(cè)量。

發(fā)明內(nèi)容
然而，對(duì)于上述半導(dǎo)體集成電路來(lái)說(shuō)，擔(dān)心由于以下原因而變得難以測(cè)量泄漏電流。pMOS晶體管和nMOS晶體管二者的特性離散通常比nMOS晶體管之間或者pMOS晶體管之間的特性離散更顯著。鑒于此原因，nMOS晶體管與pMOS晶體管之間的泄漏電流的差異離散在許多情況下變得比nMOS晶體管之間或者pMOS晶體管之間的泄漏電流的差異離散大。當(dāng)該離散較大時(shí)，作為測(cè)量對(duì)象的nMOS晶體管的泄漏電流可能變得等于或小于來(lái)自pMOS晶體管的泄漏電流，因此nMOS晶體管的輸出端子處的電位不被充分降低。在這種情況下，來(lái)自比較器的輸出信號(hào)的頻率獲得與對(duì)應(yīng)于來(lái)自nMOS晶體管的泄漏電流的頻率不同的值。因此，難以進(jìn)行對(duì)來(lái)自nMOS晶體管的泄漏電流的精確測(cè)量。這同樣適用于來(lái)自pMOS晶體管的泄漏電流。本公開(kāi)是為了解決上述問(wèn)題而做出的，并且因此期望提供各自能夠精確測(cè)量從保持在非導(dǎo)通狀態(tài)的晶體管泄漏的泄漏電流的振蕩電路和測(cè)試電路。為了實(shí)現(xiàn)上述期望，根據(jù)本公開(kāi)的一個(gè)實(shí)施例，提供了一種振蕩電路，包括:控制晶體管，其通過(guò)根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一來(lái)改變其輸出端子處的電位；作為測(cè)量對(duì)象的晶體管，其具有與控制晶體管的溝道極性相同的溝道極性，并且與控制晶體管串聯(lián)連接在電源與地之間；電容器，當(dāng)控制晶體管從導(dǎo)通狀態(tài)進(jìn)入非導(dǎo)通狀態(tài)時(shí)，所述電容器根據(jù)從作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流值來(lái)延遲控制晶體管的輸出端子處的電位改變；和反相電路，其使控制晶體管的輸出端子處的電位反相，從而將反相后的電位反饋回控制晶體管的輸入端子。因此，提供一種操作，使得輸出端子處的電位的改變被根據(jù)從作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流值而延遲。優(yōu)選地，根據(jù)本公開(kāi)的實(shí)施例，振蕩電路還可以包括延遲控制部分，該延遲控制部分被配置成當(dāng)指示延遲控制晶體管的輸出端子處的電位改變的延遲指示信號(hào)被輸入時(shí)使得作為測(cè)量對(duì)象的晶體管進(jìn)入非導(dǎo)通狀態(tài)，并且當(dāng)延遲指示信號(hào)未被輸入時(shí)使得作為測(cè)量對(duì)象的晶體管根據(jù)控制晶體管的輸入端子處的電位進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一。因此，提供一種操作，當(dāng)延遲指示信號(hào)被輸入到延遲控制部分時(shí)，使得作為測(cè)量對(duì)象的晶體管進(jìn)入非導(dǎo)通狀態(tài)，并且當(dāng)延遲指示信號(hào)未被輸入到延遲控制部分時(shí)，使得作為測(cè)量對(duì)象的晶體管根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一。優(yōu)選地，根據(jù)本公開(kāi)的實(shí)施例，作為測(cè)量對(duì)象的晶體管可以包括:控制端子，通過(guò)該控制端子來(lái)控制作為測(cè)量對(duì)象的晶體管，以將其保持在導(dǎo)通狀態(tài)或非導(dǎo)通狀態(tài)；第一連接端子，其連接到電源或地并且連接到控制端子；和第二連接端子，其連接到控制晶體管的輸出端子。因此，提供一種操作，使得作為測(cè)量對(duì)象的晶體管的第一連接端子連接到電源或地并且連接到控制端子。優(yōu)選地，根據(jù)本公開(kāi)的實(shí)施例，作為測(cè)量對(duì)象的晶體管可以是如下晶體管:當(dāng)作為測(cè)量對(duì)象的晶體管和控制晶體管中的每一個(gè)都保持在非導(dǎo)通狀態(tài)時(shí)，從該晶體管泄漏出值大于從控制晶體管泄漏的泄漏電流值的泄漏電流。因此，提供一種操作，使得從作為測(cè)量對(duì)象的晶體管泄漏出值大于從控制晶體管泄漏的泄漏電流值的泄漏電流。優(yōu)選地，根據(jù)本公開(kāi)的實(shí)施例，作為測(cè)量對(duì)象的晶體管可以包括彼此并聯(lián)連接在電源與地之間的多個(gè)晶體管；并且所述多個(gè)晶體管可以是各自具有與控制晶體管的溝道極性相同的溝道極性的晶體管。因此，提供一種操作，使得作為測(cè)量對(duì)象的晶體管包括彼此并聯(lián)連接在電源與地之間的多個(gè)晶體管。優(yōu)選地，根據(jù)本公開(kāi)的實(shí)施例，反相電路可以在指示輸出端子處的電位進(jìn)行振蕩的振蕩指示信號(hào)被輸入時(shí)使控制晶體管的輸出端子處的電位反相，從而將反相后的電位反饋回控制晶體管的輸入端子，并且可以在振蕩指示信號(hào)未被輸入時(shí)將輸入端子處的電位固定到預(yù)定電位。因此，提供一種操作，使得在振蕩指示信號(hào)被輸入到反相電路時(shí)，反相電路使控制晶體管的輸出端子處的電位反相，從而將反相后的電位反饋回控制晶體管的輸入端子，并且在振蕩指示信號(hào)未被輸入到反相電路時(shí)，反相電路將控制晶體管的輸入端子處的電位固定到預(yù)定電位。根據(jù)本公開(kāi)的另一個(gè)實(shí)施例，提供一種振蕩電路，包括:延遲電路組，其具有多個(gè)延遲電路，所述多個(gè)延遲電路各自包括控制晶體管、作為測(cè)量對(duì)象的晶體管和電容器，控制晶體管通過(guò)根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一來(lái)改變其輸出端子處的電位，作為測(cè)量對(duì)象的晶體管具有與控制晶體管的溝道極性相同的溝道極性并且與控制晶體管串聯(lián)連接在電源與地之間，當(dāng)控制晶體管從導(dǎo)通狀態(tài)進(jìn)入非導(dǎo)通狀態(tài)時(shí)，所述電容器根據(jù)從作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流值來(lái)延遲控制晶體管的輸出端子處的電位改變，其中所述多個(gè)延遲電路通過(guò)所述多個(gè)延遲電路的輸出端子和輸入端子之間的連接而以環(huán)形方式連接；和振蕩控制電路，其在指示多個(gè)延遲電路的輸出端子處的電位進(jìn)行振蕩的振蕩指示信號(hào)被輸入時(shí)使多個(gè)延遲電路的輸出端子處的電位反相，從而使得反相后的電位是連接到各個(gè)輸出端子的輸入端子處的電位，并在振蕩指示信號(hào)未被輸入時(shí)以如下方式固定輸入端子處的電位:多個(gè)延遲電路的輸入端子處的電位中的至少一個(gè)電位變成具有不同極性的電位。因此，提供一種操作，使得當(dāng)振蕩指示信號(hào)被輸入到振蕩控制電路時(shí)，振蕩控制電路使多個(gè)延遲電路的輸出端子處的電位反相，從而使得反相后的電位是連接到各個(gè)輸出端子的輸入端子處的電位，并當(dāng)振蕩指示信號(hào)未被輸入到振蕩控制電路時(shí)，振蕩控制電路以如下方式固定輸入端子處的電位:多個(gè)延遲電路的輸入端子處的電位中的至少一個(gè)電位變成具有不同極性的電位。根據(jù)本公開(kāi)的又一個(gè)實(shí)施例，提供一種測(cè)試電路，包括:振蕩電路，所述振蕩電路包括控制晶體管、作為測(cè)量對(duì)象的晶體管、電容器和反相電路，控制晶體管通過(guò)根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一來(lái)改變其輸出端子處的電位，作為測(cè)量對(duì)象的晶體管具有與控制晶體管的溝道極性相同的溝道極性并且與控制晶體管串聯(lián)連接在電源與地之間，當(dāng)控制晶體管從導(dǎo)通狀態(tài)進(jìn)入非導(dǎo)通狀態(tài)時(shí)，所述電容器根據(jù)從作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流值來(lái)延遲控制晶體管的輸出端子處的電位改變，反相電路使控制晶體管的輸出端子處的電位反相，從而將反相后的電位反饋回控制晶體管的輸入端子；和計(jì)數(shù)電路，其對(duì)輸出端子處的電位在預(yù)定時(shí)間段內(nèi)被反相的次數(shù)進(jìn)行計(jì)數(shù)。因此，提供一種操作，使得根據(jù)從作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流值來(lái)延遲控制晶體管的輸出端子處的電位改變，并且對(duì)控制晶體管的輸出電路處的電位在預(yù)定時(shí)間段內(nèi)被反相的次數(shù)進(jìn)行計(jì)數(shù)。根據(jù)本公開(kāi)的又一個(gè)實(shí)施例，提供一種測(cè)試電路，包括:延遲電路組，其具有多個(gè)延遲電路，所述多個(gè)延遲電路各自包括控制晶體管、作為測(cè)量對(duì)象的晶體管和電容器，控制晶體管通過(guò)根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一來(lái)改變其輸出端子處的電位，作為測(cè)量對(duì)象的晶體管具有與控制晶體管的溝道極性相同的溝道極性并且與控制晶體管串聯(lián)連接在電源與地之間，當(dāng)控制晶體管從導(dǎo)通狀態(tài)進(jìn)入非導(dǎo)通狀態(tài)時(shí)，所述電容器根據(jù)從作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流值來(lái)延遲控制晶體管的輸出端子處的電位改變，其中所述多個(gè)延遲電路通過(guò)在所述多個(gè)延遲電路的輸出端子與輸入端子之間的連接而以環(huán)形方式連接；振蕩控制電路，其在指示多個(gè)延遲電路的輸出端子處的電位進(jìn)行振蕩的振蕩指示信號(hào)被輸入時(shí)使多個(gè)延遲電路的輸出端子處的電位反相，從而使得反相后的電位是連接到各個(gè)輸出端子的輸入端子處的電位，并且在振蕩指示信號(hào)未被輸入時(shí)，以如下方式固定輸入端子處的電位:多個(gè)延遲電路的輸入端子處的電位中的至少一個(gè)電位變成具有不同極性的電位；和計(jì)數(shù)電路，其對(duì)任一個(gè)輸出端子處的電位在預(yù)定時(shí)間段內(nèi)被反相的次數(shù)進(jìn)行計(jì)數(shù)。因此，提供一種操作，使得當(dāng)振蕩指示信號(hào)被輸入到振蕩控制電路時(shí)，振蕩控制電路使多個(gè)延遲電路的輸出端子處的電位反相，從而使得反相后的電位是連接到各個(gè)輸出端子的輸入端子處的電位，并當(dāng)振蕩指示信號(hào)末被輸入到振蕩控制電路時(shí)，振蕩控制電路以如下方式固定輸入端子處的電位:多個(gè)延遲電路的輸入端子處的電位中的至少一個(gè)電位變成具有不同極性的電位。如上文所述，根據(jù)本公開(kāi)，可以提供極佳效果，使得包括振蕩電路的測(cè)試電路能夠精確測(cè)量泄漏電流。


圖1為示出包括根據(jù)本公開(kāi)第一實(shí)施例的測(cè)試電路的半導(dǎo)體集成電路的配置的方框圖；圖2為示出根據(jù)本公開(kāi)第一實(shí)施例的測(cè)試電路的配置的方框圖；圖3為示出根據(jù)本公開(kāi)第一實(shí)施例的測(cè)試電路中的nMOS泄漏電流監(jiān)控器的配置的電路圖；圖4為示出根據(jù)本公開(kāi)第一實(shí)施例的測(cè)試電路中的nMOS泄漏電流監(jiān)控器中的nMOS延遲電路的配置的電路圖；圖5為示出根據(jù)本公開(kāi)第一實(shí)施例的測(cè)試電路中的pMOS泄漏電流監(jiān)控器的配置的電路圖；圖6為示出根據(jù)本公開(kāi)第一實(shí)施例的測(cè)試電路中的pMOS泄漏電流監(jiān)控器中的pMOS延遲電路的配置的電路圖；圖7為示出根據(jù)本公開(kāi)第一實(shí)施例的修改變化的測(cè)試電路中的nMOS泄漏電流監(jiān)控器中的nMOS延遲電路的配置的電路圖；圖8為示出根據(jù)本公開(kāi)第二實(shí)施例的測(cè)試電路的配置的方框圖；圖9為示出根據(jù)本公開(kāi)第二實(shí)施例的測(cè)試電路中的nMOS泄漏電流監(jiān)控器的配置的電路圖；圖10為示出根據(jù)本公開(kāi)第二實(shí)施例的測(cè)試電路中的nMOS泄漏電流監(jiān)控器中的nMOS延遲電路的配置的電路圖；圖11為示出根據(jù)本公開(kāi)第二實(shí)施例的測(cè)試電路中的pMOS泄漏電流監(jiān)控器的配置的電路圖；圖12為示出根據(jù)本公開(kāi)第二實(shí)施例的測(cè)試電路中的pMOS泄漏電流監(jiān)控器中的pMOS延遲電路的配置的電路圖13為說(shuō)明本公開(kāi)第二實(shí)施例中的nMOS泄漏電流監(jiān)控器的操作的表格；并且圖14為說(shuō)明根據(jù)本公開(kāi)第二實(shí)施例的測(cè)試電路中的控制電路的操作的流程圖。
具體實(shí)施例方式下文將參考附圖來(lái)詳細(xì)描述本公開(kāi)的實(shí)施例。注意，下文將根據(jù)以下順序來(lái)進(jìn)行描述。
1.第一實(shí)施例(振蕩控制:以對(duì)應(yīng)于泄漏電流值的頻率引起振蕩的情況)2.第二實(shí)施例(振蕩控制:通過(guò)切換頻率引起振蕩的情況)1.第一實(shí)施例半導(dǎo)體集成電路的配置圖1是示出半導(dǎo)體集成電路100的配置的方框圖，半導(dǎo)體集成電路100包括根據(jù)本公開(kāi)的第一實(shí)施例的測(cè)試電路。半導(dǎo)體集成電路100是集成有大量諸如晶體管之類(lèi)的半導(dǎo)體元件的電路。半導(dǎo)體集成電路100包括測(cè)試電路210、220、230、240和250、1/0(輸A -輸出)區(qū)域610、620、630和640以及核心區(qū)域700。測(cè)試電路210、220、230、240和250分別是用于測(cè)量半導(dǎo)體集成電路100內(nèi)的預(yù)定部分中的泄漏電流的電路。例如，在半導(dǎo)體集成電路100的開(kāi)發(fā)階段或者就在產(chǎn)品發(fā)運(yùn)之前進(jìn)行泄漏電流的測(cè)量。稍后將描述這些測(cè)試電路210、220、230、240和250的配置詳情。I/O區(qū)域610、620、630和640用以將來(lái)自安置于半導(dǎo)體集成電路100外部的電路或裝置的信號(hào)輸入到核心區(qū)域700，并將來(lái)自核心區(qū)域700的信號(hào)輸出到外部。核心區(qū)域700是集成有大量諸如晶體管之類(lèi)的半導(dǎo)體元件的區(qū)域。測(cè)試電路的配置圖2是示出根據(jù)本公開(kāi)第一實(shí)施例的測(cè)試電路210的配置的方框圖。測(cè)試電路210包括控制電路211和環(huán)形振蕩器陣列212。測(cè)試電路220、230、240和250中的每一個(gè)的配置與測(cè)試電路210相同?？刂齐娐?11通過(guò)控制環(huán)形振蕩器陣列212來(lái)測(cè)量來(lái)自環(huán)形振蕩器陣列212的輸出信號(hào)的振蕩頻率。控制信號(hào)被從外部電路或裝置輸入到控制電路211，根據(jù)該控制信號(hào)來(lái)控制測(cè)試電路210。控制信號(hào)中含有如下信號(hào):根據(jù)該信號(hào)來(lái)向控制電路211指示是否測(cè)量振蕩頻率?？刂齐娐?11根據(jù)控制信號(hào)向環(huán)形振蕩器陣列212輸出振蕩控制信號(hào)，根據(jù)該振蕩控制信號(hào)來(lái)指示是否引起振蕩。例如，振蕩控制信號(hào)在振蕩要被引起時(shí)被設(shè)定為高電平，并且在振蕩要被停止時(shí)被設(shè)定為低電平。另外，控制電路211對(duì)來(lái)自環(huán)形振蕩器陣列212的輸出信號(hào)在給定時(shí)間段內(nèi)被反相的次數(shù)進(jìn)行計(jì)數(shù)，并輸出計(jì)數(shù)值作為振蕩頻率。從振蕩頻率計(jì)算出泄漏電流值。稍后將描述計(jì)算泄漏電流值的方法的詳情。注意，控制電路211是計(jì)數(shù)電路的示例。另外，環(huán)形振蕩器陣列212是振蕩電路的示例。環(huán)形振蕩器陣列212用以根據(jù)控制電路211進(jìn)行的控制來(lái)使輸出信號(hào)振蕩。環(huán)形振蕩器陣列212包括nMOS泄漏電流監(jiān)控器300、pM0S泄漏電流監(jiān)控器400和反相器環(huán)500。nMOS泄漏電流監(jiān)控器300根據(jù)控制電路211進(jìn)行的控制使輸出信號(hào)以與來(lái)自保持在非導(dǎo)通狀態(tài)的nMOS晶體管的泄漏電流相對(duì)應(yīng)的頻率來(lái)振蕩。振蕩控制信號(hào)nOSC通過(guò)信號(hào)線214從控制電路211輸入到nMOS泄漏電流監(jiān)控器300。此外，nMOS泄漏電流監(jiān)控器300通過(guò)信號(hào)線301將輸出信號(hào)nOUT輸出到控制電路211。在此，振蕩控制信號(hào)nOSC是如下信號(hào):根據(jù)該信號(hào)來(lái)向nMOS泄漏電流監(jiān)控器300指示是否引起振蕩。當(dāng)振蕩控制信號(hào)nOSC指示振蕩時(shí)，nMOS泄漏電流監(jiān)控器300使輸出信號(hào)nOUT振蕩。另一方面，當(dāng)振蕩控制信號(hào)nOSC指示不振蕩時(shí)，nMOS泄漏電流監(jiān)控器300通過(guò)將輸出信號(hào)nOUT固定到給定狀態(tài)(例如,低電平)來(lái)停止振蕩。pMOS泄漏電流監(jiān)控器400根據(jù)控制電路211進(jìn)行的控制使輸出信號(hào)以與來(lái)自保持在非導(dǎo)通狀態(tài)的PMOS晶體管的泄漏電流相對(duì)應(yīng)的頻率來(lái)振蕩。來(lái)自控制電路211的振蕩控制信號(hào)POSC通過(guò)信號(hào)線216輸入到pMOS泄漏電流監(jiān)控器400。此外，pMOS泄漏電流監(jiān)控器400通過(guò)信號(hào)線401將輸出信號(hào)pOUT輸出到控制電路211。在此，振蕩控制信號(hào)pOSC是如下信號(hào):根據(jù)該信號(hào)來(lái)向PMOS泄漏電流監(jiān)控器400指示是否引起振蕩。當(dāng)振蕩控制信號(hào)POSC指示振蕩時(shí)，pMOS泄漏電流監(jiān)控器400使輸出信號(hào)pOUT振蕩。另一方面，當(dāng)振蕩控制信號(hào)POSC指示不振蕩時(shí)，pMOS泄漏電流監(jiān)控器400通過(guò)將輸出信號(hào)pOUT固定到給定狀態(tài)(例如，低電平)來(lái)停止振蕩。反相器環(huán)500根據(jù)控制電路211進(jìn)行的控制使輸出信號(hào)以對(duì)應(yīng)于反相器的延遲時(shí)間的頻率來(lái)振蕩。反相器環(huán)500包括以環(huán)形形狀連接的一個(gè)或多個(gè)反相器。振蕩控制信號(hào)iOSC通過(guò)信號(hào)線218從 控制電路211輸入到反相器環(huán)500。此外，反相器環(huán)500通過(guò)信號(hào)線501將輸出信號(hào)iOUT輸出到控制電路211。在此，振蕩控制信號(hào)iOSC是如下信號(hào):根據(jù)該信號(hào)來(lái)向反相器環(huán)500指示是否引起振蕩。當(dāng)振蕩控制信號(hào)iOSC指示振蕩時(shí)，反相器環(huán)500使輸出信號(hào)iOUT振蕩。另一方面，當(dāng)振蕩控制信號(hào)iOSC指示不振蕩時(shí)，反相器環(huán)500通過(guò)將輸出信號(hào)iOUT固定到給定狀態(tài)(例如，低電平)來(lái)停止振蕩。注意，盡管采用子控制電路211測(cè)量輸出信號(hào)的振蕩頻率的配置，但是也可以采用外部裝置或電路測(cè)量振蕩頻率的配置。在這種情況下，控制電路211不測(cè)量振蕩頻率，并且輸出信號(hào)的頻率被分頻器等改變，從而輸出所產(chǎn)生的輸出信號(hào)。此外，輸出信號(hào)的頻率由外部裝置等測(cè)量。nMOS泄漏電流監(jiān)控器的配置圖3是示出第一實(shí)施例的測(cè)試電路210中的nMOS泄漏電流監(jiān)控器300的配置的電路圖。nMOS泄漏電流監(jiān)控器300包括nMOS延遲電路310、320和330、NAND(與非)門(mén)341和343、反相器342和NOR(或非)門(mén)344。注意，NOR門(mén)344是反相電路的示例。由NAND門(mén)341和343、反相器342和NOR門(mén)344構(gòu)成的電路是振蕩控制電路的示例。nMOS延遲電路310、320和330用以根據(jù)分別從各自保持在非導(dǎo)通狀態(tài)的nMOS晶體管泄漏的泄漏電路值來(lái)延遲信號(hào)的改變。nMOS延遲電路310將通過(guò)延遲輸入信號(hào)cINl的改變而獲得的信號(hào)作為輸出信號(hào)cOUTl輸出到NAND門(mén)341的輸入端子。nMOS延遲電路320將通過(guò)延遲輸入信號(hào)cIN2的改變而獲得的信號(hào)作為輸出信號(hào)C0UT2輸出到NAND門(mén)343的輸入端子。此外，nMOS延遲電路330將通過(guò)延遲輸入信號(hào)cIN3的改變而獲得的信號(hào)作為輸出信號(hào)C0UT3輸出到NOR門(mén)344的輸入端子。NAND門(mén)341和343中的每一個(gè)包括兩個(gè)輸入端子，并且分別輸出輸入到其兩個(gè)輸入端子的信號(hào)的“與非”。NAND門(mén)341將振蕩控制信號(hào)nOSC與來(lái)自nMOS延遲電路310的輸出信號(hào)cOUTl的“與非”作為輸入信號(hào)cIN2輸出到nMOS延遲電路320。NAND門(mén)343將振蕩控制信號(hào)nOSC與來(lái)自nMOS延遲電路320的輸出信號(hào)c0UT2的“與非”作為輸入信號(hào)cIN3輸出到nMOS延遲電路330。反相器342使振蕩控制信號(hào)nOSC反相，并將反相后的振蕩控制信號(hào)輸出到NOR門(mén)344的輸入端子。NOR門(mén)344包括兩個(gè)輸入端子，并且輸出分別輸入到其兩個(gè)輸入端子的信號(hào)的“或非”。具體來(lái)說(shuō)，NOR門(mén)344將反相后的振蕩控制信號(hào)nOSC與輸出信號(hào)c0UT3的“或非”作為輸出信號(hào)nOUT輸出到控制電路211，并將該“或非”作為輸入信號(hào)cINl反饋回nMOS延遲電路310。以此配置，當(dāng)振蕩控制信號(hào)nOSC保持在高電平時(shí)，NAND門(mén)341和343以及NOR門(mén)344分別使來(lái)自nMOS延遲電路310、320和330的輸入信號(hào)反相，并輸出反相后的輸入信號(hào)。由于來(lái)自NOR門(mén)344的輸出信號(hào)nOUT被反饋回開(kāi)頭的nMOS延遲電路310，所以來(lái)自NOR門(mén)344的輸出信號(hào)nOUT的電位周期性改變。也就是說(shuō)，nMOS泄漏電流監(jiān)控器300振蕩。另一方面，當(dāng)振蕩控制信號(hào)nOSC保持在低電平時(shí)，NAND門(mén)341和343將輸入信號(hào)cIN2和cIN3固定到高電平，并且NOR門(mén)344將輸入信號(hào)cINl和輸出信號(hào)nOUT中的每一個(gè)固定到低電平。因此，輸出信號(hào)nOUT的振蕩停止。由于輸入信號(hào)cINl、cIN2和cIN3中的至少一個(gè)被固定到不同的電位，所以輸入信號(hào)的電位不會(huì)在振蕩開(kāi)始階段變得不確定，因此可靠地引起振蕩。注意，nMOS泄漏電流監(jiān)控器300中包括的nMOS延遲電路的數(shù)目絕不限于三個(gè)。例如，當(dāng)在nMOS泄漏電流監(jiān)控器300中僅提供一個(gè)nMOS延遲電路時(shí)，僅必須去除所有nMOS延遲電路310和320以及NAND門(mén)341和343，并且振蕩控制信號(hào)nOSC被輸入到nMOS延遲電路330。例如，當(dāng)在nMOS泄漏電流監(jiān)控器300中提供兩個(gè)nMOS延遲電路時(shí)，僅必須去除nMOS延遲電路310，并且來(lái)自NOR門(mén)344的輸出信號(hào)被反饋回NAND門(mén)341的一個(gè)輸入端子。當(dāng)在nMOS泄漏電流監(jiān)控器300中提供四個(gè)或更多nMOS延遲電路時(shí)，NAND門(mén)和延遲電路二者在需要時(shí)可以添加到nMOS泄漏電流監(jiān)控器300。此外，盡管采用振蕩由NAND門(mén)341和343、反相器342和NOR門(mén)344控制的配置，但是用于控制振蕩的電路配置絕不限于該配置。只要在引起振蕩時(shí)可以將輸入到nMOS延遲電路的信號(hào)反相，那么也可以采用任何其它適合的配置，并且輸入信號(hào)可以被以如下方式固定:使得當(dāng)振蕩停止時(shí)至少一個(gè)輸入信號(hào)變成不同電位。例如，NAND門(mén)341和343中的每一個(gè)可以由NOR門(mén)取 代，并且NOR門(mén)344可以由NAND門(mén)取代。因此，當(dāng)振蕩控制信號(hào)nOSC保持在低電平時(shí)，輸入信號(hào)被反相，并且當(dāng)振蕩控制信號(hào)nOSC保持在高電平時(shí)，輸入信號(hào)cINl被固定到高電平，并且輸入信號(hào)cIN2和cIN3中的每一個(gè)被固定到低電平。nMOS延遲電路的配置圖4是示出第一實(shí)施例的測(cè)試電路210中的nMOS泄漏電流監(jiān)控器300中的nMOS延遲電路310的配置的電路圖。nMOS延遲電路310包括控制晶體管311、作為測(cè)量對(duì)象的晶體管312和電容器313。nMOS延遲電路320和330的每個(gè)配置與nMOS延遲電路310的
配置相同?？刂凭w管311根據(jù)輸入信號(hào)cINl來(lái)改變輸出信號(hào)cOUT的電位。例如，nMOS晶體管用作控制晶體管311。此外，在控制晶體管311中，其柵極端子連接到NOR門(mén)344的輸出端子，并且其源極電極連接到電源。此外，控制晶體管311的漏極電極連接到NAND門(mén)341的輸入端子、電容器313的一個(gè)端子和作為測(cè)量對(duì)象的晶體管312的漏極電極中的每一個(gè)。注意，控制晶體管311的柵極電極是輸入端子的示例，并且控制晶體管311的漏極電極是輸出端子的示例。作為測(cè)量對(duì)象的晶體管312是從其泄漏出作為測(cè)量對(duì)象的泄漏電流的晶體管。與控制晶體管311具有相同極性并且泄漏電流值大于來(lái)自控制晶體管311的泄漏電流值的MOS晶體管用作作為測(cè)量對(duì)象的晶體管312。在此，晶體管的極性意味著溝道的極性。當(dāng)使用n型控制晶體管311時(shí)，與此類(lèi)似，n型MOS晶體管被用作作為測(cè)量對(duì)象的晶體管312。此外，柵極寬度例如大于控制晶體管311的柵極寬度以便增大泄漏電流的晶體管被用作作為測(cè)量對(duì)象的晶體管312。此外，作為測(cè)量對(duì)象的晶體管312與控制晶體管311串聯(lián)連接于電源與地之間，以便通常保持在非導(dǎo)通狀態(tài)。具體來(lái)說(shuō)，在作為測(cè)量對(duì)象的晶體管312中，其柵極電極和源極電極的每一個(gè)接地，并且其漏極電極連接到控制晶體管311的漏極電極。注意，控制晶體管311和作為測(cè)量對(duì)象的晶體管312中的每一個(gè)絕不限于MOS晶體管，只要控制晶體管311和作為測(cè)量對(duì)象的晶體管312中的每一個(gè)由可替換的晶體管構(gòu)成即可。例如，控制晶體管311和作為測(cè)量對(duì)象的晶體管312中的每一個(gè)可以由結(jié)型場(chǎng)效應(yīng)晶體管構(gòu)成而不是由MOS型場(chǎng)效應(yīng)晶體管構(gòu)成。電容器313通過(guò)充電或放電來(lái)延遲信號(hào)的改變。電容器313的一個(gè)端子連接到電源，并且其另一個(gè)端子連接到控制晶體管311和作為測(cè)量對(duì)象的晶體管312的漏極電極中的每一個(gè)。對(duì)于這種電路來(lái)說(shuō)，當(dāng)輸入信號(hào)ClNl下降(fall)時(shí)，除子作為測(cè)量對(duì)象的晶體管312之外，控制晶體管311也變成非導(dǎo)通狀態(tài)。當(dāng)控制晶體管311也變成非導(dǎo)通狀態(tài)時(shí)，電容器313基于從作為測(cè)量對(duì)象的晶體管312泄漏的泄漏電流而被充電有電荷?？刂凭w管311的漏極端子處的電位由于電容器313的充電而降低，并且輸出信號(hào)cOUTl的下降被延遲了充電時(shí)間。在此，由于來(lái)自作為測(cè)量對(duì)象的晶體管312的泄漏電流值大于來(lái)自上述控制晶體管311的泄漏電流值，所以當(dāng)輸入信號(hào)cINl下降時(shí)，作為測(cè)量對(duì)象的晶體管312的漏極電極處的電位變得充分地低。因此，輸出信號(hào)cOUT可靠地下降。另一方面，當(dāng)輸入信號(hào)cINl上升(rise)時(shí)，控制晶體管311變成導(dǎo)通狀態(tài)，因此積累在電容器313中的電荷被放電`，使得輸出信號(hào)cOUTl相應(yīng)地上升。在此，假定Q為充電在電容器313中/從電容器313放電的電量的總和，假定C為電容器313的電容，并且假定V為電容器313的相對(duì)端子之間的電位差。電位差V在完成放電的階段中(或者在開(kāi)始充電的階段中)變得大致等于電源電壓。電量Q的單位例如為庫(kù)侖(C)或安培秒(A s)。電容的單位例如為法拉(F)，并且電位差V的單位為伏特(V)。此外，假定Im為控制晶體管311在導(dǎo)通狀態(tài)下輸出的電流(所謂的“開(kāi)啟狀態(tài)電流(on-state current) ”)，并且假定Ileak為從保持在非導(dǎo)通狀態(tài)的作為測(cè)量對(duì)象的晶體管312泄漏的泄漏電流。此外，假定THse為從輸入信號(hào)cINl的上升到輸出信號(hào)cOUTl的上升的時(shí)間(下文稱(chēng)為“上升延遲時(shí)間”)，并且假定Tfall為從輸入信號(hào)cINl的下降到輸出信號(hào)cOUTl的下降的時(shí)間(下文稱(chēng)為“下降延遲時(shí)間”)。Iffl^PIleak中每一個(gè)的單位例如為安培(A)，并且THse和Tfall中每一個(gè)的單位例如為秒⑶。因?yàn)樯鲜錾仙舆t時(shí)間THse是電容器313由于開(kāi)啟狀態(tài)電流Im的放電時(shí)間，所以表達(dá)式⑴在Q、Trise和Im之間成立:Q= 1nXTrise (I)另一方面，因?yàn)樯鲜鱿陆笛舆t時(shí)間Tfall是電容器313由于泄漏電流Ileak的充電時(shí)間，所以表達(dá)式⑵在^心和Ileak之間成立:
Q — IieaJ5XTfan ⑵從作為與電量有關(guān)的公式的Q = CV和表達(dá)式⑴和⑵推導(dǎo)出表達(dá)式(3)和⑷:Trise = CX V/1n (3)Tfall = CX V/Ileak (4)由于nMOS泄漏電流監(jiān)控器300包括三個(gè)nMOS延遲電路，所以當(dāng)假定T為nMOS泄漏電流監(jiān)控器300的輸出信號(hào)nOUT的振蕩周期并且不考慮除nMOS延遲電路310、320和330之外的邏輯門(mén)的任何延遲時(shí)，從表達(dá)式(3)和(4)推導(dǎo)出表達(dá)式(5):T = 3X (Trise+Tfall)= 3CX (V/1n+V/Ileak) (5)其中振蕩周期T的單位例如為秒(S)。然而，由于在表達(dá)式(5)中，泄漏電流Il6ak比開(kāi)啟狀態(tài)電流1 小得多，所以振蕩周期T可以按表達(dá)式(6)表達(dá)的形式來(lái)近似:T^3XTfall = 3CXV/Ileak (6)當(dāng)假定F為輸出信號(hào)nOUT的振蕩頻率時(shí)，從表達(dá)式(6)推導(dǎo)出表達(dá)式(7):F = 1/T = Ileak/{3 X (CV)} (7)其中振蕩頻率F的單位例如為赫茲(Hz)。通過(guò)使用表達(dá)式(7)，從振蕩頻率F的測(cè)量出的值計(jì)算出泄漏電流Ileak的精確值。[pMOS泄漏電流監(jiān)控器的配置圖5是示出第一實(shí)施例的測(cè)試電路210中的pMOS泄漏電流監(jiān)控器400的配置的電路圖。pMOS泄漏電流監(jiān)控器400包括pMOS延遲電路410、420和430、NAND門(mén)441和443、反相器442和NOR門(mén)444。NAND門(mén)441和443、反相器442和NOR門(mén)444的配置與nMOS泄漏電流監(jiān)控器300中的NAND門(mén)341和343、反相器342和NOR門(mén)344相同。也就是說(shuō)，除了 PMOS泄漏電流監(jiān)控器400包括pMOS延遲電路410等而不是包括nMOS延遲電路310等之外，pMOS泄漏電流監(jiān)控器400具有與nMOS泄漏電流監(jiān)控器300相同的配置。pMOS延遲電路410、420和430中的每一個(gè)用以根據(jù)從保持在非導(dǎo)通狀態(tài)的pMOS晶體管泄漏的泄漏電流值來(lái)延遲信號(hào)中的改變。pMOS延遲電路的配置圖6是示出第一實(shí)施例的測(cè)試電路210中的pMOS泄漏電流監(jiān)控器400中的pMOS延遲電路410的配置的電路圖。pMOS延遲電路410包括控制晶體管411、作為測(cè)量對(duì)象的晶體管412和電容器413。pMOS延遲電路420和430的每個(gè)配置與pMOS延遲電路410的
配置相同?？刂凭w管411根據(jù)輸入信號(hào)cINl來(lái)改變輸出信號(hào)cOUTl的值。例如，pMOS晶體管用作控制晶體管411。此外，在控制晶體管411中，其柵極端子連接到NOR門(mén)444的輸出端子，并且其源極電極接地。此外，控制晶體管411的漏極電極連接到NAND門(mén)441的輸入端子、電容器413的一個(gè)端子和作為測(cè)量對(duì)象的晶體管412的漏極電極中的每一個(gè)。作為測(cè)量對(duì)象的晶體管412是從其泄漏出作為測(cè)量對(duì)象的泄漏電流的晶體管。泄漏電流值大于來(lái)自控制晶體管411的泄漏 電流值并且具有與控制晶體管411相同的極性(例如，P型)的MOS晶體管被用作作為測(cè)量對(duì)象的晶體管412。此外，作為測(cè)量對(duì)象的晶體管412的柵極電極和源極電極中的每一個(gè)連接到電源，并且其漏極電極連接到控制晶體管411的漏極電極。電容器413通過(guò)充電或放電來(lái)延遲信號(hào)的改變。電容器413的一個(gè)端子接地，并且其另一個(gè)端子連接到控制晶體管411和作為測(cè)量對(duì)象的晶體管412的漏極電極中的每一個(gè)。對(duì)于這種電路來(lái)說(shuō)，當(dāng)輸入信號(hào)cINl上升時(shí)，除了作為測(cè)量對(duì)象的晶體管412之夕卜，控制晶體管411也變成非導(dǎo)通狀態(tài)。當(dāng)控制晶體管411也變成非導(dǎo)通狀態(tài)時(shí)，電容器413基于從作為測(cè)量對(duì)象的晶體管412泄漏的泄漏電流而被充電有電荷。因此，輸出信號(hào)cOUTl的上升被延遲了充電時(shí)間。

另一方面，當(dāng)輸入信號(hào)cINl下降時(shí)，控制晶體管411變成導(dǎo)通狀態(tài)，因此積累在電容器413中的電荷被放電,使得輸出信號(hào)cOUTl相應(yīng)地下降。nMOS延遲電路310根據(jù)泄漏電流來(lái)延遲輸入信號(hào)cINl的下降，而pMOS延遲電路410根據(jù)泄漏電流來(lái)延遲輸入信號(hào)cINl的上升。因此，當(dāng)在表達(dá)式￠)中，上升延遲時(shí)間Trise替代下降延遲時(shí)間Tfall時(shí)，獲得輸出信號(hào)pOUT的振蕩周期T。此外，類(lèi)似于輸出信號(hào)nOUT的情況，從表達(dá)式(7)計(jì)算出輸出信號(hào)pOUT的振蕩周期T。如上所述，根據(jù)本公開(kāi)的第一實(shí)施例，nMOS泄漏電流監(jiān)控器300可以使輸出端子處的電位以對(duì)應(yīng)于來(lái)自nMOS晶體管的泄漏電流的頻率振蕩。具體來(lái)說(shuō)，當(dāng)在nMOS泄漏電流監(jiān)控器300中，n型控制晶體管311進(jìn)入非導(dǎo)通狀態(tài)時(shí)，電容器313根據(jù)從作為測(cè)量對(duì)象的晶體管312泄漏的泄漏電流值來(lái)延遲輸出端子處的電位改變，其中晶體管312的溝道極性也為n型。NOR門(mén)344使其輸出端子處的電位反相，并將反相后的電位反饋回控制晶體管311的輸入端子。因此，輸出端子處的電位以對(duì)應(yīng)于泄漏電流值的頻率改變。此外，n型晶體管之間的泄漏電流的差異離散通常小于n型晶體管與p型晶體管之間的泄漏電流的差異離散。鑒于此原因，測(cè)試電路210可以通過(guò)抑制晶體管之間的泄漏電流的差異離散的影響來(lái)精確測(cè)量n型晶體管的泄漏電流。這也適用于來(lái)自p型晶體管的泄漏電流。此外，由于測(cè)試電路210可以精確測(cè)量泄漏電流，所以測(cè)試電路210可以執(zhí)行用于確定晶體管是否為具有高精確度的無(wú)缺陷產(chǎn)品的測(cè)試(例如，晶片測(cè)試)。在此，晶片測(cè)試使得在晶片的制造完成之后進(jìn)行對(duì)整個(gè)電路的關(guān)斷狀態(tài)電流(off-state current)的測(cè)量和以低時(shí)鐘頻率對(duì)電路操作的驗(yàn)證。此外，基于晶片測(cè)試的結(jié)果來(lái)選擇無(wú)缺陷產(chǎn)品，并且對(duì)于僅這樣選擇出的無(wú)缺陷產(chǎn)品裝配到其中的模塊進(jìn)行作為最終操作驗(yàn)證的模塊測(cè)試。晶片測(cè)試中精確度的增加使得晶片測(cè)試的結(jié)果和模塊測(cè)試的結(jié)果彼此很好地一致。鑒于此原因，減少了由于晶片測(cè)試的結(jié)果與模塊測(cè)試的結(jié)果之間的不一致導(dǎo)致的損失，從而降低了制造成本。此外，由于nMOS泄漏電流監(jiān)控器300和pMOS泄漏電流監(jiān)控器400中的每一個(gè)中不必提供諸如比較器之類(lèi)的任何高成本元件和比較器的參考電壓，所以易于將nMOS泄漏電流監(jiān)控器300和pMOS泄漏電流監(jiān)控器400并入集成電路中。例如，nMOS泄漏電流監(jiān)控器300和pMOS泄漏電流監(jiān)控器400可以容易地并入通過(guò)使用用于在上面先前鋪有晶體管的襯底上形成電路的門(mén)陣列系統(tǒng)、用于安置所設(shè)計(jì)的標(biāo)準(zhǔn)單元等的標(biāo)準(zhǔn)單元系統(tǒng)而制造的集成電路中。注意，測(cè)試電路210也可以從泄漏電流獲得半導(dǎo)體集成電路100的溫度。通常，隨著晶體管溫度的上升，來(lái)自晶體管的泄漏電流增大。測(cè)試電路210可以基于泄漏電流的溫度依存特性(temperature dependencycharacteristies)來(lái)從泄漏電流監(jiān)控半導(dǎo)體集成電路100的溫度。當(dāng)期望監(jiān)控溫度時(shí)，優(yōu)選的是，預(yù)先在半導(dǎo)體集成電路100保持在已知溫度的狀態(tài)中測(cè)量振蕩頻率，并且基于從振蕩頻率獲得的泄漏電流和半導(dǎo)體集成電路100被保持在的溫度這二者來(lái)校正表示泄漏電流的溫度依存特性的溫度依存模型。修改的變化以下將參考圖7描述第一實(shí)施例的修改的變化。圖7是示出第一實(shí)施例的修改的變化中的nMOS延遲電路310的配置的電路圖。第一實(shí)施例的修改的變化中的nMOS延遲電路310的配置與第一實(shí)施例中的nMOS延遲電路310的配置的不同之處在于:作為測(cè)量對(duì)象的晶體管312包括彼此并聯(lián)連接的多個(gè)nMOS晶體管。作為測(cè)量對(duì)象的晶體管312包括諸如nMOS晶體管314、315、316和317之類(lèi)的多個(gè)nMOS晶體管。多個(gè)nMOS晶體管314、315、316和317的漏極電極中的每一個(gè)連接到控制晶體管311的漏極電極。此外，多個(gè)nMOS晶體管314、315、316和317的源極電極和柵極電極中的每一個(gè)接地。作為測(cè)量對(duì)象的晶體管312包括足夠數(shù)目的nMOS晶體管(例如，數(shù)十個(gè)nMOS晶體管)，使得來(lái)自nMOS晶體管314等的泄漏電流的總值變得大于來(lái)自控制晶體管311的泄漏電流值。如上所述，在第一實(shí)施例的修改的變化中，作為測(cè)量對(duì)象的晶體管312包括彼此并聯(lián)連接的多個(gè)nMOS晶體管。因此，即使當(dāng)不調(diào)整柵極寬度時(shí)，也可以從作為測(cè)量對(duì)象的晶體管312泄漏出值大于來(lái)自控制晶體管311的泄漏電流值的大泄漏電流。2.第二實(shí)施例測(cè)試電路的配置
以下將參考圖8至14來(lái)描述根據(jù)本公開(kāi)的第二實(shí)施例的測(cè)試電路。圖8是示出根據(jù)本公開(kāi)第二實(shí)施例的測(cè)試電路210的配置的方框圖。第二實(shí)施例的測(cè)試電路210與第一實(shí)施例的測(cè)試電路210的不同之處在于:控制電路211還將模式信號(hào)MODE分別輸出到nMOS泄漏電流監(jiān)控器300、pM0S泄漏電流監(jiān)控器400和反相器環(huán)500。模式信號(hào)MODE由分別輸入到nMOS泄漏電流監(jiān)控器300、pM0S泄漏電流監(jiān)控器400和反相器環(huán)500的模式信號(hào)nMODE、pMODE 和 iMODE 構(gòu)成。模式信號(hào)MODE是如下信號(hào):根據(jù)該信號(hào)來(lái)指示是否根據(jù)泄漏電流對(duì)信號(hào)進(jìn)行延遲。例如，當(dāng)信號(hào)被根據(jù)泄漏電流來(lái)延遲時(shí)，模式信號(hào)被設(shè)定為低電平，并且當(dāng)信號(hào)不被根據(jù)泄漏電流延遲時(shí)，模式信號(hào)被設(shè)定為高電平。此外，根據(jù)控制信號(hào)來(lái)控制每個(gè)模式信號(hào)MODE。例如，根據(jù)控制信號(hào)來(lái)指示模式信號(hào)MODE被各自保持在低電平或高電平的時(shí)間。當(dāng)振蕩控制信號(hào)(n0SC、p0SC或iOSC)被保持在高電平并且模式信號(hào)MODE被保持在低電平時(shí)，輸出信號(hào)(n0UT、p0UT或iOUT)以對(duì)應(yīng)于泄漏電流的頻率而改變。在這種情況下，控制電路211測(cè)量輸出信號(hào)的頻率并輸出所產(chǎn)生的輸出信號(hào)。另一方面，當(dāng)振蕩控制信號(hào)和模式信號(hào)MODE中的每一個(gè)被保持在高電平時(shí),輸出信號(hào)以對(duì)應(yīng)于開(kāi)啟狀態(tài)電流的頻率而改變。在這種情況下，控制電路211不測(cè)量輸出信號(hào)的頻率，并在經(jīng)過(guò)給定時(shí)間之后將模式信號(hào)MODE設(shè)定為低電平。振蕩控制信號(hào)和模式信號(hào)MODE中的每一個(gè)被保持在高電平,從而輸出信號(hào)以對(duì)應(yīng)于開(kāi)啟狀態(tài)電流的頻率振蕩，并且作為測(cè)試電路210的測(cè)量對(duì)象的晶體管與輸出信號(hào)的振蕩持續(xù)的時(shí)間相對(duì)應(yīng)地惡化(deteriorate)。鑒于此原因，在晶體管的惡化之前和之后測(cè)量泄漏電流，從而使得可以獲得晶體管的惡化程度。注意，當(dāng)晶體管惡化時(shí)，為了縮短測(cè)試時(shí)間，例如，通常使用一種用于將測(cè)試電路210放置在比正常操作階段中的溫度或電壓更高的環(huán)境下并加速晶體管的惡化的技術(shù)。nMOS泄漏電流監(jiān)控器的配置圖9是示出第二實(shí)施例的測(cè)試電路210中的nMOS泄漏電流監(jiān)控器300的配置的電路圖。除了模式信號(hào)nMODE被輸入到nMOS泄漏電流監(jiān)控器300，并且nMOS泄漏電流監(jiān)控器300包括nMOS延遲電路350、360和370而不是包括nMOS延遲電路310、320和330之夕卜，第二實(shí)施例的測(cè)試電路210中的nMOS泄漏電流監(jiān)控器300的配置與第一實(shí)施例的測(cè)試電路210中的nMOS泄漏電流監(jiān)控器300的配置相同。nMOS延遲電路350根據(jù)模式信號(hào)nMODE來(lái)改變信號(hào)的延遲時(shí)間。例如，當(dāng)模式信號(hào)nMODE保持在低電平時(shí)，nMOS延遲電路350根據(jù)泄漏電流來(lái)延遲信號(hào)。另一方面，當(dāng)模式信號(hào)nMODE保持在高電平時(shí)，nMOS延遲電路350根據(jù)開(kāi)啟狀態(tài)電流來(lái)延遲信號(hào)。nMOS延遲電路360和370的每個(gè)配置與nMOS延遲電路350的配置相同。nMOS延遲電路的配置圖10是示出第二實(shí)施例的測(cè)試電路210中的nMOS泄漏電流監(jiān)控器300中的nMOS延遲電路350的配置的電路圖。第二實(shí)施例的測(cè)試電路210中的nMOS泄漏電流監(jiān)控器300中的nMOS延遲電路350的配置與第一實(shí)施例的測(cè)試電路210中的nMOS泄漏電流監(jiān)控器300中的nMOS延遲電路310的配置的不同之處在于:nM0S延遲電路350還包括反相器351和NOR門(mén)352。此外，nMOS延遲電路350中作為測(cè)量對(duì)象的晶體管312的柵極電極不接地，而是連接到NOR門(mén)352的輸出端子。反相器351使模式信號(hào)nMODE反相，并將反相后的模式信號(hào)輸出到NOR門(mén)352的輸入端子。NOR門(mén)352 將輸入信號(hào)cINl和通過(guò)反相器351中的反相獲得的模式信號(hào)nMODE的“或非”輸出到作為測(cè)量對(duì)象的晶體管312的柵極電極。反相器351和NOR門(mén)352 二者的添加使得當(dāng)模式信號(hào)nMODE保持在低電平時(shí)，作為測(cè)量對(duì)象的晶體管312通常保持在非導(dǎo)通狀態(tài)，而不管輸入信號(hào)cINl的改變。鑒于此原因，下降延遲時(shí)間Tfall變成對(duì)應(yīng)于泄漏電流的時(shí)間。另一方面，當(dāng)模式信號(hào)nMODE保持在高電平時(shí)，作為測(cè)量對(duì)象的晶體管312根據(jù)輸入信號(hào)cINl的改變而變成非導(dǎo)通狀態(tài)或?qū)顟B(tài)。具體來(lái)說(shuō)，作為測(cè)量對(duì)象的晶體管312在輸入信號(hào)cINl保持在高電平時(shí)變?yōu)榉菍?dǎo)通狀態(tài)，并且在輸入信號(hào)cINl保持在低電平時(shí)變?yōu)閷?dǎo)通狀態(tài)。因此，下降延遲時(shí)間Tfall變成對(duì)應(yīng)于開(kāi)啟狀態(tài)電流的時(shí)間。注意，用于控制延遲的電路絕不限于由反相器351和NOR門(mén)352構(gòu)成的電路，只要其能夠根據(jù)泄漏電流來(lái)控制是否引起延遲即可。例如，基于狄摩根定理，由反相器和AND(與，邏輯積)構(gòu)成的電路可以替代由反相器351和NOR門(mén)352構(gòu)成的電路。在這種情況下，僅需要反相器使輸入信號(hào)cINl反相，并且AND門(mén)將反相后的信號(hào)和模式信號(hào)nMODE的邏輯積輸出到作為測(cè)量對(duì)象的晶體管312。[pMOS泄漏電流監(jiān)控器的配置圖11是示出第二實(shí)施例的測(cè)試電路210中的pMOS泄漏電流監(jiān)控器400的配置的電路圖。除了模式信號(hào)PMODE被輸入到pMOS泄漏電流監(jiān)控器400，并且pMOS泄漏電流監(jiān)控器400包括pMOS延遲電路450、460和470而不是包括pMOS延遲電路410、420和430之夕卜，第二實(shí)施例的測(cè)試電路210中的pMOS泄漏電流監(jiān)控器400的配置與第一實(shí)施例的測(cè)試電路210中的pMOS泄漏電流監(jiān)控器400的配置相同。pMOS延遲電路450、460和470中的每一個(gè)根據(jù)模式信號(hào)pMODE來(lái)改變信號(hào)的延遲時(shí)間。pMOS延遲電路的配置圖12是示出第二實(shí)施例的測(cè)試電路210的pMOS泄漏電流監(jiān)控器400中的pMOS延遲電路450的配置的電路圖。第二實(shí)施例的測(cè)試電路210中的pMOS泄漏電流監(jiān)控器400中的pMOS延遲電路450的配置與第一實(shí)施例的測(cè)試電路210中的pMOS泄漏電流監(jiān)控器400中的pMOS延遲電路410的配置的不同之處在于:pM0S延遲電路450還包括NAND門(mén)451。此外，作為測(cè)量對(duì)象的晶體管412的柵極電極不連接到電源，而是連接到NAND門(mén)451的輸出端子。NAND門(mén)451將輸入信號(hào)cINl與模式信號(hào)pMODE的“與非”輸出到作為測(cè)量對(duì)象的晶體管412的柵極電極。NAND門(mén)451的添加使得當(dāng)模式信號(hào)pMODE保持在低電平時(shí)，作為測(cè)量對(duì)象的晶體管412通常保持在非導(dǎo)通狀態(tài)，因此上升延遲時(shí)間I；ise變成對(duì)應(yīng)于泄漏電流的時(shí)間。另一方面，當(dāng)模式信號(hào)pMODE保持在高電平時(shí)，作為測(cè)量對(duì)象的晶體管412對(duì)應(yīng)于輸入信號(hào)cINl而變成非導(dǎo)通狀態(tài)或?qū)顟B(tài)，因此上升延遲時(shí)間I；ise變成對(duì)應(yīng)于開(kāi)啟狀態(tài)電流的時(shí)間。注意，用于控制延遲的電路絕不限于由NAND門(mén)451構(gòu)成的電路，只要其可以根據(jù)泄漏電流來(lái)控制是否引起延遲即可。nMOS泄漏電流監(jiān)控器的操作圖13是說(shuō)明第二實(shí)施例的測(cè)試電路210中的nMOS泄漏電流監(jiān)控器300的操作的表格。當(dāng)振蕩控制信號(hào)nOSC保持在`高電平而模式信號(hào)nMODE保持在低電平時(shí)，nMOS泄漏電流監(jiān)控器300中作為測(cè)量對(duì)象的晶體管312通常保持在非導(dǎo)通狀態(tài)。鑒于此原因，輸出信號(hào)nOUT以對(duì)應(yīng)于泄漏電流的頻率而改變。從振蕩頻率測(cè)量出泄漏電流。當(dāng)振蕩控制信號(hào)nOSC和模式信號(hào)nMODE中的每一個(gè)保持在高電平時(shí)，作為測(cè)量對(duì)象的晶體管312通常根據(jù)輸入信號(hào)而保持在導(dǎo)通狀態(tài)或非導(dǎo)通狀態(tài)。鑒于此原因，輸出信號(hào)nOUT以對(duì)應(yīng)于開(kāi)啟狀態(tài)電流的頻率改變。輸出信號(hào)nOUT以對(duì)應(yīng)于開(kāi)啟狀態(tài)電流的頻率長(zhǎng)時(shí)間持續(xù)振蕩，從而使作為測(cè)量對(duì)象的晶體管312惡化。當(dāng)振蕩控制信號(hào)nOSC保持在低電平時(shí)，不管模式信號(hào)nMODE如何，輸出信號(hào)nOSC都被固定為低電平，因此振蕩被停止。作為測(cè)量對(duì)象的晶體管312根據(jù)模式信號(hào)nMODE而被固定為非導(dǎo)通狀態(tài)或?qū)顟B(tài)。具體來(lái)說(shuō)，當(dāng)模式信號(hào)nMODE保持在高電平時(shí)，作為測(cè)量對(duì)象的晶體管312被固定為導(dǎo)通狀態(tài)，而當(dāng)模式信號(hào)nMODE保持在低電平時(shí)，作為測(cè)量對(duì)象的晶體管312被固定為非導(dǎo)通狀態(tài)。控制電路的操作圖14是說(shuō)明第二實(shí)施例的測(cè)試電路210中的控制電路211的操作的流程圖。此操作例如在用于測(cè)量晶體管的時(shí)間改變程度的測(cè)試開(kāi)始時(shí)開(kāi)始。在步驟S910的處理中，控制電路211將模式信號(hào)MODE設(shè)定為低電平，并在晶體管的惡化之前測(cè)量晶體管的泄漏電流。接下來(lái)，在步驟S920的處理中，控制電路211將模式信號(hào)MODE設(shè)定為高電平，并因此在高溫、高壓等環(huán)境下使晶體管惡化。此外，在步驟S930的處理中，控制電路211將模式信號(hào)MODE設(shè)定為低電平，并在晶體管在高溫、高壓等環(huán)境下的惡化之后測(cè)量晶體管的泄漏電流。在完成步驟S930中的處理之后，控制電路211結(jié)束操作。分別從晶體管惡化之前和之后在步驟S910的處理和步驟S930的處理中測(cè)量到的泄漏電流來(lái)獲得晶體管的惡化程度。如上所述，根據(jù)本公開(kāi)的第二實(shí)施例，nMOS泄漏電流監(jiān)控器300可以使輸出信號(hào)以對(duì)應(yīng)于泄漏電流的頻率和對(duì)應(yīng)于開(kāi)啟狀態(tài)電流的頻率中的一個(gè)頻率振蕩。具體來(lái)說(shuō)，當(dāng)保持在低電平并且指示了延遲的模式信號(hào)nMODE被輸入時(shí)，nMOS泄漏電流監(jiān)控器300將nMOS晶體管保持在非導(dǎo)通狀態(tài)。另一方面，當(dāng)保持在高電平的模式信號(hào)nMODE被輸入時(shí)，nMOS泄漏電流監(jiān)控器300根據(jù)輸入信號(hào)cINl將nMOS晶體管保持在非導(dǎo)通狀態(tài)或?qū)顟B(tài)。因此，當(dāng)模式信號(hào)nMODE保持在低電平時(shí)，輸出信號(hào)nOUT以對(duì)應(yīng)于泄漏電流的頻率振蕩，并且當(dāng)模式信號(hào)nMODE保持在高電平時(shí)，輸出信號(hào)nOUT以對(duì)應(yīng)于開(kāi)啟狀態(tài)電流的頻率振蕩。因此，當(dāng)輸出信號(hào)nOUT以對(duì)應(yīng)于開(kāi)啟狀態(tài)電流的頻率長(zhǎng)時(shí)間振蕩,并且在長(zhǎng)時(shí)間振蕩之前和之后的泄漏電流被分別測(cè)量時(shí)，從這些泄漏電流獲得nMOS晶體管的惡化程度。這也適用于pMOS晶體管。注意，上述實(shí)施例僅示出用于實(shí)施本公開(kāi)的示例，并且實(shí)施例中的內(nèi)容與隨附權(quán)利要求書(shū)中用于說(shuō)明本公開(kāi)的內(nèi)容具有對(duì)應(yīng)關(guān)系。同樣，隨附權(quán)利要求書(shū)中用于說(shuō)明本公開(kāi)的內(nèi)容與本公開(kāi)的實(shí)施例中與隨附權(quán)利要求書(shū)中用于說(shuō)明本公開(kāi)的內(nèi)容具有相同名稱(chēng)的內(nèi)容具有對(duì)應(yīng)關(guān)系。然而，本公開(kāi)絕不限于上述實(shí)施例，并且可以通過(guò)在不脫離本公開(kāi)的主題的情況下對(duì)實(shí)施例進(jìn)行各種改變來(lái)實(shí)施。注意，本公開(kāi)也可以采用以下構(gòu)造。(I) 一種振蕩電路，包括:控制晶體管，其通過(guò)根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一來(lái)改變其輸出端子處的電位；作為測(cè)量對(duì)象的晶體管，其具有與所述控制晶體管的溝道極性相同的溝道極性，并且與所述控制晶體管串聯(lián)連接在電源與地之間；電容器，當(dāng)所述控制晶體管從所述導(dǎo)通狀態(tài)進(jìn)入所述非導(dǎo)通狀態(tài)時(shí)，所述電容器根據(jù)從所述作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流值來(lái)延遲所述控制晶體管的所述輸出端子處的電位的改變；和反相電路，其使所述控制晶體管的所述輸出端子處的電位反相，從而將反相后的電位反饋回所述控制晶體管的所述輸入端子。(2)如段落(I)中所述的振蕩電路，還包括延遲控制部分，其配置成當(dāng)指示延遲所述控制晶體管的所述輸出端子處的電位的改變的延遲指示信號(hào)被輸入時(shí)，使得所述作為測(cè)量對(duì)象的晶體管進(jìn)入所述非導(dǎo)通狀態(tài)，并且當(dāng)所述延遲指示信號(hào)末被輸入時(shí)，使得所述作為測(cè)量對(duì)象的晶體管根據(jù)所述控制晶體管的所述輸入端子處的電位而進(jìn)入所述導(dǎo)通狀態(tài)和所述非導(dǎo)通狀態(tài)之一。(3)如段落⑴中所述的振蕩電路，其中所述作為測(cè)量對(duì)象的晶體管包括:控制端子，通過(guò)該控制端子來(lái)控制所述作為測(cè)量對(duì)象的晶體管，以將其保持在所述導(dǎo)通狀態(tài)或所述非導(dǎo)通狀態(tài)；
第一連接端子，其連接到所述電源或者所述地并且連接到所述控制端子；和第二連接端子，其連接到所述控制晶體管的所述輸出端子。(4)如段落⑴至⑶中任一段所述的振蕩電路，其中所述作為測(cè)量對(duì)象的晶體管是以下晶體管:當(dāng)所述作為測(cè)量對(duì)象的晶體管和所述控制晶體管中每一個(gè)都保持在所述非導(dǎo)通狀態(tài)時(shí)，從該晶體管泄漏的泄漏電流值大于從所述控制晶體管泄漏的泄漏電流值。(5)如段落⑷中所述的振蕩電路，其中所述作為測(cè)量對(duì)象的晶體管包括彼此并聯(lián)連接在所述電源與所述地之間的多個(gè)晶體管；并且所述多個(gè)晶體管是各自具有與所述控制晶體管的溝道極性相同的溝道極性的晶體管。(6)如段落⑴至(5)中任一段所述的振蕩電路，其中所述反相電路使所述控制晶體管的所述輸出端子處的電位反相，從而在指示所述輸出端子處的電位進(jìn)行振蕩的振蕩指示信號(hào)被輸入時(shí)將反相后的電位反饋回所述控制晶體管的所述輸入端子，并且在所述振蕩指示信號(hào)未被輸入時(shí)將所述輸入端子處的電位固定到預(yù)定電位。(7) 一種振蕩電路,包括:延遲電路組，其具有多個(gè)延遲電路，所述多個(gè)延遲電路各自包括:控制晶體管，其通過(guò)根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一來(lái)改變其輸出端子處的電位；作為測(cè)量對(duì)象的晶體管，其具有與所述控制晶體管的溝道極性相同的溝道極性，并且與所述控制晶體管串聯(lián)連接在電源與地之間；和電容器，當(dāng)所述控制晶體管從所述導(dǎo)通狀態(tài)進(jìn)入所述非導(dǎo)通狀態(tài)時(shí)，所述電容器根據(jù)從所述作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流值來(lái)延遲所述控制晶體管的所述輸出端子處的電位的改變，其中通過(guò)在所述多個(gè)延遲電路的輸出端子和輸入端子之間的連接，所述多個(gè)延遲電路以環(huán)形方式連接；和振蕩控制電路，其在指示所述多個(gè)延遲電路的所述輸出端子處的電位進(jìn)行振蕩的振蕩指示信號(hào)被輸入時(shí)，將所述多個(gè)延遲電路的輸出端子處的電位反相，從而使得反相后的電位是連接到各個(gè)輸出端子的輸入端子處的電位，并且在所述振蕩指示信號(hào)末被輸入時(shí)，以如下方式固定所述輸入端子處的電位:所述多個(gè)延遲電路的輸入端子處的電位中的至少一個(gè)電位變成具有不同極性的電位。(8) —種測(cè)試電路，包括:振蕩電路，其包括:控制晶體管，其通過(guò)根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一來(lái)改變其輸出端子處的電位；作為測(cè)量對(duì)象的晶體管，其具有與所述控制晶體管的溝道極性相同的溝道極性，并且與所述控制晶體管串聯(lián)連接在電源與地之間；電容器，當(dāng)所述控制晶體管從所述導(dǎo)通狀態(tài)進(jìn)入所述非導(dǎo)通狀態(tài)時(shí)，所述電容器根據(jù)從所述作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流來(lái)延遲所述輸出端子處的電位的改變；和反相電路，其使所述控制晶體管的所述輸出端子處的電位反相，從而將反相后的電位反饋回所述控制晶體管的所述輸入端子；和計(jì)數(shù)電路，其對(duì)所述輸出端子處的電位在預(yù)定時(shí)間段內(nèi)被反相的次數(shù)進(jìn)行計(jì)數(shù)。(9) 一種測(cè)試電路，包括:延遲電路組，其具有多個(gè)延遲電路，所述多個(gè)延遲電路各自包括:控制晶體管，其通過(guò)根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一來(lái)改變其輸出端子處的電位；作為測(cè)量對(duì)象的晶體管，其具有與所述控制晶體管的溝道極性相同的溝道極性，并且與所述控制晶體管串聯(lián)連接在電源與地之間；和電容器，當(dāng)所述控制晶體管從所述導(dǎo)通狀態(tài)進(jìn)入所述非導(dǎo)通狀態(tài)時(shí)，所述電容器根據(jù)從所述作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流值來(lái)延遲所述控制晶體管的所述輸出端子處的電位的改變，其中通過(guò)在所述多個(gè)延遲電路的輸出端子和輸入端子之間的連接，所述多個(gè)延遲電路以環(huán)形方式連接；振蕩控制電路，其在指示所述多個(gè)延遲電路的所述輸出端子處的電位進(jìn)行振蕩的振蕩指示信號(hào)被輸入時(shí)，將所述多個(gè)延遲電路的輸出端子處的電位反相，從而使得反相后的電位是連接到各個(gè)輸出端子的輸入端子處的電位，并且在所述振蕩指示信號(hào)未被輸入時(shí)，以如下方式固定所述輸入端子處的電位:所述多個(gè)延遲電路的輸入端子處的電位中的至少一個(gè)電位變成具有不同極性的電位；和計(jì)數(shù)電路，其對(duì)任一個(gè)所述輸出端子處的電位在預(yù)定時(shí)間段內(nèi)被反相的次數(shù)進(jìn)行計(jì)數(shù)。本公開(kāi)包含與2011年11月28日在日本專(zhuān)利局提交的日本優(yōu)先權(quán)專(zhuān)利申請(qǐng)JP2011-258424中公開(kāi)內(nèi)容有關(guān)的主題，該申請(qǐng)的全部?jī)?nèi)容以引用的方式并入本文。
權(quán)利要求
1.一種振蕩電路,包括: 控制晶體管，其通過(guò)根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一來(lái)改變其輸出端子處的電位； 作為測(cè)量對(duì)象的晶體管，其具有與所述控制晶體管的溝道極性相同的溝道極性，并且與所述控制晶體管串聯(lián)連接在電源與地之間； 電容器，當(dāng)所述控制晶體管從所述導(dǎo)通狀態(tài)進(jìn)入所述非導(dǎo)通狀態(tài)時(shí)，所述電容器根據(jù)從所述作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流值來(lái)延遲所述控制晶體管的所述輸出端子處的電位的改變；和 反相電路，其使所述控制晶體管的所述輸出端子處的電位反相，從而將反相后的電位反饋回所述控制晶體管的所述輸入端子。
2.根據(jù)權(quán)利要求1所述的振蕩電路，還包括 延遲控制部分，其配置成當(dāng)指示延遲所述控制晶體管的所述輸出端子處的電位的改變的延遲指示信號(hào)被輸入時(shí)，使得所述作為測(cè)量對(duì)象的晶體管進(jìn)入所述非導(dǎo)通狀態(tài)，并且當(dāng)所述延遲指示信號(hào)未被輸入時(shí)，使得所述作為測(cè)量對(duì)象的晶體管根據(jù)所述控制晶體管的所述輸入端子處的電位而進(jìn)入所述導(dǎo)通狀態(tài)和所述非導(dǎo)通狀態(tài)之一。
3.根據(jù)權(quán)利要求1所述的振蕩電路， 其中所述作為測(cè)量對(duì)象的晶體管包括: 控制端子，通過(guò)該控制端子來(lái) 控制所述作為測(cè)量對(duì)象的晶體管，以將其保持在所述導(dǎo)通狀態(tài)或所述非導(dǎo)通狀態(tài)； 第一連接端子，其連接到所述電源或者所述地并且連接到所述控制端子；和 第二連接端子，其連接到所述控制晶體管的所述輸出端子。
4.根據(jù)權(quán)利要求1中所述的振蕩電路，其中所述作為測(cè)量對(duì)象的晶體管是以下晶體管:當(dāng)所述作為測(cè)量對(duì)象的晶體管和所述控制晶體管中每一個(gè)都保持在所述非導(dǎo)通狀態(tài)時(shí)，從該晶體管泄漏的泄漏電流值大于從所述控制晶體管泄漏的泄漏電流值。
5.根據(jù)權(quán)利要求4所述的振蕩電路， 其中所述作為測(cè)量對(duì)象的晶體管包括彼此并聯(lián)連接在所述電源與所述地之間的多個(gè)晶體管；并且 所述多個(gè)晶體管是各自具有與所述控制晶體管的溝道極性相同的溝道極性的晶體管。
6.根據(jù)權(quán)利要求1所述的振蕩電路，其中所述反相電路使所述控制晶體管的所述輸出端子處的電位反相，從而在指示所述輸出端子處的電位進(jìn)行振蕩的振蕩指示信號(hào)被輸入時(shí)將反相后的電位反饋回所述控制晶體管的所述輸入端子，并且在所述振蕩指示信號(hào)未被輸入時(shí)將所述輸入端子處的電位固定到預(yù)定電位。
7.—種振蕩電路,包括: 延遲電路組，其具有多個(gè)延遲電路，所述多個(gè)延遲電路各自包括:控制晶體管，其通過(guò)根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一來(lái)改變其輸出端子處的電位；作為測(cè)量對(duì)象的晶體管，其具有與所述控制晶體管的溝道極性相同的溝道極性，并且與所述控制晶體管串聯(lián)連接在電源與地之間；和電容器，當(dāng)所述控制晶體管從所述導(dǎo)通狀態(tài)進(jìn)入所述非導(dǎo)通狀態(tài)時(shí)，所述電容器根據(jù)從所述作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流值來(lái)延遲所述控制晶體管的所述輸出端子處的電位的改變，其中通過(guò)在所述多個(gè)延遲電路的輸出單子和輸入端子之間的連接，所述多個(gè)延遲電路以環(huán)形方式連接；和 振蕩控制電路，其在指示所述多個(gè)延遲電路的輸出端子處的電位進(jìn)行振蕩的振蕩指示信號(hào)被輸入時(shí)，使所述多個(gè)延遲電路的輸出端子處的電位反相，從而使得反相后的電位是連接到各個(gè)輸出端子的輸入端子處的電位，并且在所述振蕩指示信號(hào)未被輸入時(shí)，以如下方式固定所述輸入端子處的電位:所述多個(gè)延遲電路的輸入端子處的電位中的至少一個(gè)電位變成具有不同極性的電位。
8.—種測(cè)試電路,包括: 振蕩電路，包括:控制晶體管，其通過(guò)根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一來(lái)改變其輸出端子處的電位；作為測(cè)量對(duì)象的晶體管，其具有與所述控制晶體管的溝道極性相同的溝道極性，并且與所述控制晶體管串聯(lián)連接在電源與地之間；電容器，當(dāng)所述控制晶體管從所述導(dǎo)通狀態(tài)進(jìn)入所述非導(dǎo)通狀態(tài)時(shí)，所述電容器根據(jù)從所述作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流來(lái)延遲所述輸出端子處的電位的改變；和反相電路，其使所述控制晶體管的所述輸出端子處的電位反相，從而將反相后的電位反饋回所述控制晶體管的所述輸入端子；和 計(jì)數(shù)電路，其對(duì)所述輸出端子處的電位在預(yù)定時(shí)間段內(nèi)被反相的次數(shù)進(jìn)行計(jì)數(shù)。
9.一種測(cè)試電路,包括: 延遲電路組，其具有多個(gè)延遲電路，所述多個(gè)延遲電路各自包括:控制晶體管，其通過(guò)根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一來(lái)改變其輸出端子處的電位；作為測(cè)量對(duì)象的晶體管，其具有與所述控制晶體管的溝道極性相同的溝道極性，并且與所述控制晶體管串聯(lián)連接在電源與地之間；和電容器，當(dāng)所述控制晶體管從所述導(dǎo)通狀態(tài)進(jìn)入所述非導(dǎo)通狀態(tài)時(shí)，所述電容器根據(jù)從所述作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流值來(lái)延遲所述控制晶體管的所述輸出端子處的電位的改變，其中通過(guò)所述多個(gè)延遲電路的輸出端子和輸入端子之間的連接，所述多個(gè)延遲電路以環(huán)形方式連接； 振蕩控制電路，其在指示所述多個(gè)延遲電路的輸出端子處的電位進(jìn)行振蕩的振蕩指示信號(hào)被輸入時(shí)，使所述多個(gè)延遲電路的輸出端子處的電位反相，從而使得反相后的電位是連接到各個(gè)輸出端子的輸入端子處的電位，并且在所述振蕩指示信號(hào)未被輸入時(shí)，以如下方式固定所述輸入端子處的電位:所述多個(gè)延遲電路的輸入端子處的電位中的至少一個(gè)電位變成具有不同極性的電位；利 計(jì)數(shù)電路，其對(duì)任一個(gè)所述輸出端子處的電位在預(yù)定時(shí)間段內(nèi)被反相的次數(shù)進(jìn)行計(jì)數(shù)。
全文摘要
本公開(kāi)涉及振蕩電路和測(cè)試電路。本文公開(kāi)一種振蕩電路，包括控制晶體管，其通過(guò)根據(jù)其輸入端子處的電位而進(jìn)入導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之一來(lái)改變其輸出端子處的電位；作為測(cè)量對(duì)象的晶體管，其具有與控制晶體管的溝道極性相同的溝道極性，并且與控制晶體管串聯(lián)連接在電源與地之間；電容器，當(dāng)控制晶體管從導(dǎo)通狀態(tài)進(jìn)入非導(dǎo)通狀態(tài)時(shí)，該電容器根據(jù)從作為測(cè)量對(duì)象的晶體管泄漏的泄漏電流值來(lái)延遲輸出端子處的電位改變；和反相電路，其使輸出端子處的電位反相，從而將反相后的電位反饋回輸入端子。
文檔編號(hào)G01R31/28GK103163444SQ201210477729
公開(kāi)日2013年6月19日 申請(qǐng)日期2012年11月21日 優(yōu)先權(quán)日2011年11月28日
發(fā)明者寺田晴彥, 本間纮平 申請(qǐng)人:索尼公司