專利名稱：芯片內(nèi)部電源輸出電壓測量系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造エ藝，更具體地說，本發(fā)明涉及一種芯片內(nèi)部電源輸出電壓測量系統(tǒng)及方法。
背景技術(shù)：
半導(dǎo)體芯片的制造的整個(gè)流程主要由設(shè)計(jì)、晶圓制造、封裝測試幾部分組成。其中，中測(Wafer test)是半導(dǎo)體后道封裝測試的第一道エ序，中測也稱為針測、晶圓測試、電路探測(CP, Circuit Probing)、晶圓檢測(Wafer Sort)、晶圓探測(WaferProbing)等。中測的目的是將硅片中不良的芯片挑選出來。中測所用到的設(shè)備有測試機(jī)(IC Tester)、探針卡(Probe Card)、探針臺(tái)(Prober) 以及測試機(jī)與探針卡之間的接ロ(Mechanical Interface)。在對芯片的性能進(jìn)行測試時(shí)，測試機(jī)通過探針卡連接至芯片引腳。其中，芯片的ー個(gè)引腳對應(yīng)針卡的ー根引腳，且對應(yīng)于測試機(jī)的ー個(gè)通道，由此形成一一對應(yīng)的關(guān)系。在進(jìn)行芯片(例如嵌入式閃存芯片)的內(nèi)部電源輸出電壓測量時(shí)，測試機(jī)的單個(gè)通道不能同時(shí)既向嵌入式閃存芯片提供驅(qū)動(dòng)電壓(即，測試機(jī)給內(nèi)部電源供電以確保電源供給的準(zhǔn)確性)，又作為用于電源管理単元(PMU)的通道。其中，電源管理単元用于向嵌入式閃存芯片施加驅(qū)動(dòng)電流，以量測芯片內(nèi)部電源輸出電壓。由此，不便于測量芯片內(nèi)部電源輸出電壓。在現(xiàn)有技術(shù)中，一般采用外部源電壓測量儀來進(jìn)行芯片內(nèi)部電源輸出電壓測量。因此，希望能夠提供一種能夠在不使用外部源電壓測量儀的情況下就能進(jìn)行芯片內(nèi)部電源輸出電壓測量的芯片內(nèi)部電源輸出電壓測量系統(tǒng)及方法。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供ー種能夠在不使用外部源電壓測量儀的情況下就能進(jìn)行芯片內(nèi)部電源輸出電壓測量的芯片內(nèi)部電源輸出電壓測量系統(tǒng)及方法。為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明的第一方面，提供了一種芯片內(nèi)部電源輸出電壓測量系統(tǒng)，其包括測試機(jī)以及探針卡；其中所述測試機(jī)通過所述探針卡連接至待測芯片；其中，所述測試機(jī)包括驅(qū)動(dòng)電壓施加単元以及電源管理単元；而且其中，所述驅(qū)動(dòng)電壓施加単元用于向內(nèi)部電源供電以確保電源供給的準(zhǔn)確性；所述電源管理単元用于所述向所述待測芯片施加驅(qū)動(dòng)電流，以量測所述待測芯片的內(nèi)部電源輸出電壓；并且其中，所述測試機(jī)的第一通道和第二通道在輸出端相互短接并連接至所述探針卡的ー個(gè)輸入端ロ ；而且，所述探針卡的所述輸入端ロ對應(yīng)于所述待測芯片的ー個(gè)引腳。 優(yōu)選地，所述待測芯片是嵌入式閃存芯片。優(yōu)選地，在所述測試機(jī)內(nèi)部，所述第一通道用干與所述驅(qū)動(dòng)電壓施加單元連接，所述第二通道用干與所述電源管理單元連接；并且，在任何時(shí)刻，僅僅所述第一通道與所述驅(qū)動(dòng)電壓施加単元的連接以及所述第二通道與所述電源管理単元的連接之一接通。優(yōu)選地，所述測試機(jī)的所述第一通道和所述第二通道在所述測試機(jī)的內(nèi)部相互短接，并且所述第一通道和所述第二通道在所述測試機(jī)內(nèi)部的內(nèi)部短接端選擇性地連接至所述驅(qū)動(dòng)電壓施加単元以及所述電源管理単元之一。優(yōu)選地，所述第一通道和所述第二通道在所述測試機(jī)內(nèi)部的內(nèi)部短接端通過單刀雙擲開關(guān)K選擇性地連接至所述驅(qū)動(dòng)電壓施加單元以及所述電源管理単元之一。根據(jù)本發(fā)明的第二方面，提供了芯片內(nèi)部電源輸出電壓測量方法，其包括通過所述探針卡將所述測試機(jī)連接至待測芯片，其中，測試機(jī)包括驅(qū)動(dòng)電壓施加単元以及電源管理單元，驅(qū)動(dòng)電壓施加単元用于向內(nèi)部電源供電以確保電源供給的準(zhǔn)確性；電源管理単元用于所述向所述待測芯片施加驅(qū)動(dòng)電流，以量測所述待測芯片的內(nèi)部電源輸出電壓；將所述測試機(jī)的第一通道和第二通道在輸出端相互短接并連接至所述探針卡的ー個(gè)輸入端ロ；以所述探針卡的所述輸入端ロ對應(yīng)于所述待測芯片的ー個(gè)引腳的方式連接所述探針卡和所述待測芯片；使所述第一通道與所述驅(qū)動(dòng)電壓施加単元的連接以及所述第二通道與所述 電源管理單元的連接之一接通。根據(jù)本發(fā)明的第三方面，提供了芯片內(nèi)部電源輸出電壓測量方法，其包括通過所述探針卡將所述測試機(jī)連接至待測芯片，其中，測試機(jī)包括驅(qū)動(dòng)電壓施加単元以及電源管理單元，驅(qū)動(dòng)電壓施加単元用于向內(nèi)部電源供電以確保電源供給的準(zhǔn)確性；電源管理単元用于所述向所述待測芯片施加驅(qū)動(dòng)電流，以量測所述待測芯片的內(nèi)部電源輸出電壓；將所述測試機(jī)的第一通道和第二通道在輸出端相互短接并連接至所述探針卡的ー個(gè)輸入端ロ；以所述探針卡的所述輸入端ロ對應(yīng)于所述待測芯片的ー個(gè)引腳的方式連接所述探針卡和所述待測芯片；將所述測試機(jī)的所述第一通道和所述第二通道在所述測試機(jī)的內(nèi)部相互短接；將所述第一通道和所述第二通道在所述測試機(jī)內(nèi)部的內(nèi)部短接端選擇性地連接至所述驅(qū)動(dòng)電壓施加單元以及所述電源管理単元之一。優(yōu)選地，將所述第一通道和所述第二通道在所述測試機(jī)內(nèi)部的內(nèi)部短接端通過單刀雙擲開關(guān)選擇性地連接至所述驅(qū)動(dòng)電壓施加單元以及所述電源管理単元之一。由此，本發(fā)明提供一種能夠在不使用外部源電壓測量儀的情況下就能進(jìn)行芯片內(nèi)部電源輸出電壓測量的芯片內(nèi)部電源輸出電壓測量系統(tǒng)及方法。


結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中圖I示意性地示出了根據(jù)本發(fā)明實(shí)施例的芯片內(nèi)部電源輸出電壓測量系統(tǒng)的結(jié)構(gòu)框圖。圖2示意性地示出了根據(jù)本發(fā)明實(shí)施例的芯片內(nèi)部電源輸出電壓測量系統(tǒng)的另一種結(jié)構(gòu)框圖。圖3示意性地示出了根據(jù)本發(fā)明實(shí)施例的芯片內(nèi)部電源輸出電壓測量方法的流程圖。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。<第一實(shí)施例>圖I示意性地示出了根據(jù)本發(fā)明實(shí)施例的芯片內(nèi)部電源輸出電壓測量系統(tǒng)的結(jié)構(gòu)框圖。如圖I所示，根據(jù)本發(fā)明實(shí)施例的芯片內(nèi)部電源輸出電壓測量系統(tǒng)包括測試機(jī)I以及探針卡2 ;其中所述測試機(jī)I通過所述探針卡2連接至待測芯片3。其中，測試機(jī)I包括驅(qū)動(dòng)電壓施加単元21以及電源管理単元22。而且其中，驅(qū)動(dòng)電壓施加単元21用于向內(nèi)部電源供電以確保電源供給的準(zhǔn)確性；電源管理単元22用于所 述向所述待測芯片3施加驅(qū)動(dòng)電流，以量測所述待測芯片3的內(nèi)部電源輸出電壓。并且，其中，所述測試機(jī)I的第一通道Chl和第二通道ch2在輸出端相互短接并連接至所述探針卡2的一個(gè)輸入端ロ Al。而且，所述探針卡2的所述輸入端ロ Al對應(yīng)于所述待測芯片3的一個(gè)引腳pinl。在ー個(gè)具體實(shí)施例方式中，如圖I所示，在所述測試機(jī)I內(nèi)部，所述第一通道chi用干與所述驅(qū)動(dòng)電壓施加単元21連接，所述第二通道ch2用干與所述電源管理単元22連接；并且，在任何時(shí)刻，僅僅所述第一通道chi與所述驅(qū)動(dòng)電壓施加単元21的連接以及所述第二通道ch2與所述電源管理単元22的連接之一接通。例如，可以通過程序控制來實(shí)現(xiàn)上述接通功能。圖2示意性地示出了根據(jù)本發(fā)明實(shí)施例的芯片內(nèi)部電源輸出電壓測量系統(tǒng)的另一種結(jié)構(gòu)框圖。優(yōu)選地，在另一具體實(shí)施例方式中，如圖2所示，所述測試機(jī)I的所述第一通道Chl和所述第二通道ch2在所述測試機(jī)I的內(nèi)部相互短接，并且所述第一通道chi和所述第二通道ch2在所述測試機(jī)I內(nèi)部的內(nèi)部短接端B選擇性地連接至所述驅(qū)動(dòng)電壓施加単元21以及所述電源管理単元22之一。所述第一通道chi和所述第二通道ch2在所述測試機(jī)I內(nèi)部的內(nèi)部短接端B通過單刀雙擲開關(guān)K選擇性地連接至所述驅(qū)動(dòng)電壓施加単元21以及所述電源管理単元22之一。也就是說，所述第一通道chi和所述第二通道ch2之一僅僅是一個(gè)虛設(shè)的通道，它們總體上僅僅作為ー個(gè)有效通道使用。當(dāng)然，除了單刀雙擲開關(guān)K之外，還可以通過程序控制來實(shí)現(xiàn)上述功能。例如，在具體應(yīng)用中，所述待測芯片3是嵌入式閃存芯片。由此，本發(fā)明實(shí)施例提供一種能夠在不使用外部源電壓測量儀的情況下就能進(jìn)行芯片內(nèi)部電源輸出電壓測量的芯片內(nèi)部電源輸出電壓測量系統(tǒng)。<第二實(shí)施例>圖2示意性地示出了根據(jù)本發(fā)明實(shí)施例的芯片內(nèi)部電源輸出電壓測量方法的流程圖。如圖2所示，根據(jù)本發(fā)明實(shí)施例的芯片內(nèi)部電源輸出電壓測量方法包括通過所述探針卡2將所述測試機(jī)I連接至待測芯片3 (步驟SI);其中，測試機(jī)I包括驅(qū)動(dòng)電壓施加単元21以及電源管理単元22。而且其中，驅(qū)動(dòng)電壓施加単元21用于向內(nèi)部電源供電以確保電源供給的準(zhǔn)確性；電源管理単元22用于所述向所述待測芯片3施加驅(qū)動(dòng)電流，以量測所述待測芯片3的內(nèi)部電源輸出電壓；將所述測試機(jī)I的第一通道chi和第二通道ch2在輸出端相互短接并連接至所述探針卡2的一個(gè)輸入端ロ Al (步驟S2)；以所述探針卡2的所述輸入端ロ Al對應(yīng)于所述待測芯片3的一個(gè)引腳pinl的方式連接所述探針卡2和所述待測芯片3 (步驟S3)；使所述第一通道chi與所述驅(qū)動(dòng)電壓施加単元21的連接以及所述第二通道ch2與所述電源管理単元22的連接之一接通(步驟S4)。在替換實(shí)施例中，步驟S4可替換為將所述測試機(jī)I的所述第一通道chi和所述第二通道ch2在所述測試機(jī)I的內(nèi)部相互短接；以及將所述第一通道chi和所述第二通道ch2在所述測試機(jī)I內(nèi)部的內(nèi)部短接端B選擇性地連接至所述驅(qū)動(dòng)電壓施加単元21以及所 述電源管理単元22之一(例如，將所述第一通道chi和所述第二通道ch2在所述測試機(jī)I內(nèi)部的內(nèi)部短接端B通過單刀雙擲開關(guān)K選擇性地連接至所述驅(qū)動(dòng)電壓施加単元21以及所述電源管理単元22之一)。由此，本發(fā)明實(shí)施例提供一種能夠在不使用外部源電壓測量儀的情況下就能進(jìn)行芯片內(nèi)部電源輸出電壓測量的芯片內(nèi)部電源輸出電壓測量方法。可以理解的是，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述掲示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種芯片內(nèi)部電源輸出電壓測量系統(tǒng)，其特征在于包括測試機(jī)以及探針卡；其中所述測試機(jī)通過所述探針卡連接至待測芯片；其中，所述測試機(jī)包括驅(qū)動(dòng)電壓施加單元以及電源管理單元；而且其中，所述驅(qū)動(dòng)電壓施加單元用于向內(nèi)部電源供電以確保電源供給的準(zhǔn)確性；所述電源管理單元用于所述向所述待測芯片施加驅(qū)動(dòng)電流，以量測所述待測芯片的內(nèi)部電源輸出電壓；并且其中，所述測試機(jī)的第一通道和第二通道在輸出端相互短接并連接至所述探針卡的一個(gè)輸入端口 ；而且，所述探針卡的所述輸入端口對應(yīng)于所述待測芯片的一個(gè)引腳。
2.根據(jù)權(quán)利要求I所述的芯片內(nèi)部電源輸出電壓測量系統(tǒng)，其特征在于，所述待測芯片是嵌入式閃存芯片。
3.根據(jù)權(quán)利要求I或2所述的芯片內(nèi)部電源輸出電壓測量系統(tǒng)，其特征在于，在所述測試機(jī)內(nèi)部，所述第一通道用于與所述驅(qū)動(dòng)電壓施加單元連接，所述第二通道用于與所述電源管理單元連接；并且，在任何時(shí)刻，僅僅所述第一通道與所述驅(qū)動(dòng)電壓施加單元的連接以及所述第二通道與所述電源管理單元的連接之一接通。
4.根據(jù)權(quán)利要求I或2所述的芯片內(nèi)部電源輸出電壓測量系統(tǒng)，其特征在于，所述測試機(jī)的所述第一通道和所述第二通道在所述測試機(jī)的內(nèi)部相互短接，并且所述第一通道和所述第二通道在所述測試機(jī)內(nèi)部的內(nèi)部短接端選擇性地連接至所述驅(qū)動(dòng)電壓施加單元以及所述電源管理單元之一。
5.根據(jù)權(quán)利要求4所述的芯片內(nèi)部電源輸出電壓測量系統(tǒng)，其特征在于，所述第一通道和所述第二通道在所述測試機(jī)內(nèi)部的內(nèi)部短接端通過單刀雙擲開關(guān)K選擇性地連接至所述驅(qū)動(dòng)電壓施加單元以及所述電源管理單元之一。
6.—種芯片內(nèi)部電源輸出電壓測量方法,其特征在于包括 通過所述探針卡將所述測試機(jī)連接至待測芯片，其中，測試機(jī)包括驅(qū)動(dòng)電壓施加單元以及電源管理單元，驅(qū)動(dòng)電壓施加單元用于向內(nèi)部電源供電以確保電源供給的準(zhǔn)確性；電源管理單元用于所述向所述待測芯片施加驅(qū)動(dòng)電流，以量測所述待測芯片的內(nèi)部電源輸出電壓； 將所述測試機(jī)的第一通道和第二通道在輸出端相互短接并連接至所述探針卡的一個(gè)輸入端口 ； 以所述探針卡的所述輸入端口對應(yīng)于所述待測芯片的一個(gè)引腳的方式連接所述探針卡和所述待測芯片； 使所述第一通道與所述驅(qū)動(dòng)電壓施加單元的連接以及所述第二通道與所述電源管理單元的連接之一接通。
7.—種芯片內(nèi)部電源輸出電壓測量方法,其特征在于包括 通過所述探針卡將所述測試機(jī)連接至待測芯片，其中，測試機(jī)包括驅(qū)動(dòng)電壓施加單元以及電源管理單元，驅(qū)動(dòng)電壓施加單元用于向內(nèi)部電源供電以確保電源供給的準(zhǔn)確性；電源管理單元用于所述向所述待測芯片施加驅(qū)動(dòng)電流，以量測所述待測芯片的內(nèi)部電源輸出電壓； 將所述測試機(jī)的第一通道和第二通道在輸出端相互短接并連接至所述探針卡的一個(gè)輸入端口 ； 以所述探針卡的所述輸入端口對應(yīng)于所述待測芯片的一個(gè)引腳的方式連接所述探針卡和所述待測芯片； 將所述測試機(jī)的所述第一通道和所述第二通道在所述測試機(jī)的內(nèi)部相互短接； 將所述第一通道和所述第二通道在所述測試機(jī)內(nèi)部的內(nèi)部短接端選擇性地連接至所述驅(qū)動(dòng)電壓施加單元以及所述電源管理單元之一。
8.根據(jù)權(quán)利要求7所述的芯片內(nèi)部電源輸出電壓測量方法，其特征在于，將所述第一通道和所述第二通道在所述測試機(jī)內(nèi)部的內(nèi)部短接端通過單刀雙擲開關(guān)選擇性地連接至所述驅(qū)動(dòng)電壓施加單元以及所述電源管理單元之一。
全文摘要
本發(fā)明提供了一種芯片內(nèi)部電源輸出電壓測量系統(tǒng)及方法。根據(jù)本發(fā)明的芯片內(nèi)部電源輸出電壓測量系統(tǒng)包括測試機(jī)以及探針卡；其中所述測試機(jī)通過所述探針卡連接至待測芯片；其中，所述測試機(jī)包括驅(qū)動(dòng)電壓施加單元以及電源管理單元；而且其中，所述驅(qū)動(dòng)電壓施加單元用于向內(nèi)部電源供電以確保電源供給的準(zhǔn)確性；所述電源管理單元用于所述向所述待測芯片施加驅(qū)動(dòng)電流，以量測所述待測芯片的內(nèi)部電源輸出電壓；并且其中，所述測試機(jī)的第一通道和第二通道在輸出端相互短接并連接至所述探針卡的一個(gè)輸入端口；而且，所述探針卡的所述輸入端口對應(yīng)于所述待測芯片的一個(gè)引腳。
文檔編號(hào)G01R19/00GK102818923SQ20121031273
公開日2012年12月12日 申請日期2012年8月29日 優(yōu)先權(quán)日2012年8月29日
發(fā)明者桂偉, 任棟梁 申請人:上海宏力半導(dǎo)體制造有限公司