專利名稱：實(shí)作隨機(jī)邏輯功能的基于半導(dǎo)體的測(cè)試裝置的制作方法
技術(shù)領(lǐng)域：
此處所描述的標(biāo)的的實(shí)施例大致上是關(guān)于半導(dǎo)體裝置。更特別的是，該標(biāo)的的實(shí)施例是關(guān)于可用來(lái)測(cè)試半導(dǎo)體制作工藝及/或單元程序庫(kù)(cell libraries)的適合度的基于半導(dǎo)體的測(cè)試結(jié)構(gòu)。
背景技術(shù)：
半導(dǎo)體裝置、用來(lái)制造半導(dǎo)體裝置的制作工藝、以及相關(guān)的測(cè)試電路和測(cè)試結(jié)構(gòu)是眾所周知的。芯片上(on-chip)測(cè)試架構(gòu)通常是用來(lái)核對(duì)由特別工藝所制造的半導(dǎo)體裝置(例如，使用單元程序庫(kù)而實(shí)作邏輯功能的裝置)的特定性質(zhì)。就此方面而言，使用所提出的制造工藝及/或以被調(diào)查的特定單元程序庫(kù)，制作該芯片上測(cè)試結(jié)構(gòu)。因此，該芯片上測(cè)試結(jié)構(gòu)可暴露至受控的測(cè)試條件(例如，高溫操作壽命(HTOL)測(cè)試、掃描串鏈測(cè)試、輻射測(cè)試)，以決定依據(jù)該相同工藝技術(shù)所制作的其它裝置是如何對(duì)該相同條件反應(yīng)。 傳統(tǒng)的芯片上測(cè)試架構(gòu)通常使用對(duì)稱結(jié)構(gòu)加以制作，該對(duì)稱結(jié)構(gòu)導(dǎo)致對(duì)稱工藝測(cè)試圖案。對(duì)稱圖案傾向只重復(fù)所有可能布局結(jié)構(gòu)的子集。因此，當(dāng)使用只覆蓋所有可能布局結(jié)構(gòu)的子集的測(cè)試設(shè)計(jì)來(lái)進(jìn)行(ramp up)制造工藝時(shí),該工藝將予以最佳化，以僅生產(chǎn)此子集的布局結(jié)構(gòu)。之后，當(dāng)制造采用可能布局結(jié)構(gòu)的整個(gè)集合的客戶設(shè)計(jì)時(shí)，工藝產(chǎn)量可能不預(yù)期地下降，并且那個(gè)客戶產(chǎn)品的生產(chǎn)可能延遲一段不希望的長(zhǎng)時(shí)間。因此，希望采用盡可能覆蓋許多布局結(jié)構(gòu)的測(cè)試設(shè)計(jì)。此外，傳統(tǒng)的芯片上測(cè)試架構(gòu)可能在本質(zhì)上不是非常具有彈性(也就是，容易容置不同的測(cè)試芯片尺寸、不同的工藝技術(shù)、不同的單元程序庫(kù)、及類(lèi)似者)。因此，希望具有有效率且有效的基于半導(dǎo)體的測(cè)試結(jié)構(gòu)，該測(cè)試結(jié)構(gòu)不會(huì)依賴對(duì)稱結(jié)構(gòu)。此外，希望具有可組構(gòu)的芯片上測(cè)試結(jié)構(gòu)，該芯片上測(cè)試結(jié)構(gòu)可彈性地實(shí)作，以容置各種不同的芯片尺寸、工藝技術(shù)、及類(lèi)似者。再者，從接下來(lái)的詳細(xì)描述和附加的權(quán)利要求、連同伴隨的附圖和先前的技術(shù)領(lǐng)域和背景技術(shù)，其它希望的特征及特性將變得明顯。

發(fā)明內(nèi)容
提供一種基于半導(dǎo)體的測(cè)試裝置的范例實(shí)施例。該測(cè)試裝置包含多個(gè)測(cè)試叢集，各個(gè)具有多個(gè)數(shù)據(jù)緩存器及邏輯組件，該邏輯組件是組構(gòu)以實(shí)施用來(lái)產(chǎn)生用于該多個(gè)數(shù)據(jù)緩存器的測(cè)試數(shù)據(jù)的隨機(jī)邏輯功能。該測(cè)試裝置也包含假隨機(jī)總體刺激來(lái)源，耦接至該多個(gè)測(cè)試叢集，并且組構(gòu)以產(chǎn)生用于該邏輯組件的假隨機(jī)二元刺激。至少一些該多個(gè)測(cè)試叢集是耦接在一起，以支持?jǐn)?shù)據(jù)緩存器輸出的叢集間扇出扇入。也提供基于半導(dǎo)體的測(cè)試裝置的另一個(gè)實(shí)施例。該測(cè)試裝置包含測(cè)試叢集及耦接至該測(cè)試叢集的假隨機(jī)總體刺激來(lái)源。該測(cè)試叢集包含多個(gè)數(shù)據(jù)緩存器及邏輯組件，各個(gè)該多個(gè)數(shù)據(jù)緩存器是組構(gòu)以產(chǎn)生個(gè)別的緩存器輸出，而該邏輯組件是組構(gòu)以實(shí)施用來(lái)產(chǎn)生用于該多個(gè)數(shù)據(jù)緩存器的測(cè)試數(shù)據(jù)的隨機(jī)邏輯功能。來(lái)自于該多個(gè)數(shù)據(jù)緩存器的子集的該緩存器輸出充作至該邏輯組件的回饋。該假隨機(jī)總體刺激來(lái)源是組構(gòu)以產(chǎn)生用于該邏輯組件的假隨機(jī)二元刺激。也提供基于半導(dǎo)體的測(cè)試裝置的另一種范例實(shí)施例。該測(cè)試裝置具有多個(gè)測(cè)試叢集，各個(gè)包含多個(gè)由隨機(jī)邏輯所驅(qū)動(dòng)的緩存器電路。該測(cè)試裝置也具有假隨機(jī)總體刺激來(lái)源，耦接至該多個(gè)測(cè)試叢集，并且組構(gòu)以產(chǎn)生用于該隨機(jī)邏輯的假隨機(jī)二元刺激。各個(gè)該多個(gè)緩存器電路包含邏輯組件，組構(gòu)以接收該假隨機(jī)二元刺激和緩存器 回饋數(shù)據(jù)作為輸入，并且組構(gòu)以實(shí)施用來(lái)產(chǎn)生測(cè)試數(shù)據(jù)的隨機(jī)功能；以及正反器，耦接以接收該測(cè)試數(shù)據(jù)作為正反器數(shù)據(jù)輸入，該正反器是組構(gòu)以產(chǎn)生時(shí)脈式正反器數(shù)據(jù)輸出，以響應(yīng)該正反器數(shù)據(jù)輸入。至少一些來(lái)自于該多個(gè)測(cè)試叢集的第一測(cè)試叢集的該時(shí)脈式正反器數(shù)據(jù)輸出充作該緩存器回饋數(shù)據(jù)，用于該多個(gè)測(cè)試叢集的第二測(cè)試叢集中的至少一些該邏輯組件。提供此發(fā)明內(nèi)容，而以簡(jiǎn)化的形式引進(jìn)選擇的概念，該選擇的概念在下方的具體實(shí)施方式
中，有進(jìn)一步的描述。此發(fā)明內(nèi)容并不打算識(shí)別請(qǐng)求的標(biāo)的的關(guān)鍵特征或重要特征，也不打算用來(lái)作為幫助決定請(qǐng)求的標(biāo)的的范圍。


當(dāng)連同接下來(lái)的圖式加以考量時(shí)，可通過(guò)參考具體實(shí)施方式
及權(quán)利要求書(shū)，來(lái)對(duì)標(biāo)的的更完整了解加以推衍，在該圖式中，相同的參考編號(hào)在全部的圖式中，是指類(lèi)似的組件。圖I是代表芯片上測(cè)試系統(tǒng)的范例實(shí)施例的示意方塊圖；圖2是代表適合與圖I中所顯示的該芯片上測(cè)試系統(tǒng)一起使用的測(cè)試叢集的范例實(shí)施例的不意方塊圖；以及圖3是代表適合與圖2中所顯示的該測(cè)試叢集一起使用的緩存器電路的范例實(shí)施例的示意方塊圖。
具體實(shí)施例方式接下來(lái)的詳細(xì)描述在本質(zhì)上僅作為例示之用，并且不打算限制標(biāo)的的實(shí)施例或這種實(shí)施例的應(yīng)用和使用。如此處所使用的，“范例”這兩個(gè)字意指“充作范例、例子、或例示”。此處所描述作為范例的任何實(shí)作均不必要被解讀為佳于或優(yōu)于其它實(shí)施例。再者，沒(méi)有意圖被先前的技術(shù)領(lǐng)域、背景技術(shù)、發(fā)明內(nèi)容或接下來(lái)的具體實(shí)施方式
中所出現(xiàn)的任何明示或暗示的理論限制。此處所出現(xiàn)的標(biāo)的是關(guān)于彈性且通用的基于半導(dǎo)體的測(cè)試結(jié)構(gòu)，該測(cè)試結(jié)構(gòu)可用來(lái)發(fā)展、監(jiān)視、及測(cè)試半導(dǎo)體制造工藝，包含那些正在發(fā)展中的。可以模仿可由半導(dǎo)體制造設(shè)備所制作的生產(chǎn)裝置和芯片的設(shè)計(jì)的方式，來(lái)設(shè)計(jì)該測(cè)試結(jié)構(gòu)。此外，該測(cè)試結(jié)構(gòu)不需實(shí)作或部署真正的客戶設(shè)計(jì)或任何私有第三人技術(shù)。在實(shí)施時(shí)，此處所出現(xiàn)的該測(cè)試結(jié)構(gòu)可容易地適配于任何測(cè)試芯片尺寸、標(biāo)準(zhǔn)單元程序庫(kù)、或設(shè)計(jì)工藝。此外，該測(cè)試結(jié)構(gòu)可并入集成式除錯(cuò)特征，以促進(jìn)有效且容易除錯(cuò)和裝置篩選(device screening)。該測(cè)試結(jié)構(gòu)可用于新的半導(dǎo)體制造工藝的邏輯產(chǎn)量學(xué)習(xí)和監(jiān)視，以測(cè)試新的單元程序庫(kù)、及/或發(fā)展新的電子設(shè)計(jì)自動(dòng)化(EDA)工具。該測(cè)試結(jié)構(gòu)本身可制作如半導(dǎo)體裝置，也就是測(cè)試芯片。就此方面而言，該測(cè)試芯片是較佳地制作，以致于它包含或模仿晶圓廠客戶設(shè)計(jì)的特定態(tài)樣及特征，包含但不限于使用工業(yè)標(biāo)準(zhǔn)自動(dòng)化配置及繞線工具(SAPR)的實(shí)作；使用正反器及邏輯閘(標(biāo)準(zhǔn)單元)的隨機(jī)數(shù)字邏輯；高度利用配置面積及繞線軌跡；以及，沒(méi)有再度發(fā)生對(duì)稱圖案。此外，該測(cè)試結(jié)構(gòu)的設(shè)計(jì)在許多因素方面是非常具有彈性的，包含但不限于用于制作該測(cè)試芯片的制造工藝及技術(shù)；所使用的標(biāo)準(zhǔn)單元程序庫(kù)；以及，該測(cè)試芯片維度(例如，寬度、長(zhǎng)度、面積、及金屬堆疊組構(gòu))。用作一種產(chǎn)量學(xué)習(xí)載 具(yield-learning vehicle),該測(cè)試結(jié)構(gòu)含有支持例如但不限于掃描串鏈錯(cuò)誤除錯(cuò)；邏輯錯(cuò)誤除錯(cuò)；以及HTOL測(cè)試等特征的結(jié)構(gòu)?，F(xiàn)在參考附圖，圖I是代表芯片上測(cè)試系統(tǒng)100的范例實(shí)施例的示意方塊圖。該測(cè)試系統(tǒng)100是一種使用適當(dāng)?shù)闹圃旃に?、而在半?dǎo)體基板上實(shí)現(xiàn)所制作的半導(dǎo)體裝置。使用正在被評(píng)估、調(diào)查、發(fā)展、或受測(cè)試的半導(dǎo)體工藝技術(shù)，來(lái)制作該測(cè)試系統(tǒng)100。換言之，該測(cè)試系統(tǒng)100是設(shè)計(jì)并且制造以容置測(cè)試及評(píng)估該制作工藝技術(shù)。在實(shí)施時(shí)，該測(cè)試系統(tǒng)100包含依據(jù)用來(lái)制作真正生產(chǎn)裝置的相同技術(shù)及科技而制作的結(jié)構(gòu)及組件。此特別的實(shí)施例通常包含、但不限于一個(gè)或多個(gè)測(cè)試叢集102 (通常為多個(gè)測(cè)試叢集102);耦接至該測(cè)試叢集102的假隨機(jī)總體刺激來(lái)源104 ;耦接至該測(cè)試叢集102的重置/控制模塊106 ;耦接至該測(cè)試叢集102的掃描接口 108 ;以及耦接至該測(cè)試叢集102的總體自我測(cè)試模塊110。為了容易例示及清楚起見(jiàn)，圖I并沒(méi)有繪示與該假隨機(jī)總體刺激來(lái)源104、該重置/控制模塊106、或該掃描接口 108相關(guān)的任何互連(interconnection)或率禹接(coupling)。在該測(cè)試系統(tǒng)100的實(shí)施例中，可實(shí)現(xiàn)任何數(shù)目的測(cè)試叢集102(包含只有一個(gè))。各個(gè)測(cè)試叢集102均代表邏輯性叢集和占據(jù)該測(cè)試芯片的面積的實(shí)體性叢集。如以下更詳細(xì)地解釋，該測(cè)試叢集102在操作的測(cè)試模式期間利用影響數(shù)據(jù)緩存器輸入的隨機(jī)功能(由數(shù)字邏輯組件來(lái)實(shí)作)。在一個(gè)非限定實(shí)施例中，該測(cè)試系統(tǒng)100包含一百個(gè)測(cè)試叢集102。如圖I所繪示的，至少一些該測(cè)試叢集102包含在該個(gè)別測(cè)試叢集102之間、促進(jìn)通訊和共同操作的扇入和扇出連接112。因此，至少一些該測(cè)試叢集102是耦接在一起，以支持?jǐn)?shù)據(jù)緩存器輸出的叢集間扇出和叢集間扇入。更特定言之，來(lái)自于一個(gè)測(cè)試叢集102的選擇的數(shù)據(jù)緩存器輸出可繞線至另一個(gè)測(cè)試叢集102，以影響其它測(cè)試叢集102中該數(shù)據(jù)緩存器的該輸入。如在以下更詳細(xì)地描述，由接收的測(cè)試叢集102所接收的扇入數(shù)據(jù)可受控于隨機(jī)功能，以決定該接收的測(cè)試叢集102中的該數(shù)據(jù)緩存器的該輸入的位狀態(tài)。該假隨機(jī)總體刺激來(lái)源104產(chǎn)生并且提供假隨機(jī)二元刺激信號(hào)至該測(cè)試叢集102。該假隨機(jī)總體刺激來(lái)源104采用假隨機(jī)數(shù)目產(chǎn)生器，以產(chǎn)生該假隨機(jī)輸出串流。在實(shí)施時(shí)，該假隨機(jī)總體刺激來(lái)源104可實(shí)現(xiàn)成線性回饋移位緩存器(LFSR)。該假隨機(jī)總體刺激來(lái)源104的該輸出較佳是可預(yù)測(cè)、但非不具價(jià)值的串流的位?；蛘?，該輸出可為多位假隨機(jī)數(shù)據(jù)串流。如以下更詳細(xì)地解釋，各個(gè)測(cè)試叢集102具有多個(gè)數(shù)據(jù)緩存器，并且，測(cè)試叢集102中的緩存器的子集(或全部)是由該假隨機(jī)二元刺激信號(hào)所刺激。該假隨機(jī)二元刺激信號(hào)繼續(xù)地施加，并且可隨著各個(gè)時(shí)脈循環(huán)而改變。該測(cè)試系統(tǒng)100可支持HTOL測(cè)試模式，在該HTOL測(cè)試模式期間，該測(cè)試系統(tǒng)100是操作在高溫及電壓的時(shí)脈。雖然操作在該HTOL測(cè)試模式，然而，該測(cè)試系統(tǒng)100仍由該假隨機(jī)總體刺激來(lái)源104的該輸出繼續(xù)地刺激；該假隨機(jī)二元信號(hào)是回饋至適當(dāng)數(shù)目的數(shù)據(jù)緩存器，以確保在該HTOL測(cè)試模式期間，維持足夠的活動(dòng)。在特定實(shí)施例中，舉例來(lái)說(shuō)，該測(cè)試系統(tǒng)100的所有數(shù)據(jù)緩存器均由該假隨機(jī)總體刺激來(lái)源104所刺激。
此外，就此處所描述的該范例實(shí)施例而言，該假隨機(jī)總體刺激來(lái)源104可視需要而被重置，以開(kāi)始該假隨機(jī)序列的位。舉例來(lái)說(shuō)，該假隨機(jī)總體刺激來(lái)源104可依據(jù)預(yù)定數(shù)目的時(shí)脈循環(huán)，而周期性地重置。就此特別實(shí)施例而言，該假隨機(jī)總體刺激來(lái)源104在該測(cè)試系統(tǒng)100的該數(shù)據(jù)緩存器中，每2，048個(gè)時(shí)脈循環(huán)重置一次(在該測(cè)試系統(tǒng)100的該測(cè)試模式期間)。因此，該假隨機(jī)總體刺激來(lái)源104有效地出現(xiàn)2，048個(gè)位的序列。此外，該假隨機(jī)二元信號(hào)的可預(yù)測(cè)本質(zhì)，允許該測(cè)試系統(tǒng)100使用相同的重復(fù)性位圖案，以決定性的方式自我刺激。該重置/控制模塊106代表負(fù)責(zé)或促進(jìn)該測(cè)試系統(tǒng)100的各種時(shí)脈、重置、測(cè)試、及除錯(cuò)特征和功能的裝置、組件、及/或邏輯。雖然在圖I中是繪示成分離的方塊，然而，該重置/控制模塊106可以分散(distributed)的方式，遍及該測(cè)試叢集102。圖I中的箭頭114可代表用于各種控制信號(hào)、時(shí)脈信號(hào)、數(shù)據(jù)信號(hào)、或類(lèi)似者的任何數(shù)目的鏈接或路徑。該 重置/控制模塊106是組構(gòu)以將該測(cè)試系統(tǒng)100放置于重置狀態(tài)，以如所需要的重置及初始化在該測(cè)試叢集102中所實(shí)作的測(cè)試邏輯。就此處所出現(xiàn)的范例實(shí)施例而言，該重置/控制模塊106包含或與計(jì)數(shù)器共同操作，以周期性地每2，048個(gè)時(shí)脈循環(huán)重置一次該測(cè)試系統(tǒng)100中的該數(shù)據(jù)緩存器。以這種方式的周期性重置確保該測(cè)試系統(tǒng)100操作在可預(yù)測(cè)及可驗(yàn)證的操作條件。該重置/控制模塊106也致能該測(cè)試緩存器的預(yù)加載(至邏輯高或邏輯低狀態(tài))，以促進(jìn)掃描串鏈除錯(cuò)。就此方面而言，該假隨機(jī)總體刺激來(lái)源104及該重置/控制模塊106 —起作用為用于該測(cè)試系統(tǒng)100的“心律調(diào)節(jié)器”(paCemaker)。就此方面而言，該假隨機(jī)二元刺激信號(hào)確保該緩存器隨機(jī)地變換狀態(tài)(toggle)，但該周期性重置確保該測(cè)試系統(tǒng)在大量(并且，因此無(wú)法驗(yàn)證)的時(shí)脈循環(huán)之后不會(huì)“卡住”(get stuck)。舉例來(lái)說(shuō)，32位的LFSR具有232-1個(gè)狀態(tài)。IOOMHz時(shí)脈將花費(fèi)43秒才能走完所有這些狀態(tài)。10，000個(gè)數(shù)據(jù)緩存器的測(cè)試結(jié)構(gòu)具有2_°個(gè)不同狀態(tài)。使用IOOMHz時(shí)脈以走完所有這些狀態(tài)將花費(fèi)長(zhǎng)達(dá)6. 3X IO2994年，并且，在每秒100個(gè)循環(huán)的仿真速度將需要大約4. 4X IO7秒(16個(gè)月)走完如該32位的LFSR所定義的所有測(cè)試結(jié)構(gòu)的狀態(tài)下，仿真將會(huì)較慢達(dá)數(shù)個(gè)級(jí)數(shù)的數(shù)量。因此，通過(guò)每2，048個(gè)時(shí)脈循環(huán)增加該周期性重置，以人工的方式限制用于仿真的測(cè)試結(jié)構(gòu)狀態(tài)的數(shù)量，以只在數(shù)分鐘的范圍內(nèi)(仿真速度與該測(cè)試設(shè)計(jì)尺寸相關(guān))達(dá)成仿真運(yùn)行時(shí)間。該掃描接口 108可利用來(lái)制造錯(cuò)誤及產(chǎn)量除錯(cuò)和測(cè)試。在特定實(shí)施例中，該掃描接口 108是組構(gòu)以容置行進(jìn)通過(guò)該測(cè)試叢集102的掃描串鏈。該掃描接口 108可使用用來(lái)處理掃描信號(hào)(例如，掃描數(shù)據(jù)輸入、掃描數(shù)據(jù)輸出、掃描時(shí)脈、及掃描致能)的傳統(tǒng)及標(biāo)準(zhǔn)化技術(shù)，來(lái)予以實(shí)現(xiàn)。就此方面而言，圖I中的箭頭116可代表容置各種與掃描相關(guān)的信號(hào)的任何數(shù)目的鏈接或路徑。在特定實(shí)施例中，該掃描接口 108容置位準(zhǔn)感應(yīng)掃描設(shè)計(jì)(LSSD)科技、MUX-D科技、或類(lèi)似者。該總體自我測(cè)試模塊110是耦接至各個(gè)該測(cè)試叢集102，以從該測(cè)試叢集102獲得“局部”自我測(cè)試數(shù)據(jù)。該總體自我測(cè)試模塊110可視需要而以邏輯組件、裝置、及/或其它組件予以實(shí)作。該總體自我測(cè)試模塊110是用來(lái)證實(shí)該測(cè)試系統(tǒng)100是否是正常地作用(較佳地是以不需使用該掃描接口 108或于該測(cè)試系統(tǒng)正被HTOL測(cè)試時(shí))。如參考圖2而于下文中更完整地解釋的，各個(gè)測(cè)試叢集102包含其自身的自我測(cè)試邏輯，該自我測(cè)試邏輯取樣該叢集中的一些或全部該數(shù)據(jù)緩存器的目前數(shù)值，并且繼續(xù)地產(chǎn)生校驗(yàn)和。各個(gè)測(cè)試叢集102發(fā)送其自我測(cè)試校驗(yàn)和至該總體自我測(cè)試模塊110，其接著繼續(xù)地產(chǎn)生總體校驗(yàn)和數(shù)值，該總體校驗(yàn)和數(shù)值是依據(jù)或從該局部校驗(yàn)和數(shù)值推衍出來(lái)的。該總體自我測(cè)試模塊110可組構(gòu)并受控以周期性地產(chǎn)生總體校驗(yàn)和數(shù)值(舉例來(lái)說(shuō)，每2，048時(shí)脈循環(huán)產(chǎn)生一次)。仿真和測(cè)量的總體校驗(yàn)和數(shù)值之間的差異可用來(lái)識(shí)別該測(cè)試系統(tǒng)100中的制造瑕疵。該總體自我測(cè)試模塊110的精確性將視該測(cè)試叢集102內(nèi)的回饋的隨機(jī)性、該測(cè)試叢集102之間的扇入及扇出、以及選擇用以實(shí)作該測(cè)試系統(tǒng)100的隨機(jī)功能而定。就此處所描述的范例實(shí)施例而言，是從該測(cè)試叢集102中局部地取樣的該緩存器輸出數(shù)值來(lái)計(jì)算二元和(X0R)，并繼續(xù)地產(chǎn)生該XOR和的16位循環(huán)冗余校驗(yàn)(CRC)。各個(gè)測(cè)試叢集102發(fā)送其16位CRC的一個(gè)位至該總體自我測(cè)試模塊110。這些位再次地進(jìn)行XOR操作，以計(jì)算出32位CRC。此CRC的32位接著被用作用于該測(cè)試系統(tǒng)100的整體自我測(cè)試。可以錯(cuò)誤對(duì)校驗(yàn)和表格來(lái)達(dá)成該測(cè)試系統(tǒng)100的錯(cuò)誤局部化。在實(shí)施時(shí)，各個(gè)可驗(yàn)證的錯(cuò)誤在該表格中將具有入口(entry)。該表格可使用錯(cuò)誤模型化及仿真技術(shù)予以創(chuàng) 造，以產(chǎn)生用于仿真中的特定錯(cuò)誤的期望校驗(yàn)和。就此處所描述的范例實(shí)施例而言，該測(cè)試系統(tǒng)100在重置之后，是仿真2048個(gè)時(shí)脈循環(huán)，之后，取樣該校驗(yàn)和數(shù)值。此方式導(dǎo)致對(duì)所有卡住(stuck-at)錯(cuò)誤的大約98. 6%的卡住偵測(cè)覆蓋性。圖2為代表適合用于該測(cè)試系統(tǒng)100的測(cè)試叢集200的范例實(shí)施例的示意方塊圖。圖2以總屬(generic)的方式繪示該測(cè)試叢集200，并且應(yīng)體會(huì)到的是，顯示于圖I中的各個(gè)測(cè)試叢集102可如圖2中所顯示的一般地組構(gòu)及實(shí)作。該測(cè)試叢集200的該例示實(shí)施例包含、但不限于隨機(jī)邏輯202 ;控制邏輯204 ;多個(gè)緩存器206 ;以及基于叢集的自我測(cè)試模塊208。雖然圖2中所繪示的一般性結(jié)構(gòu)及配置是由該測(cè)試系統(tǒng)100中的所有該測(cè)試叢集102共享，然而，該隨機(jī)邏輯202的實(shí)作及組構(gòu)、該控制邏輯204的實(shí)作及組構(gòu)、緩存器206的數(shù)目及配置、以及該基于叢集的自我測(cè)試模塊208的實(shí)作及組構(gòu)，在不同的測(cè)試叢集102可予以變化。該多個(gè)緩存器206可包含任何數(shù)目的個(gè)別數(shù)據(jù)緩存器，其可以例如正反器來(lái)加以實(shí)現(xiàn)。該多個(gè)緩存器206可實(shí)作成緩存器庫(kù)(bank)、或用于該測(cè)試叢集200的緩存器206的任何聚集(collection)或群組。包含該多個(gè)緩存器206的該特定數(shù)目的數(shù)據(jù)緩存器可隨著測(cè)試叢集的不同，而有所變化。在實(shí)施時(shí)，該多個(gè)緩存器206可包含耦接在一起的數(shù)以千計(jì)的個(gè)別數(shù)據(jù)緩存器。如圖2中所示意地繪示的，來(lái)自于一些該緩存器206或該緩存器206的任何子集的緩存器輸出，可藉道局部回饋路徑210 (如以下所解釋的，然而，對(duì)于任何給定的測(cè)試叢集而言，此類(lèi)型的局部叢集回饋是選擇性的)，而回饋至該測(cè)試叢集200的該隨機(jī)邏輯202。此局部回饋路徑210致能該測(cè)試叢集200中的一個(gè)或多個(gè)該緩存器206的該緩存器輸出，以影響該多個(gè)緩存器206的后續(xù)狀態(tài)。如參考圖3而更詳細(xì)地解釋，該局部回饋路徑210可代表從一個(gè)特別緩存器的該緩存器輸出回至與那個(gè)特別緩存器相關(guān)的該隨機(jī)邏輯的路徑?；蛘?，該局部回饋路徑210可代表從該測(cè)試叢集200的一個(gè)特別緩存器的該緩存器輸出回至與該測(cè)試叢集200的另一個(gè)緩存器相關(guān)的該隨機(jī)邏輯的路徑。該測(cè)試叢集200也容置(選擇性地)跨叢集(cross-cluster)扇出。就此方面而言，圖2中的箭頭212代表引導(dǎo)至該測(cè)試系統(tǒng)中的其它測(cè)試叢集的一個(gè)或多個(gè)扇出鏈接或路徑。箭頭212可代表與任何數(shù)目的該緩存器206相關(guān)的多個(gè)不同扇出鏈接或路徑。在實(shí)施時(shí)，一些(并非全部)該緩存器206的數(shù)據(jù)輸出可充作至其它測(cè)試叢集的扇出數(shù)據(jù)。更特別言之，來(lái)自于一些該緩存器206的輸出數(shù)據(jù)，可藉道該跨叢集扇出連接，而被回饋至一個(gè)或多個(gè)“鄰近”測(cè)試叢集的該隨機(jī)邏輯。該跨叢集扇出致能該測(cè)試叢集200中的一個(gè)或多個(gè)該緩存器206的輸出，以影響其它測(cè)試叢集中的緩存器的狀態(tài)。類(lèi)似地，該測(cè)試叢集200容置(選擇性的)從相同測(cè)試芯片上的一個(gè)或多個(gè)鄰近的測(cè)試叢集所接收的跨叢集扇入數(shù)據(jù)。圖2中的箭頭214代表與鄰近的測(cè)試叢集的緩存器相關(guān)的多個(gè)不同的扇入鏈接或路徑。如圖2中所示意地繪示的，該扇入數(shù)據(jù)是繞線至該測(cè)試叢集200的該隨機(jī)邏輯202。就此范例實(shí)施例而言，該隨機(jī)邏輯202也接收該假隨機(jī)總體刺激來(lái)源104的輸出(見(jiàn)圖I)。圖2中的箭頭216代表可用來(lái)將該假隨機(jī)二元信號(hào)從該假隨機(jī)總體刺激來(lái)源104繞線至該隨機(jī)邏輯202的一個(gè)或多個(gè)鏈接或路徑。在特定實(shí)施例中，該假隨機(jī)二元刺激是回饋至該測(cè)試系統(tǒng)中的各個(gè)數(shù)據(jù)緩存器的隨機(jī)功能或邏輯(見(jiàn)圖3)。該測(cè)試叢集200也包含該基于叢集的自我測(cè)試模塊208，其是耦接至圖I中所顯示的該總體自我測(cè)試模塊110。該基于叢集的自我測(cè)試模塊208取樣一些或所有該緩存器206，并且產(chǎn)生用于該總體自我測(cè)試模塊110的數(shù)據(jù)，以響應(yīng)該取樣(如參考圖I而在上文中 所描述的)。在典型的實(shí)作中，該基于叢集的自我測(cè)試模塊208只取樣特定百分比的該緩存器206，該特定百分比的該緩存器206是選擇用于產(chǎn)生局部自我測(cè)試數(shù)據(jù)輸出的目的。就此方面而言，圖2繪示來(lái)自于該緩存器206、引導(dǎo)至該基于叢集的自我測(cè)試模塊208的數(shù)據(jù)輸出217。圖2中的箭頭218代表用于該測(cè)試叢集200的局部自我測(cè)試數(shù)據(jù)輸出。此自我測(cè)試數(shù)據(jù)輸出是提供至該總體自我測(cè)試模塊110，以作為產(chǎn)生該總體自我測(cè)試校驗(yàn)和的輸入。該測(cè)試叢集200可視需要，而使用重置信號(hào)220予以重置。如圖2中所繪示的，該重置信號(hào)220可繞線至該控制邏輯204，并且至該基于叢集的自我測(cè)試模塊208。該控制邏輯204組構(gòu)該測(cè)試叢集200，以響應(yīng)重置命令(也就是，指令或重置位)，以致于該緩存器206可以已知的重置數(shù)值予以加載(也就是，預(yù)設(shè)位狀態(tài))。此外，重置命令作用以重置該基于叢集的自我測(cè)試模塊208。重置該基于叢集的自我測(cè)試模塊208視需要或希望而初始化該總體自我測(cè)試校驗(yàn)和。更特定言之，該基于叢集的自我測(cè)試模塊208內(nèi)部的所有該數(shù)據(jù)緩存器均被重置成已知狀態(tài)。每當(dāng)該緩存器206被重置時(shí)，該基于叢集的自我測(cè)試模塊208就被重置。如以上所提及的，這種重置就該范例實(shí)施例是每2，048個(gè)時(shí)脈循環(huán)，便發(fā)生一次。此外，每當(dāng)該基于叢集的自我測(cè)試模塊208被重置時(shí)，該總體自我測(cè)試模塊110 (見(jiàn)圖I)也被重置。在實(shí)施時(shí)，該總體自我測(cè)試模塊110中的所有該數(shù)據(jù)緩存器(正反器)均被重置，但在各個(gè)2，048個(gè)時(shí)脈循環(huán)周期后、取樣并保留該總體自我測(cè)試模塊110內(nèi)部的32位CRC的狀態(tài)的正反器有可能是例外。此取樣的數(shù)值可為該總體自我測(cè)試模塊110的輸出。此輸出對(duì)下一個(gè)周期的2，048個(gè)時(shí)脈循環(huán)是穩(wěn)定的，并且反映立即先前周期的2，048個(gè)時(shí)脈循環(huán)的自我測(cè)試結(jié)果。一旦該下一個(gè)周期的2，048循環(huán)已經(jīng)結(jié)束，此周期的自我測(cè)試結(jié)果將被取樣，并針對(duì)下一個(gè)2，048個(gè)時(shí)脈等，保持穩(wěn)定。該測(cè)試叢集200也可接收除錯(cuò)信號(hào)222，該除錯(cuò)信號(hào)222是由該控制邏輯204及/或該基于叢集的自我測(cè)試模塊208所使用。參考圖1，該除錯(cuò)信號(hào)222可設(shè)置在由箭頭114所代表的鏈接或路徑上。該除錯(cuò)信號(hào)222可包含、但不限于該緩存器206的預(yù)加載數(shù)據(jù)、預(yù)加載致能信號(hào)、除錯(cuò)時(shí)脈信號(hào)、及類(lèi)似者。當(dāng)致能該預(yù)加載功能時(shí)，該預(yù)加載數(shù)據(jù)是用來(lái)將該緩存器206放置于預(yù)加載狀態(tài)。該預(yù)加載數(shù)據(jù)也可提供至該基于叢集的自我測(cè)試模塊208。就此方面而言，所有該緩存器206及使用于該假隨機(jī)總體刺激來(lái)源104、該重置/控制模塊106、該總體自我測(cè)試模塊110、及該基于叢集的自我測(cè)試模塊208中的任何正反器將被連接至掃描串鏈，以測(cè)試這些正反器的制造瑕疵。因此，任何這些正反器均可中斷掃描串鏈。因此，該除錯(cuò)信號(hào)222 (也由圖3中的參考編號(hào)326和328予以識(shí)別)對(duì)于先前提及的模塊中的所有正反器均是同樣的。這些正反器的每一個(gè)，在它們的數(shù)據(jù)輸入節(jié)點(diǎn)前面，均具有多路復(fù)用器(見(jiàn)圖3中的參考編號(hào)304和 306)。然而，就該假隨機(jī)總體刺激來(lái)源104、該重置/控制模塊104、該總體自我測(cè)試模塊110、及該基于叢集的自我測(cè)試模塊208而言，該重置預(yù)設(shè)數(shù)值是匹配于那個(gè)緩存器的真正功能的良好定義、非隨機(jī)數(shù)目(例如，零，以為了將該重置/控制模塊106內(nèi)部的該計(jì)數(shù)器重置為所有零位)。此外，該假隨機(jī)總體刺激來(lái)源104、該重置/控制模塊106、該總體自我測(cè)試模塊110、及該基于叢集的自我測(cè)試模塊208并不實(shí)作隨機(jī)功能。反而，這些模塊利用信號(hào)，以真正地實(shí)作那個(gè)模塊的所希望功能(例如，當(dāng)在該重置/控制模塊106中實(shí)作遞增計(jì)數(shù)器時(shí)，視所有計(jì)數(shù)器位的目前狀態(tài)而定，該信號(hào)是針對(duì)各個(gè)位的新的位數(shù)值)。該時(shí)脈信號(hào)224是提供在由箭頭114所代表的鏈接或路徑上(圖I)。該時(shí)脈信號(hào)224控制該緩存器206的變換狀態(tài)、及該基于叢集的自我測(cè)試模塊208的時(shí)序。在實(shí)施時(shí)，該測(cè)試系統(tǒng)100的所有該測(cè)試叢集102中的緩存器均使用共同的時(shí)脈信號(hào)224。該控制邏輯204決定提供至該測(cè)試叢集200的該緩存器206的數(shù)據(jù)的來(lái)源。更特定言之，該控制邏輯204調(diào)節(jié)至該緩存器206的數(shù)據(jù)輸入是否是預(yù)設(shè)重置數(shù)值、預(yù)加載(除錯(cuò))數(shù)值、或從該隨機(jī)邏輯202所獲得的隨機(jī)數(shù)值。如圖2所顯示的，該隨機(jī)邏輯202的輸出是經(jīng)由該控制邏輯204而提供至該緩存器206。如參考圖3而在下文更詳細(xì)地描述的，該控制邏輯204可以一個(gè)或多個(gè)多路復(fù)用器實(shí)作，以選擇那一個(gè)數(shù)據(jù)串流將被回饋至該緩存器206,作為個(gè)別的輸入。當(dāng)操作在該測(cè)試模式時(shí)，該隨機(jī)邏輯202隨機(jī)地決定該緩存器206的下一個(gè)數(shù)值。雖然圖2將該隨機(jī)邏輯202繪示成單一云朵，該測(cè)試叢集200的一個(gè)實(shí)施例可采用許多分離的模塊或結(jié)合地形成該隨機(jī)邏輯202的邏輯區(qū)段。舉例來(lái)說(shuō)，該多個(gè)緩存器206的各個(gè)個(gè)別的數(shù)據(jù)緩存器可具有與其相關(guān)的自身隨機(jī)邏輯功能，其中，該隨機(jī)邏輯功能在下一個(gè)時(shí)脈循環(huán)后，隨機(jī)地決定該數(shù)據(jù)緩存器的下一個(gè)位數(shù)值。為了容易描述及避免混亂附圖起見(jiàn)，圖2沒(méi)有繪示與操作該掃描串鏈模式相關(guān)的任何組件、信號(hào)、或邏輯。掃描特征及功能性將參考圖3而于稍后予以描述。從接下來(lái)的描述，該測(cè)試系統(tǒng)100中的各個(gè)測(cè)試叢集可被設(shè)計(jì)及組構(gòu)以容置掃描操作應(yīng)是明顯的。圖3是代表適于用于圖2中所顯示的該測(cè)試叢集200的緩存器電路300的范例實(shí)施例的示意方塊圖。該測(cè)試叢集200的該緩存器206可包含任何數(shù)目的緩存器電路300，各個(gè)均如下文所描述的予以組構(gòu)及控制。該緩存器電路300的例示實(shí)施例包含，但不限于隨機(jī)功能302 ;第一多路復(fù)用器304 ;第二多路復(fù)用器306 ;以及正反器308。該隨機(jī)功能302代表設(shè)計(jì)及組構(gòu)以隨機(jī)方式操作、以產(chǎn)生代表由該正反器308所使用的測(cè)試數(shù)據(jù)的數(shù)字輸出310的任何數(shù)目的邏輯組件、裝置、電路零件、或硬件。在這種情況下，該隨機(jī)功能302可以任何數(shù)目的緩存器階層邏輯組件予以實(shí)作。該隨機(jī)功能302是使用數(shù)字邏輯閘和組件，而實(shí)作成隨機(jī)布爾(Boolean)功能。因此，該隨機(jī)功能302對(duì)應(yīng)于、或相關(guān)于該正反器308，而該測(cè)試系統(tǒng)100中所實(shí)作的各個(gè)緩存器電路具有與其相關(guān)的自身個(gè)別的隨機(jī)功能。為了在HTOL測(cè)試期間確保足夠的信號(hào)變換狀態(tài)，該隨機(jī)功能302應(yīng)加以選擇，以致于對(duì)于該布爾功能的各個(gè)輸入信號(hào)X而言，均存在剩余功能輸入的數(shù)值的至少一個(gè)組合，以致于變換X的數(shù)值的狀態(tài)將變換該布爾功能的輸出數(shù)值的狀態(tài)。雖然是隨機(jī)的，但該數(shù)字輸出310仍然受到至該隨機(jī)功能302的許多輸入(刺激)的影響。該隨機(jī)功能302的該例示實(shí)作是受到一個(gè)或多個(gè)下列輸入的影響假隨機(jī)刺激312，亦即該假隨機(jī)總體刺激來(lái)源104的輸出(圖I);從位于與該緩存器電路300相同的測(cè)試叢集中的一個(gè)或多個(gè)正反器所獲得的局部回饋數(shù)據(jù)314 ;從位于其它測(cè)試叢集(也就是，除了該緩存器電路300所位于的測(cè)試叢集以外的測(cè)試叢集)中的一個(gè)或多個(gè)正反器所獲得的跨叢集回饋數(shù)據(jù)316 ；以及該正反器308的目前數(shù)據(jù)輸出318。在實(shí)施時(shí)，因此，該數(shù)字輸出310將是該假隨機(jī)刺激312、該局部回饋314、該跨叢集回饋316、及/或該數(shù)據(jù)輸出318的隨機(jī)功能。如先前所解釋的，該測(cè)試系統(tǒng)100較佳地利用為數(shù)甚多的不同隨機(jī)功能。換言之，對(duì)于該測(cè)試系統(tǒng)100的各個(gè)及每一個(gè)緩存器而言，相同的隨機(jī)功能均不會(huì)重復(fù)。
就此特別實(shí)作及實(shí)施例而言，該假隨機(jī)刺激312并非用作對(duì)該測(cè)試結(jié)構(gòu)中的各個(gè)及每一個(gè)隨機(jī)功能302的刺激。反而，該假隨機(jī)刺激312只針對(duì)該緩存器206 (見(jiàn)圖2)的選擇子集出現(xiàn)。理論上，該假隨機(jī)刺激312可為多位寬的信號(hào)，但在實(shí)施上，它將為單一位信號(hào)。用于該局部回饋數(shù)據(jù)314、該跨叢集回饋數(shù)據(jù)316、及該目前數(shù)據(jù)輸出318的個(gè)別信號(hào)充作各個(gè)及每一個(gè)隨機(jī)功能302的輸入。在實(shí)施時(shí)，該局部回饋數(shù)據(jù)314及該跨叢集回饋數(shù)據(jù)316各者均具有從零至多個(gè)位的任何寬度，然而，由該局部回饋數(shù)據(jù)314及該跨叢集回饋數(shù)據(jù)316所提供的位的和必需大于或等于一個(gè)位。該目前數(shù)據(jù)輸出318為反映給定緩存器電路300的目前狀態(tài)的一個(gè)位信號(hào)。該測(cè)試結(jié)構(gòu)中平均有大約一半的該隨機(jī)功能302，將使用該個(gè)別的目前數(shù)據(jù)輸出318作為刺激(直接局部回饋)。當(dāng)該假隨機(jī)刺激312被利用時(shí)，所有至該隨機(jī)功能302的輸入均同時(shí)施加。該假隨機(jī)刺激312對(duì)于驅(qū)動(dòng)該緩存器電路300的隨機(jī)本質(zhì)是有用的。舉例來(lái)說(shuō)，如果只有該局部回饋數(shù)據(jù)314、該跨叢集回饋數(shù)據(jù)316、及該目前數(shù)據(jù)輸出318是用來(lái)驅(qū)動(dòng)該各種隨機(jī)功能302，則可實(shí)作過(guò)多的該隨機(jī)功能302 (或耦接在一起的隨機(jī)功能302的方塊)為不變的、或者為以只有幾個(gè)時(shí)脈循環(huán)的非常短周期振蕩。就此方面而言，該假隨機(jī)總體刺激來(lái)源104(見(jiàn)圖I)的周期是232-1循環(huán)。使用此長(zhǎng)周期假隨機(jī)刺激312作為對(duì)至少一個(gè)該隨機(jī)功能302的子集的輸入，可高度地減少具有不變功能或以短周期振蕩的可能性。該第一多路復(fù)用器304及該第二多路復(fù)用器306 (以及可能其它組件或邏輯)是包含在圖2中所繪示的該叢集階層控制邏輯204中。因此，該控制邏輯204可視需要而包含大量的多路復(fù)用器，以支持多個(gè)不同的緩存器電路。該第一多路復(fù)用器304是耦接在該隨機(jī)功能302與該正反器308之間。該第一多路復(fù)用器304具有用于重置預(yù)設(shè)數(shù)值320的第一可選擇輸入、以及用于該隨機(jī)功能302的該數(shù)字輸出310的第二可選擇輸入。該重置信號(hào)220 (也見(jiàn)圖2)可用來(lái)選擇該重置預(yù)設(shè)數(shù)值320或該數(shù)字輸出310，以作為該第一多路復(fù)用器輸出322。雖然操作在該測(cè)試模式中，然而，該重置信號(hào)220是設(shè)定至邏輯低，并且該第一多路復(fù)用器304是受控，以致于該隨機(jī)功能302的該數(shù)字輸出310被選擇作為該第一多路復(fù)用器輸出322。然而，為了重置該緩存器電路300，該重置信號(hào)220是設(shè)定至邏輯高，并且該第一多路復(fù)用器304是受控，以致于該重置預(yù)設(shè)數(shù)值320被選擇作為該第一多路復(fù)用器輸出322。該重置預(yù)設(shè)數(shù)值320代表指定至該緩存器電路300的隨機(jī)地選擇但已知(并且不變)的邏輯數(shù)值。換言之，一旦定義后，該重置預(yù)設(shè)數(shù)值320對(duì)于該緩存器電路300而言，仍然是固定的。因此，當(dāng)該測(cè)試系統(tǒng)100被重置時(shí)，該測(cè)試系統(tǒng)100中的所有該緩存器均被其個(gè)別的重置預(yù)設(shè)數(shù)值予以占據(jù)(populated)。該第二多路復(fù)用器306具有對(duì)應(yīng)于該第一多路復(fù)用器輸出322的第一可選擇輸入、以及用于預(yù)加載數(shù)值326的第二可選擇輸入。預(yù)加載致能信號(hào)328是用來(lái)選擇該第一多路復(fù)用器輸出322或該預(yù)加載數(shù)值326，用作該第二多路復(fù)用器輸出330。雖然操作在該測(cè)試模式中，該預(yù)加載致能信號(hào)328是維持在邏輯低，而該第二多路復(fù)用器306是受控，以致于該第一多路復(fù)用器輸出322(其在該測(cè)試模式期間，對(duì)應(yīng)于該隨機(jī)功能302的該數(shù)字輸出310)被選擇作為該第二多路復(fù)用器輸出330。針對(duì)該重置操作，該預(yù)加載致能信號(hào)328是設(shè)定至邏輯低，而該第二多路復(fù)用器306是受控，以致于該第二多路復(fù)用器輸出330對(duì)應(yīng)于該第一多路復(fù)用器輸出322，其接著對(duì)應(yīng)于該重置預(yù)設(shè)數(shù)值320。因此，當(dāng)重置該緩存器電路300時(shí)，該重置預(yù)設(shè)數(shù)值320充作至該正反器308的數(shù)據(jù)輸入(D)，而該正反器308被重置至其已知的重置數(shù)值。然而，針對(duì)預(yù)加載(除錯(cuò))操作，該預(yù)加載致能信號(hào)328被設(shè)定為邏輯高，以致于該第二多路復(fù)用器輸出330對(duì)應(yīng)于該預(yù)加載數(shù)值326。相應(yīng)地，該預(yù)加載數(shù) 值326充作至該正反器308的數(shù)據(jù)輸入(D)，而該正反器308可以用于掃描串鍵測(cè)試的已知除錯(cuò)數(shù)值予以預(yù)加載。雖然并非一直需要，然而，此處所描述的范例實(shí)施例采用用于該正反器308的標(biāo)準(zhǔn)LSSD裝置。如眾所了解的，LSSD正反器是等效于具有數(shù)據(jù)掃描能力的D-類(lèi)型正反器。為此目的，該正反器308包含數(shù)據(jù)輸入(D)、數(shù)據(jù)輸出(Q)、以及時(shí)脈輸入(CLK)，以支持D-類(lèi)型正反器功能。該正反器308也包含掃描輸入(SI)、掃描輸出(S0)、第一掃描時(shí)脈輸入(SCI)、及第二掃描時(shí)脈輸入(SC2)，以支持該數(shù)據(jù)掃描功能。LSSD裝置的設(shè)計(jì)、功能、及操作是眾所周知的，并且因此，此處不會(huì)詳細(xì)地予以描述?？偠灾?，可選擇性控制該正反器308操作于“正?！睌?shù)據(jù)閂鎖模式或掃描模式。針對(duì)正常操作，SCl及SC2是保持在邏輯低(以有效地失能該掃描特征)，而該時(shí)脈信號(hào)224將該數(shù)據(jù)輸入(D)狀態(tài)變換至該數(shù)據(jù)輸出(Q)狀態(tài)，如眾所了解的。以此方式，該正反器308產(chǎn)生時(shí)脈式正反器數(shù)據(jù)輸出，以響應(yīng)其正反器輸入數(shù)據(jù)。針對(duì)掃描操作，該時(shí)脈信號(hào)224是保持在邏輯低(以有效地失能該正常數(shù)據(jù)變換狀態(tài)功能)，而SCl及SC2是用來(lái)控制該掃描串鏈數(shù)據(jù)從SI轉(zhuǎn)換至S0。該正反器308的該數(shù)據(jù)輸入(D)是耦接以接收該第二多路復(fù)用器輸出330，而該正反器308的該數(shù)據(jù)輸出(Q)則對(duì)應(yīng)于該數(shù)據(jù)輸出318。如先前所提及的，該正反器308的該數(shù)據(jù)輸出(Q)也可耦接至相同測(cè)試叢集(該緩存器電路300位于其內(nèi))中的任何數(shù)目(包含零)的其它緩存器電路、及/或至除了該緩存器電路300位于其內(nèi)的該測(cè)試叢集以外的一個(gè)或多個(gè)測(cè)試叢集中的任何數(shù)目(包含零)的其它緩存器電路。該時(shí)脈信號(hào)224 (也見(jiàn)圖2)是耦接至該正反器308的該時(shí)脈輸入(CLK)，而該時(shí)脈信號(hào)224則充作該正反器308的數(shù)據(jù)變換狀態(tài)信號(hào)，如眾所了解的。請(qǐng)注意，該正反器308的該數(shù)據(jù)輸出(Q)可用來(lái)驅(qū)動(dòng)該緩存器電路300的各種回饋(扇出)信號(hào)。就此方面而言，該正反器308的該數(shù)據(jù)輸出(Q)可(但不需要)回饋至相同緩存器電路300的該隨機(jī)功能302、可(但不需要)回饋至相同測(cè)試叢集中的不同緩存器電路的該隨機(jī)功能、及/或可(但不需要)回饋至不同測(cè)試叢集中的緩存器電路的該隨機(jī)功能。視特別的實(shí)作和設(shè)計(jì)而定，該正反器308的該數(shù)據(jù)輸出(Q)可回饋至相同或不同測(cè)試叢集中的多個(gè)緩存器電路(例如，該緩存器電路300)的該隨機(jī)功能。該正反器308的該數(shù)據(jù)輸出(Q)也可繞線至該測(cè)試叢集200的該基于叢集的自我測(cè)試模塊208，該緩存器電路300是設(shè)置在該測(cè)試叢集200中(見(jiàn)圖2)。就此方面而言，應(yīng)體會(huì)到該基于叢集的自我測(cè)試模塊208不需(并且較佳不會(huì))接收來(lái)自于該測(cè)試叢集200中的各個(gè)及每一個(gè)正反器的該數(shù)據(jù)輸出。反而，該基于叢集的自我測(cè)試模塊208只取樣該測(cè)試叢集200中的該正反器的子集(舉例來(lái)說(shuō)，每一百個(gè)正反器取樣一個(gè))。此取樣是基于假定一個(gè)正反器中的錯(cuò)誤會(huì)導(dǎo)致錯(cuò)誤行進(jìn)至該測(cè)試叢集200中的其它正反器，以致于不需要分析該測(cè)試叢集200中的所有該正反器。如以上所提及的，該第二多路復(fù)用器306是用以支持該測(cè)試系統(tǒng)100的掃描串鏈測(cè)試和除錯(cuò)。在此操作模式下，該正反器308是預(yù)加載其定義和已知的預(yù)加載數(shù)值326(類(lèi)似地，該測(cè)試系統(tǒng)100的所有其它正反器是預(yù)加載它們個(gè)別的預(yù)加載數(shù)值)。在該正反器已經(jīng)預(yù)加載后，該測(cè)試系統(tǒng)100是以該掃描模式操作，以使該掃描串鏈可被讀出，以決定該預(yù)期的掃描串鏈中是否有任何“中斷”。因此，該正反器308是受控以操作成移位緩存器，以沿著該掃描串鏈從SI通過(guò)至S0。在該掃描模式期間，第一掃描時(shí)脈信號(hào)336及第二掃描時(shí)脈信號(hào)338使該正反器308移位該掃描串鏈。在這種情況下，該正反器308的該掃描數(shù)據(jù)輸入信號(hào)340可從該掃描串鏈中的先前正反器獲得，并且該正反器308的該掃描數(shù)據(jù)輸出信 號(hào)342可提供至該掃描串鏈中的下一個(gè)正反器。該掃描接口 108 (圖I)可容置該掃描時(shí)脈信號(hào)336、338、掃描數(shù)據(jù)輸入、及該最終掃描數(shù)據(jù)輸出信號(hào),如眾所了解的。如先前所提及的，該測(cè)試系統(tǒng)100可如需要設(shè)計(jì)及實(shí)作以與該測(cè)試需要配合，并且容置與半導(dǎo)體制作技術(shù)有關(guān)的各種實(shí)際考量。由于該測(cè)試系統(tǒng)100的彈性本質(zhì)，多個(gè)設(shè)計(jì)限制和變量可影響部署的實(shí)作中的真正組構(gòu)、叢集間關(guān)系、及叢集內(nèi)關(guān)系。相應(yīng)地，“設(shè)計(jì)產(chǎn)生器”可用來(lái)思量該測(cè)試系統(tǒng)100的各種選擇或可變組件及其它彈性態(tài)樣。設(shè)計(jì)產(chǎn)生器的范例實(shí)施例(其可實(shí)現(xiàn)成計(jì)算器實(shí)作的應(yīng)用或軟件程序)的操作是使用一些或所有下列設(shè)計(jì)限制和參數(shù)實(shí)作多少測(cè)試叢集；使用多少正反器或緩存器；產(chǎn)生多少(類(lèi)型的)緩存器回饋路徑；跨叢集回饋路徑對(duì)叢集內(nèi)回饋路徑的比例；由該假隨機(jī)二元信號(hào)所刺激的緩存器的數(shù)量；將取樣用于校驗(yàn)和計(jì)算的緩存器的數(shù)量(在自我測(cè)試期間)?；谶@些限制，該設(shè)計(jì)產(chǎn)生器分布該總體數(shù)目的數(shù)據(jù)緩存器于所有該測(cè)試叢集上、分布該假隨機(jī)刺激點(diǎn)、及分布該自我測(cè)試取樣點(diǎn)。該設(shè)計(jì)產(chǎn)生器也可隨機(jī)地選擇用于該正反器的該重置預(yù)設(shè)數(shù)值，以決定該跨叢集及叢集內(nèi)回饋繞線。該設(shè)計(jì)產(chǎn)生器接著選擇用于所有該數(shù)據(jù)緩存器的隨機(jī)布爾功能，并且測(cè)試該隨機(jī)邏輯功能，以確保它們滿足該陳述的設(shè)計(jì)目的。其結(jié)果就是，該設(shè)計(jì)產(chǎn)生器的輸出代表各個(gè)叢集的特別設(shè)計(jì)和布局、各個(gè)叢集中所使用的該隨機(jī)邏輯結(jié)構(gòu)的組構(gòu)、遍及該叢集的緩存器的分布、以及該隨機(jī)產(chǎn)生的數(shù)據(jù)回饋路徑。該結(jié)果是可使用任何工藝設(shè)計(jì)套件(PDK)、任何工業(yè)標(biāo)準(zhǔn)配置和繞線工具、任何標(biāo)準(zhǔn)單元程序庫(kù)、及用于任何制造工藝而實(shí)作的完全隨機(jī)的設(shè)計(jì)結(jié)構(gòu)。該測(cè)試系統(tǒng)100的實(shí)際實(shí)施例可設(shè)計(jì)如下。該各種設(shè)計(jì)限制和參數(shù)是提供作為該設(shè)計(jì)產(chǎn)生器的輸入，該設(shè)計(jì)產(chǎn)生器接著依據(jù)該設(shè)計(jì)限制產(chǎn)生該結(jié)構(gòu)和組件。該設(shè)計(jì)(緩存器轉(zhuǎn)換階層(RTL)或網(wǎng)絡(luò)連接表描述(netlist description)) 一旦產(chǎn)生,則它可使用該給定TOK、給定的標(biāo)準(zhǔn)單元程序庫(kù)、及給定的SAPR工具集，來(lái)予以實(shí)作。該SAPR工具集以適當(dāng)格式提供布局?jǐn)?shù)據(jù)，該適當(dāng)格式可用于生產(chǎn)該實(shí)體測(cè)試系統(tǒng)100。由于所有設(shè)計(jì)間隔(重置數(shù)值、隨機(jī)刺激、和隨機(jī)功能)均為良好定義的事實(shí)(盡管隨機(jī)選擇)，該測(cè)試系統(tǒng)100的行為在重置之后，是可完全預(yù)測(cè)的。相應(yīng)地，任何行為上的不正常(例如，掃描瑕疵)均可匹配至用于除錯(cuò)的仿真數(shù)據(jù)。當(dāng)該測(cè)試系統(tǒng)100的所有其它間隔是隨機(jī)地選擇時(shí)，不需要過(guò)度的功能性驗(yàn)證。以上所描述的該測(cè)試結(jié)構(gòu)和相關(guān)設(shè)計(jì)技術(shù)提供多個(gè)與現(xiàn)有和傳統(tǒng)方式有關(guān)的利益和優(yōu)點(diǎn)。舉例來(lái)說(shuō)，該測(cè)試結(jié)構(gòu)的基本設(shè)計(jì)，對(duì)于多個(gè)半導(dǎo)體工藝技術(shù)和設(shè)計(jì)規(guī)則而言，是高度可再使用的。的確，該測(cè)試結(jié)構(gòu)具有多個(gè)高度彈性的設(shè)計(jì)選擇，例如，可調(diào)整至任何測(cè)試芯片尺寸；可使用任何半導(dǎo)體制造工藝；可使用任何標(biāo)準(zhǔn)的單元程序庫(kù)；以及，可使用任何現(xiàn)有的SAPR工具。該測(cè)試結(jié)構(gòu)可用來(lái)實(shí)施非常接近客戶設(shè)計(jì)的模型化。為此目的，該測(cè)試結(jié)構(gòu)的特定實(shí)作包含很少至沒(méi)有對(duì)稱及很少至沒(méi)有重復(fù)的結(jié)構(gòu)。此外，該測(cè)試結(jié)構(gòu)在其測(cè)試叢集中實(shí)作隨機(jī)邏輯。為了容置客戶設(shè)計(jì)的準(zhǔn)確模型化，該測(cè)試結(jié)構(gòu)在局部和總體繞線之間支持可調(diào)整的繞線擁塞及比例。此外，該測(cè)試結(jié)構(gòu)支持可調(diào)整的設(shè)計(jì)密度及芯片尺寸，其對(duì)于模仿客戶設(shè)計(jì)的目的是有用的。此處所出現(xiàn)的該測(cè)試結(jié)構(gòu)也支持一種除錯(cuò)特征，該除錯(cuò)特征利用用于部件篩選的集積式自我測(cè)試，而沒(méi)有依賴掃描。為了容置該除錯(cuò)特征，所有該正反器(緩存器)均可預(yù)加載已知的位狀態(tài)。此外，可利用工業(yè)標(biāo)準(zhǔn)掃描接口來(lái)促進(jìn)容易地測(cè)試及除錯(cuò)。該測(cè)試結(jié)構(gòu)的這些和其它特征致能同步和可預(yù)測(cè)的電路行為，以將該芯片上和硅中行為與仿真的行為相比較。該測(cè)試結(jié)構(gòu)可組構(gòu)以由HTOL測(cè)試。為此目的，該測(cè)試結(jié)構(gòu)可實(shí)作在HTOL測(cè)試期間可被致能的自我刺激設(shè)計(jì)(在HTOL測(cè)試期間，使用時(shí)脈信號(hào)和周期性重置，以轉(zhuǎn)換狀態(tài))。再者，該測(cè)試結(jié)構(gòu)可利用集積式校驗(yàn)和計(jì)算，以容易速度降級(jí)的自我測(cè)試。在實(shí)施時(shí)，該測(cè)試結(jié)構(gòu)可快速且容易地實(shí)作，其可減少整體的測(cè)試時(shí)間和成本。就此方面而言，該測(cè)試結(jié)構(gòu)要求很少至沒(méi)有功能性驗(yàn)證，這是因?yàn)樵撛O(shè)計(jì)以使用隨機(jī)結(jié)構(gòu)而 整個(gè)地產(chǎn)生。通常，設(shè)計(jì)是遵循設(shè)計(jì)規(guī)格予以實(shí)作。視該設(shè)計(jì)復(fù)雜度而定，識(shí)別該設(shè)計(jì)實(shí)作以匹配該設(shè)計(jì)規(guī)格，可為非常耗時(shí)及耗費(fèi)資源的。假定該測(cè)試結(jié)構(gòu)可使用設(shè)計(jì)產(chǎn)生器予以實(shí)作，則僅驗(yàn)證該設(shè)計(jì)產(chǎn)生器是正確地工作便已足夠。如果這樣的話，所有產(chǎn)生的設(shè)計(jì)均假定是正確的。該產(chǎn)生的輸出同時(shí)提供設(shè)計(jì)規(guī)格和設(shè)計(jì)實(shí)作。相應(yīng)地，不再需要獨(dú)立地驗(yàn)證該設(shè)計(jì)是依據(jù)其規(guī)格而予以實(shí)作。此外，給定測(cè)試結(jié)構(gòu)的特別設(shè)計(jì)可使用適當(dāng)撰寫(xiě)的軟件工具予以產(chǎn)生，以致于需要很少至沒(méi)有人為互動(dòng)，以推衍該測(cè)試芯片結(jié)構(gòu)的真正組構(gòu)。雖然至少一個(gè)范例實(shí)施例已經(jīng)出現(xiàn)在先前的詳細(xì)描述中，然而，應(yīng)體會(huì)到的是，存在為數(shù)甚多的變化。應(yīng)體會(huì)到，此處所描述的范例實(shí)施例或?qū)嵤├?，并不打算以任何方式限制所?qǐng)求標(biāo)的的范圍、應(yīng)用、或組構(gòu)。反而，該先前的詳細(xì)描述將提供本領(lǐng)域技術(shù)人員更方便的地圖，以實(shí)作該描述的單一實(shí)施例或多個(gè)實(shí)施例。應(yīng)了解到，可在組件的功能和配置上作出各種改變，而不致背離由權(quán)利要求書(shū)所定義的范圍，該范圍包含已知均等物及此專利申請(qǐng)?zhí)岢鰰r(shí)的可預(yù)見(jiàn)均等物。
權(quán)利要求
1.一種基于半導(dǎo)體的測(cè)試裝置，包括 多個(gè)測(cè)試叢集，各個(gè)該多個(gè)測(cè)試叢集包括 多個(gè)數(shù)據(jù)緩存器；以及 邏輯組件，組構(gòu)以實(shí)施用來(lái)產(chǎn)生用于該多個(gè)數(shù)據(jù)緩存器的測(cè)試數(shù)據(jù)的隨機(jī)邏輯功能；以及 假隨機(jī)總體刺激來(lái)源，耦接至該多個(gè)測(cè)試叢集，并且組構(gòu)以產(chǎn)生用于該邏輯組件的假隨機(jī)二元刺激；其中 至少一些該多個(gè)測(cè)試叢集是耦接在一起以支持?jǐn)?shù)據(jù)緩存器輸出的叢集間扇出扇入。
2.根據(jù)權(quán)利要求I所述的基于半導(dǎo)體的測(cè)試裝置，復(fù)包括重置控制模塊，耦接至該多個(gè)測(cè)試叢集，并且組構(gòu)以將該測(cè)試裝置放置于重置狀態(tài)，而以重置預(yù)設(shè)數(shù)值初始化該多個(gè)數(shù)據(jù)緩存器。
3.根據(jù)權(quán)利要求I所述的基于半導(dǎo)體的測(cè)試裝置，其中 第一測(cè)試叢集中的第一數(shù)據(jù)緩存器具有緩存器輸出，該緩存器輸出回饋至與第二測(cè)試叢集中的第二數(shù)據(jù)緩存器相關(guān)的該邏輯組件；以及 由該邏輯組件產(chǎn)生與該第二數(shù)據(jù)緩存器相關(guān)的測(cè)試數(shù)據(jù)是由該第一數(shù)據(jù)緩存器的該緩存器輸出所影響。
4.根據(jù)權(quán)利要求I所述的基于半導(dǎo)體的測(cè)試裝置，其中 測(cè)試叢集中的數(shù)據(jù)緩存器具有緩存器輸出，該緩存器輸出回饋至與該數(shù)據(jù)緩存器相關(guān)的該邏輯組件；以及 由該邏輯組件產(chǎn)生與該數(shù)據(jù)緩存器相關(guān)的測(cè)試數(shù)據(jù)是由該數(shù)據(jù)緩存器的該緩存器輸出所影響。
5.根據(jù)權(quán)利要求I所述的基于半導(dǎo)體的測(cè)試裝置，其中 第一測(cè)試叢集中的第一數(shù)據(jù)緩存器具有緩存器輸出，該緩存器輸出回饋至與該第一測(cè)試叢集中的第二數(shù)據(jù)緩存器相關(guān)的該邏輯組件；以及 由該邏輯組件產(chǎn)生與該第二數(shù)據(jù)緩存器相關(guān)的測(cè)試數(shù)據(jù)是由該第一數(shù)據(jù)緩存器的該緩存器輸出所影響。
6.根據(jù)權(quán)利要求I所述的基于半導(dǎo)體的測(cè)試裝置，復(fù)包括掃描接口，組構(gòu)以容置行進(jìn)通過(guò)該多個(gè)測(cè)試叢集的掃描串鏈。
7.根據(jù)權(quán)利要求I所述的基于半導(dǎo)體的測(cè)試裝置，復(fù)包括總體自我測(cè)試模塊，耦接至該多個(gè)測(cè)試叢集，并且組構(gòu)以產(chǎn)生依據(jù)該多個(gè)測(cè)試叢集中的該多個(gè)數(shù)據(jù)緩存器的選擇的數(shù)據(jù)緩存器的緩存器輸出的總體校驗(yàn)和數(shù)值。
8.根據(jù)權(quán)利要求7所述的基于半導(dǎo)體的測(cè)試裝置，其中，各個(gè)該多個(gè)測(cè)試叢集包括基于叢集的自我測(cè)試模塊，耦接至該總體自我測(cè)試模塊，以提供基于叢集的自我測(cè)試輸出至該總體自我測(cè)試模塊。
9.根據(jù)權(quán)利要求I所述的基于半導(dǎo)體的測(cè)試裝置，其中，各個(gè)該多個(gè)數(shù)據(jù)緩存器是相關(guān)于 緩存器階層邏輯組件，組構(gòu)以實(shí)施用來(lái)產(chǎn)生數(shù)字輸出的隨機(jī)邏輯功能； 正反器，耦接至該緩存器階層邏輯組件，以獲得該數(shù)字輸出作為正反器數(shù)據(jù)輸入，該正反器產(chǎn)生時(shí)脈式正反器數(shù)據(jù)輸出，以響應(yīng)該正反器數(shù)據(jù)輸入。
10.一種基于半導(dǎo)體的測(cè)試裝置，包括 測(cè)試叢集，包括 多個(gè)數(shù)據(jù)緩存器，各個(gè)組構(gòu)以產(chǎn)生個(gè)別的緩存器輸出；以及 邏輯組件，組構(gòu)以實(shí)施用來(lái)產(chǎn)生用于該多個(gè)數(shù)據(jù)緩存器的測(cè)試數(shù)據(jù)的隨機(jī)邏輯功能，其中，來(lái)自于該多個(gè)數(shù)據(jù)緩存器的子集的緩存器輸出充當(dāng)至該邏輯組件的回饋；以及 假隨機(jī)總體刺激來(lái)源，耦接至該測(cè)試叢集，并且組構(gòu)以產(chǎn)生用于該邏輯組件的假隨機(jī)二元刺激。
11.根據(jù)權(quán)利要求10所述的基于半導(dǎo)體的測(cè)試裝置，復(fù)包括第二測(cè)試叢集，該第二測(cè)試叢集包括多個(gè)數(shù)據(jù)緩存器，其中，該測(cè)試叢集是耦接在一起，以支持緩存器輸出的叢集間扇出扇入。
12.根據(jù)權(quán)利要求10所述的基于半導(dǎo)體的測(cè)試裝置，復(fù)包括控制邏輯，以選擇地組構(gòu)該測(cè)試叢集用來(lái)以重置預(yù)設(shè)數(shù)值加載該多個(gè)數(shù)據(jù)緩存器。
13.根據(jù)權(quán)利要求10所述的基于半導(dǎo)體的測(cè)試裝置，復(fù)包括控制邏輯，以選擇地組構(gòu)該測(cè)試叢集用來(lái)以用于掃描串鏈測(cè)試的預(yù)加載數(shù)值加載該多個(gè)數(shù)據(jù)緩存器。
14.根據(jù)權(quán)利要求10所述的基于半導(dǎo)體的測(cè)試裝置，復(fù)包括基于叢集的自我測(cè)試模塊，耦接至該多個(gè)數(shù)據(jù)緩存器的子集，該基于叢集的自我測(cè)試模塊組構(gòu)以產(chǎn)生基于該多個(gè)數(shù)據(jù)緩存器的該子集的緩存器輸出的局部校驗(yàn)和數(shù)值。
15.根據(jù)權(quán)利要求10所述的基于半導(dǎo)體的測(cè)試裝置，其中 該多個(gè)數(shù)據(jù)緩存器中的第一數(shù)據(jù)緩存器具有其緩存器輸出，該緩存器輸出是回饋至與該多個(gè)數(shù)據(jù)緩存器中的第二數(shù)據(jù)緩存器相關(guān)的該邏輯組件；以及 由該邏輯組件產(chǎn)生與該第二數(shù)據(jù)緩存器相關(guān)的測(cè)試數(shù)據(jù)是由該第一數(shù)據(jù)緩存器的該緩存器輸出所影響。
16.根據(jù)權(quán)利要求10所述的基于半導(dǎo)體的測(cè)試裝置，其中 該多個(gè)數(shù)據(jù)緩存器中的數(shù)據(jù)緩存器具有其緩存器輸出，該緩存器輸出是回饋至與該數(shù)據(jù)緩存器相關(guān)的該邏輯組件；以及 由該邏輯組件產(chǎn)生與該數(shù)據(jù)緩存器相關(guān)的測(cè)試數(shù)據(jù)是由該數(shù)據(jù)緩存器的該緩存器輸出所影響。
17.一種基于半導(dǎo)體的測(cè)試裝置，包括 多個(gè)測(cè)試叢集，各個(gè)該多個(gè)測(cè)試叢集包括多個(gè)由隨機(jī)邏輯所驅(qū)動(dòng)的緩存器電路；以及假隨機(jī)總體刺激來(lái)源，耦接至該多個(gè)測(cè)試叢集，并且組構(gòu)以產(chǎn)生用于該隨機(jī)邏輯的假隨機(jī)二元刺激； 其中，各個(gè)該多個(gè)緩存器電路包含 邏輯組件，組構(gòu)以接收該假隨機(jī)二元刺激和緩存器回饋數(shù)據(jù)作為輸入，并且組構(gòu)以實(shí)施用來(lái)產(chǎn)生測(cè)試數(shù)據(jù)的隨機(jī)功能；以及 正反器，耦接以接收該測(cè)試數(shù)據(jù)作為正反器數(shù)據(jù)輸入，該正反器組構(gòu)以產(chǎn)生時(shí)脈式正反器數(shù)據(jù)輸出，以響應(yīng)該正反器數(shù)據(jù)輸入；以及 其中，至少一些來(lái)自于該多個(gè)測(cè)試叢集的第一測(cè)試叢集的該時(shí)脈式正反器數(shù)據(jù)輸出充當(dāng)用于該多個(gè)測(cè)試叢集的第二測(cè)試叢集中的至少一些該邏輯組件的該緩存器回饋數(shù)據(jù)。
18.根據(jù)權(quán)利要求17所述的基于半導(dǎo)體的測(cè)試裝置，其中，各個(gè)該多個(gè)緩存器電路復(fù)包括多路復(fù)用器，耦接在該邏輯組件與該正反器之間，該多路復(fù)用器包括用于重置預(yù)設(shè)數(shù)值的第一輸入及用于該測(cè)試數(shù)據(jù)的第二輸入，并且，該多路復(fù)用器是受控以在該測(cè)試數(shù)據(jù)是提供作為多路復(fù)用器輸出的期間以測(cè)試模式操作、以及在該重置預(yù)設(shè)數(shù)值是提供作為該多路復(fù)用器輸出的期間以重置模式操作。
19.根據(jù)權(quán)利要求17所述的基于半導(dǎo)體的測(cè)試裝置，其中，至少一部分來(lái)自于該第一測(cè)試叢集的該時(shí)脈式正反器輸出數(shù)據(jù)充當(dāng)用于該第一測(cè)試叢集中的至少一些該邏輯組件的該緩存器回饋數(shù)據(jù)。
20.根據(jù)權(quán)利要求17所述的基于半導(dǎo)體的測(cè)試裝置，其中，該正反器容置掃描串鏈測(cè)試。
全文摘要
一種實(shí)作隨機(jī)邏輯功能的基于半導(dǎo)體的測(cè)試裝置，包含多個(gè)測(cè)試叢集及耦接至該等該測(cè)試叢集的假隨機(jī)總體刺激來(lái)源。各個(gè)測(cè)試叢集均包含多個(gè)數(shù)據(jù)緩存器及邏輯組件，該邏輯組件是組構(gòu)以實(shí)施用來(lái)產(chǎn)生用于該多個(gè)數(shù)據(jù)緩存器的測(cè)試數(shù)據(jù)的隨機(jī)邏輯功能。該假隨機(jī)總體刺激來(lái)源產(chǎn)生用于該邏輯組件的假隨機(jī)二元刺激。至少一些該多個(gè)測(cè)試叢集是耦接在一起，以支持?jǐn)?shù)據(jù)緩存器輸出的叢集間扇出扇入。
文檔編號(hào)G01R31/28GK102798810SQ20121016773
公開(kāi)日2012年11月28日 申請(qǐng)日期2012年5月25日 優(yōu)先權(quán)日2011年5月26日
發(fā)明者C·豪夫 申請(qǐng)人:格羅方德半導(dǎo)體公司