專利名稱：試驗裝置及試驗方法
技術領域：
本發(fā)明涉及一種對半導體器件進行試驗的試驗裝置。
背景技術：
在制造半導體器件之后，為了試驗該半導體器件是否正常工作，采用半導體試驗裝置(下面也簡稱為試驗裝置)。試驗裝置接收從DUT (被測器件)輸出的信號(被測信號)，將該信號與期待值進行比較，從而判斷DUT是否合格(Pass/Fail)，或者測定被測信號的振幅容限或定時容限。DUT 有時內(nèi)置有 PLL (Phase Locked Loop,鎖相環(huán))電路或 DLL (Delay LockedLoop，延遲鎖定環(huán))電路，這些電路接收來自外部即試驗裝置的時鐘信號，以該時鐘信號為基準而生成內(nèi)部時鐘。在試驗所述DUT時，試驗裝置對DUT的常規(guī)引腳(Normal Pin)輸出 矢量模式，向DUT的時鐘端子提供時鐘信號。現(xiàn)在，考慮這樣一種情況在執(zhí)行某一測試模式之后，改變測試條件而執(zhí)行測試模式。在這種情況下，改變測試條件需要一定時間。此時，當停止向DUT提供時鐘信號時，PLL電路或DLL電路被解鎖，接下來在提供測試模式時，需要再次鎖定PLL電路或DLL電路，因此試驗時間變長。為了解決該問題，考慮的方法是在停止提供測試模式的期間，也就是在改變測試條件的期間，對DUT的時鐘輸入引腳連續(xù)輸出時鐘信號。由此能夠保持內(nèi)置在DUT中的PLL電路或DLL電路的鎖定狀態(tài)。圖I是用于保持內(nèi)置在DUT中的PLL/DLL電路的鎖定狀態(tài)的流程圖。

發(fā)明內(nèi)容
另一方面，正在普及時鐘信號嵌入數(shù)據(jù)信號中的傳送方式。例如⑶R(Clock DataRecovery,時鐘數(shù)據(jù)再現(xiàn))方式或分組方式屬于該傳送方式。當對采用這些方式的DUT進行試驗時，利用上述方法無法維持PLL電路或DLL電路的鎖定狀態(tài)。原因是，在改變測試條件的期間，若停止測試模式，則嵌入在數(shù)據(jù)中的時鐘信號無法供給到DUT。本發(fā)明是鑒于上述問題而作出的，本發(fā)明一實施方式的例示性目的是提供一種試驗裝置，該試驗裝置能夠在指定測試條件的期間維持被測器件的PLL/DLL電路的鎖定。本發(fā)明的一實施方式涉及一種試驗裝置。該試驗裝置包括矢量模式生成部，生成用于指定被測器件的矢量的矢量模式；同步模式生成部，生成用于維持內(nèi)置在被測器件中的時鐘再生部與外部的鏈接所需的同步模式；門信號生成部，生成在應將矢量模式提供給被測器件的期間有效的門信號；以及模式選擇部，接收矢量模式、時鐘信號、同步模式及指定模式的控制信號。模式選擇部，(I)在第一模式下，在門信號有效的期間，輸出矢量模式，在門信號無效的期間，固定輸出電平；(2)在第二模式下，在門信號有效的期間，輸出矢量模式，在門信號無效的期間，輸出同步模式。 根據(jù)該方式，當對具備CDR方式或分組方式等時鐘嵌入式接口的DUT進行試驗時，在由于改變試驗條件等而中斷矢量模式的期間，能夠通過提供同步模式而保持內(nèi)置在DUT中的PLL/DLL電路的鎖定狀態(tài)。某試驗裝置也可具備生成時鐘信號的時鐘信號生成部。模式選擇部也可以(3)在第三模式下，與門信號的電平無關地輸出時鐘信號。當對具有通過不同的線路傳送時鐘信號和數(shù)據(jù)信號的接口的DUT進行試驗時，通過將DUT中的時鐘輸入引腳被分配的通道設為第三模式，因而在改變試驗條件的期間能夠維持內(nèi)置在DUT中的PLL/DLL電路的鎖定狀態(tài)。采用本發(fā)明實施方式，能夠保持內(nèi)置在DUT的PLL/DLL電路的鎖定狀態(tài)。


圖I是用于維持內(nèi)置在DUT中的PLL/DLL電路的鎖定狀態(tài)的流程圖。圖2是表示實施方式涉及的試驗裝置的結(jié)構(gòu)的框圖。圖3A、3B是表示作為試驗裝置的試驗對象的DUT的結(jié)構(gòu)例的圖。圖4A、4B、4C是表不第三模式、第一模式和第二模式的動作的波形圖。
具體實施例方式下面，參照

本發(fā)明的優(yōu)選實施方式。在各圖中表示的相同或等同的結(jié)構(gòu)要素、部件及處理用相同的附圖標記，并適當?shù)厥÷灾貜驼f明。而且，實施方式為示例，并非用來限定本發(fā)明，在實施方式中描述的所有特征或其組合，并不一定是本發(fā)明的本質(zhì)內(nèi)容。在本說明書中，所謂“部件A與部件B連接的狀態(tài)”，包括部件A和部件B在物理上直接連接的情況或部件A和部件B通過不影響電連接狀態(tài)的其他部件間接連接的情況。同樣地，所謂“部件C設置在部件A和部件B之間的狀態(tài)”，不僅包括部件A和部件C、或者部件B和部件C直接連接的情況，還包括通過不影響電連接狀態(tài)的其他部件間接連接的情況。圖2是表示實施方式涉及的試驗裝置2的結(jié)構(gòu)的框圖。圖3A、圖3B是表示作為試驗裝置2的試驗對象的DUTl的結(jié)構(gòu)例的圖。首先，參照圖3A、圖3B說明DUTl的結(jié)構(gòu)及動作。圖3A所示的DUTl具備所謂的二線串行接口，具體地，具備接收時鐘信號CLK的時鐘輸入引腳和接收數(shù)據(jù)信號DATA的數(shù)據(jù)輸入引腳。DUTl內(nèi)置有PLL電路(或DLL電路)50，倍增時鐘信號CLK，生成內(nèi)部時鐘CLKint。觸發(fā)器52使用內(nèi)部時鐘CLKint閂鎖數(shù)據(jù)DATA。圖3B示出DUTl的另一結(jié)構(gòu)。輸入到該DUTl中的串行數(shù)據(jù)DATA通過例如8B/10B方式編碼化，時鐘信號CLK嵌入到串行數(shù)據(jù)DATA中。DUTl具備從串行數(shù)據(jù)DATA提取并再現(xiàn)時鐘信號CLK的時鐘再生部54。時鐘再生部54包括PLL電路或DLL電路，所述PLL電路或所述DLL電路用于檢測周期性發(fā)生的串行數(shù)據(jù)的變化點，并以所檢測出的變化點作為基準。觸發(fā)器56使用再現(xiàn)的內(nèi)部時鐘CLKint閂鎖串行數(shù)據(jù)DATA?；氐綀D2。試驗裝置2構(gòu)成為能夠試驗如圖3所示的具有各種接口的DUT。試驗裝置2具備多個通道Chl Chn，各通道的結(jié)構(gòu)相同。各通道連接到DUT中的對應引腳。各通道包括矢量模式生成部10、同步模式生成部12、時鐘模式生成部14、門信號生成部16、模式選擇部18和波形整形器20。矢量模式生成部10生成用于指定DUT的矢量(狀態(tài))的矢量模式VECT_PAT。同步模式生成部12生成用于維持內(nèi)置在DUT中的時鐘再生部與外部的鏈接，換句話說維持鎖定狀態(tài)所需的同步模式SYNC_PAT。同步模式SYNC_PAT相當于空閑分組(Idle Packet)，嵌入有時鐘信號。同步模式生成部12重復生成所定義的一個分組長度(例如32周期的矢量)的模式。因此，用于定義同步模式SYNC_PAT的存儲器只需極小的存儲容量即可。時鐘模式生成部14生成時鐘模式(Master Rate)信號MRATE。門信號生成部16生成在應該向DUT提供矢量模式VECT_PAT的期間有效(高電平)的門信號FGATE。模式選擇部18接收矢量模式VECT_PAT、時鐘信號MRATE、同步模式SYNC_PAT及用于指定模式的控制信號MODE。模式選擇部18以三種模式工作。
( I)第一模式(常規(guī)弓I腳模式)模式選擇部18在門信號FGATE有效的期間，輸出矢量模式VECT_PAT ;在門信號FGATE無效(低電平)的期間，將輸出電平固定在例如低電平。(2)第二模式(?；钜_模式(keep alive pin mode))模式選擇部18在門信號FGATE有效的期間，輸出矢量模式VECT_PAT ;在門信號FGATE無效的期間，輸出同步模式SYNC_PAT。(3)第三模式(自由運轉(zhuǎn)模式)模式選擇部18與門信號FGATE的電平無關地輸出時鐘信號MRATE。以上是試驗裝置2的結(jié)構(gòu)。接下來說明其工作。圖4A 圖4C分別是表示在第三模式、第一模式及第二模式下的工作的波形圖。各通道Ch根據(jù)連接的DUT的種類、接口形式、引腳種類，獨立地設定模式。當試驗圖3A所示的DUTl時，與該DUT的時鐘輸入引腳連接的通道設定為第三模式。另外，與數(shù)據(jù)輸入引腳連接的通道設定為第一模式。由此，當試驗二線串行接口的DUT時，即使在設定測試條件的期間，也能夠向DUT的時鐘輸入引腳持續(xù)提供時鐘信號MRATE，因此能夠持續(xù)地維持DUT的PLL電路50的鎖定狀態(tài)。當試驗圖3B所示的DUTl時，與該DUT的數(shù)據(jù)輸入引腳連接的通道設定為第二模式。由此，即使在設置試驗條件的期間模式被中斷，也能夠向時鐘再生部54持續(xù)提供同步模式SYNC_PAT以取代所述模式，因此能夠持續(xù)保持時鐘再生部54的鎖定狀態(tài)。這樣，采用實施方式涉及的試驗裝置2，在試驗具有各種接口的DUT時，能夠持續(xù)保持內(nèi)置在DUT中的PLL電路或DLL電路的鎖定狀態(tài)。根據(jù)實施方式說明了本發(fā)明，但實施方式只不過示出本發(fā)明的原理和應用。在不脫離權利要求書規(guī)定的本發(fā)明思想的范圍內(nèi)，實施方式可以有各種變形例或可進行配置變更。符號說明I··· DUT、2…試驗裝置、10···矢量模式生成部、12…同步模式生成部、14···時鐘模式生成部、
16…門信號生成部、18···模式選擇部、20···波形整形器。工業(yè)可利用件本發(fā)明能夠應用于對半導體器件進行試驗 的試驗裝置。
權利要求
1.一種試驗裝置，其特征在于，包括 矢量模式生成部，生成用于指定被測器件的矢量的矢量模式； 同步模式生成部，生成用于維持內(nèi)置在所述被測器件中的時鐘再生部與外部的鏈接所需的同步模式；門信號生成部，生成在應將所述矢量模式提供給所述被測器件的期間有效的門信號；模式選擇部，接收所述矢量模式、所述同步模式及用于指定模式的控制信號，在第一模式下，在所述門信號有效的期間，輸出所述矢量模式，在所述門信號無效的期間，固定輸出電平；在第二模式下，在所述門信號有效的期間，輸出所述矢量模式，在所述門信號無效的期間，輸出所述同步模式。
2.根據(jù)權利要求I所述的試驗裝置，其特征在于， 還包括生成時鐘信號的時鐘信號生成部， 在第三模式下，所述模式選擇部與所述門信號的電平無關地輸出所述時鐘信號。
3.—種試驗方法，該方法向被測器件提供信號，其特征在于，包括 生成用于指定被測器件的矢量的矢量模式的步驟； 生成用于維持內(nèi)置在所述被測器件中的時鐘再生部與外部的鏈接所需的同步模式的步驟； 生成門信號的步驟，所述門信號在應將所述矢量模式提供給所述被測器件的期間有效； 選擇模式的步驟； 在第一模式下，在所述門信號有效的期間輸出所述矢量模式，在所述門信號無效的期間固定輸出電平的步驟；以及 在第二模式下，在所述門信號有效的期間輸出所述矢量模式，在所述門信號無效的期間輸出所述同步模式的步驟。
4.根據(jù)權利要求3所述的試驗方法，其特征在于，還包括 生成時鐘信號的步驟； 在第三模式下，與所述門信號的電平無關地輸出所述時鐘信號的步驟。
全文摘要
同步模式生成部(12)生成同步模式SYNC_PAT，所述同步模式是為了保持內(nèi)置在DUT中的時鐘再生部(54)與外部的鏈接而需要的同步模式。門信號生成部(16)生成門信號FGATE，在需要向DUT供給矢量模式VECT_PAT的期間，所述門信號有效。在第一模式下，在門信號FGATE有效的期間，模式選擇部(18)輸出矢量模式VECT_PAT；在門信號無效的期間，模式選擇部(18)固定輸出電平。在第二模式下，在門信號FGATE有效的期間，模式選擇部(18)輸出矢量模式VECT_PAT，在門信號無效的期間，模式選擇部(18)輸出同步模式SYNC_PAT。
文檔編號G01R31/28GK102971638SQ20108006791
公開日2013年3月13日 申請日期2010年7月7日 優(yōu)先權日2010年7月7日
發(fā)明者津藤勝 申請人:株式會社愛德萬測試