專利名稱：電路板的電源噪聲分析裝置、方法以及程序的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電源噪聲分析技術(shù)，尤其涉及非常適于分析電路板電源噪 聲的方法、裝置以及程序。
背景技術(shù)：
在被安裝到電路板上的LSI (Large Integrated Circit，大規(guī)模集成電 路)等半導(dǎo)體部件中，隨著信號(hào)的高速化和電源的低電壓化，電源噪聲會(huì)
影響到電路的穩(wěn)定動(dòng)作以及質(zhì)量。被稱作電源完整性(PI)的電源噪聲的 抑制是在電路設(shè)計(jì)中不可或缺的。
在電路板(也稱作"印刷基板"或"印刷電路板")的設(shè)計(jì)階段等 中，提出了各種抑制和/或分析電源噪聲的方法。例如，在專利文獻(xiàn)l中， 作為用于在基板制造前的制作基板布圖的過程中或者制作布圖之后評(píng)價(jià)是 否設(shè)計(jì)出了可抑制電源電壓波動(dòng)并防止由于電源供應(yīng)系統(tǒng)電路諧振而引起 的不必要的電磁輻射的印刷電路板的方法，公開了一種印刷電路基本特性 評(píng)價(jià)方法，其包括以下步驟計(jì)算從要安裝在印刷電路基板上的各有源元 件的電源端子連接位置觀看的基板內(nèi)的電源供應(yīng)系統(tǒng)電路的阻抗特性；計(jì) 算從電源端子連接位置到連接在離其最近的位置處的電容元件為止的阻抗 特性；通過對(duì)所述電源供應(yīng)系統(tǒng)電路的阻抗特性和到所述電容元件為止的 阻抗特性的大小、相位、實(shí)部、虛部中任一項(xiàng)進(jìn)行比較來判斷在所述電源 供應(yīng)系統(tǒng)電路內(nèi)是否會(huì)發(fā)生諧振。
所述方法雖然從電源-GND設(shè)計(jì)信息中提取阻抗，計(jì)算基板的諧振， 并檢驗(yàn)設(shè)計(jì)的穩(wěn)妥性，但并沒有考慮LSI的特性等來分析電源噪聲。艮口， 并不是對(duì)從LSI傳播到印刷電路基板的電源噪聲進(jìn)行分析的方法。
作為考慮了從LSI傳播到基板上的電源噪聲的方法，例如在專利文獻(xiàn) 2中公開了一種電源噪聲分析方法，該電源噪聲分析方法可在印刷基板的設(shè)計(jì)階段，考慮印刷基板的影響來分析半導(dǎo)體集成電路內(nèi)部的電源噪聲， 并分析從半導(dǎo)體集成電路產(chǎn)生的印刷基板上的電源噪聲，該方法包括以下 步驟將半導(dǎo)體集成電路劃分成多個(gè)第一單位區(qū)域，用簡化了電源配線、 電路以及電路的電流消耗的電源網(wǎng)、容量以及電流源表示每個(gè)第一單位區(qū) 域，并通過匯總所述多個(gè)第一單位區(qū)域的所述電源網(wǎng)、容量以及電流源來 求出所述半導(dǎo)體集成電路的整體模型，將安裝所述半導(dǎo)體集成電路的印刷 基板劃分成多個(gè)第二單位區(qū)域，用電源網(wǎng)和容量來表示每個(gè)第二單位區(qū)域 中的電源層，并通過匯總所述多個(gè)第二單位區(qū)域的所述電源網(wǎng)來求出所述 印刷基板的整體模型，并且結(jié)合所述半導(dǎo)體集成電路的整體模型以及所述 印刷基板的整體模型來求解電路方程式。
根據(jù)上述電源噪聲分析方法，通過結(jié)合半導(dǎo)體集成電路的電源噪聲分 析用模型和印刷基板的電源噪聲分析用模型來分析電源，對(duì)于所關(guān)注的半 導(dǎo)體集成電路，能夠考慮印刷基板上的其他半導(dǎo)體集成電路所產(chǎn)生的電源 噪聲的影響，并且能夠?qū)陌雽?dǎo)體集成電路產(chǎn)生并在印刷基板上傳播的電 源噪聲進(jìn)行分析。
專利文獻(xiàn)1:日本專利文獻(xiàn)特開2005-251223號(hào)公報(bào)； 專利文獻(xiàn)2:日本專利文獻(xiàn)特開2005-31850號(hào)公報(bào)。 下面，對(duì)本發(fā)明的相關(guān)技術(shù)進(jìn)行分析。
在相關(guān)技術(shù)(例如，專利文獻(xiàn)1等)中，僅依據(jù)印刷基板或旁路電容 器的特性，并沒有考慮構(gòu)成噪聲源的LSI的舉動(dòng)。結(jié)果，即使原本由LSI 產(chǎn)生的噪聲量很小，也照樣采取抗電源噪聲措施，從而有時(shí)會(huì)導(dǎo)致質(zhì)量過 高、即成本上升。
半導(dǎo)體器件的高速化會(huì)增加電源噪聲，而低電壓化會(huì)降低電源噪聲耐 受量，因此使印刷基板的設(shè)計(jì)變得困難。
如上所述，雖然在印刷基板中抑制電源噪聲是不可或缺的，但還沒有 一種準(zhǔn)確分析電源噪聲的明確的方法。
專利文獻(xiàn)2中的方法盡管能夠考慮印刷基板上的其他半導(dǎo)體集成電路 所產(chǎn)生的電源噪聲并能夠?qū)陌雽?dǎo)體集成電路產(chǎn)生并在印刷基板上傳播的 電源噪聲進(jìn)行分析，但該方法是結(jié)合所述半導(dǎo)體集成電路的整體模型以及所述印刷基板的整體模型來求解電路方程式的方法，與后述的本發(fā)明完全 不同。
因此，本發(fā)明的目的在于，提供一種分析電路板的電源噪聲并可使電 子電路穩(wěn)定動(dòng)作的方法、裝置以及程序。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，可提供在電路板上基于印刷基板的電源-GND (地)之 間的特性阻抗以及LSI的電源-GND的輸入阻抗來預(yù)測電源噪聲量并由此 預(yù)測使電路能夠穩(wěn)定動(dòng)作的噪聲量的方法、系統(tǒng)以及程序。在本發(fā)明中， 在求LSI的電源-GND之間的輸入阻抗時(shí)，根據(jù)LSI的輸出信號(hào)條數(shù)(同 時(shí)動(dòng)作的數(shù)目)和其驅(qū)動(dòng)能力來求出LSI的電源-GND之間的輸入阻抗。
發(fā)明效果
根據(jù)本發(fā)明，通過求出半導(dǎo)體器件的電源-GND之間的阻抗并分析電 路板的電源噪聲，可使電路穩(wěn)定動(dòng)作。


圖1是用于說明本發(fā)明一個(gè)實(shí)施例的處理順序的圖2 (A)和圖2 (B)是用于說明電路板(印刷基板)的結(jié)構(gòu)例的
圖3 (A) 圖3 (C)是用于說明電源-GND平面的模型的圖4 (A)和圖4 (B)是示出電源-GND的阻抗特性的圖5 (A)和圖5 (B)是示出電容器的等效電路和阻抗特性的圖6 (A)和圖6 (B)是示出在電路板上配置了電容器的阻抗特性的
圖7是示出印刷基板的模型的圖8是用于說明本發(fā)明一個(gè)實(shí)施例中的電源噪聲分析的圖9是用于說明本發(fā)明一個(gè)實(shí)施例中的電源噪聲分析的具體例的圖IO是用于說明本發(fā)明第二實(shí)施例的處理順序的圖ll是用于說明本發(fā)明的第二實(shí)施例的圖；圖12 (A)和圖12 (B)是用于說明本發(fā)明的第二實(shí)施例的圖； 圖13 (A) 圖13 (C)是用于說明CMOS輸出緩沖器的圖； 圖14是用于說明導(dǎo)出CMOS輸出緩沖器的輸出阻抗的圖； 圖15是用于說明本發(fā)明第二實(shí)施例的處理順序的圖； 圖16是用于說明本發(fā)明的第二實(shí)施例的圖。
具體實(shí)施例方式
本發(fā)明基于地間的阻抗特性、和要被安裝到電路板上的半導(dǎo)體器件 (LSI)的電源-GND (地)間的阻抗特性，來計(jì)算所述半導(dǎo)體器件 (LSI)中的電源噪聲的反射電壓，并分析電路板的電源噪聲。在本發(fā)明 中，基于所述半導(dǎo)體器件(LSI)中的反射電壓來求出從半導(dǎo)體器件 (LSI)流向電路板的電源噪聲，并基于疊加原理，針對(duì)要被安裝到電路 板上的多個(gè)半導(dǎo)體器件(LSI)求出從半導(dǎo)體器件(LSI)流向電路板的電 源噪聲的和，由此計(jì)算電路板的整個(gè)基板上的電源噪聲。
在本發(fā)明的一個(gè)方式中，基于半導(dǎo)體器件(LSI)的輸出信號(hào)條數(shù)和 其驅(qū)動(dòng)能力來求出所述半導(dǎo)體器件的電源-GND之間的輸入阻抗。
在本發(fā)明中，參考要被安裝到電路板上的半導(dǎo)體器件(LSI)的設(shè)計(jì) 信息，并基于半導(dǎo)體器件(LSI)中的輸出緩沖器數(shù)目和輸出緩沖器的輸 出阻抗、半導(dǎo)體器件端子部分和半導(dǎo)體器件封裝部分以及芯片端子部分中 各部分的電源-GND的特性阻抗以及信號(hào)的特性阻抗、與所述半導(dǎo)體器件 輸出端子連接的配線的特性阻抗、輸出信號(hào)的阻尼電阻，來求出半導(dǎo)體器 件(LSI)的電源-GND之間的輸入阻抗。
在本發(fā)明中，假設(shè)
半導(dǎo)體器件(LSI)的輸出緩沖器數(shù)目為n、
半導(dǎo)體器件(LSI)的輸出緩沖器的輸出阻抗為Rout、
半導(dǎo)體器件(LSI)端子部分的電源/地的特性阻抗為Zvterm、信號(hào)的
特性阻抗為Zsterm、
半導(dǎo)體器件(LSI)封裝部分的電源/地的特性阻抗為Zvpkg、信號(hào)的
特性阻抗為Zspkg、芯片的端子部分的電源/地的特性阻抗為Zvbump、信號(hào)的特性阻抗為 Zsbump、
與半導(dǎo)體器件(LSI)的輸出緩沖器的端子連接的配線圖案的特性阻
抗為Z0，并且
如果在配線圖案上安裝了阻尼電阻則其將電阻值設(shè)為Rs，
此時(shí)，通過下式來計(jì)算半導(dǎo)體器件(LSI)的電源-GND之間的輸入阻
抗Zlsi。
Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zsbump + Zspkg + Zsterm + Rs + Z0 } / n
在本發(fā)明中，假設(shè)
半導(dǎo)體器件(LSD的輸出緩沖器的輸出阻抗為Rout、
與半導(dǎo)體器件(LSI)的輸出緩沖器的端子連接的配線圖案的特性阻
抗為Z0，并且
如果在配線圖案上安裝了阻尼電阻則將其電阻值設(shè)為Rs，
此時(shí)，也可以通過下式來計(jì)算半導(dǎo)體器件(LSI)的電源-GND之間的
輸入阻抗Zlsi。
<formula>formula see original document page 17</formula>本發(fā)明可以構(gòu)成為參考向電路板安裝的半導(dǎo)體器件(LSI)的設(shè)計(jì)
信息，并基于半導(dǎo)體器件(LSI)的內(nèi)部柵極(gate)數(shù)目和輸出阻抗、半 導(dǎo)體器件(LSI)端子和封裝端子以及芯片端子各部分的電源-GND的特性 阻抗、以及芯片內(nèi)配線的特性阻抗，來求出半導(dǎo)體器件(LSI)的電源-GND之間的輸入阻抗。在本發(fā)明中，假設(shè)半導(dǎo)體器件(LSI)內(nèi)部的柵極 數(shù)目為n、輸出阻抗為Rout;半導(dǎo)體器件(LSI)端子部分、封裝部分、 芯片端子各部分的電源-GND的特性阻抗分別為Zvterm、 Zvpkg 、 Zvbump;芯片內(nèi)配線的特性阻抗為Zschip，此時(shí)可通過下式來求出半導(dǎo)體 器件(LSI)的電源-GND之間的輸入阻抗Zlsi。
Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zschip } / n在本發(fā)明中，基于半導(dǎo)體器件(LSI)中的反射電壓來計(jì)算從所述半 導(dǎo)體器件(LSI)流入電路板的電源噪聲，并基于疊加原理，針對(duì)要被安
裝到電路板上的多個(gè)半導(dǎo)體器件(LSI)，求出從半導(dǎo)體器件(LSI)流入
電路板的電源噪聲之和，由此計(jì)算電路板的整個(gè)基板上的電源噪聲。
在本發(fā)明中，可以對(duì)半導(dǎo)體器件(LSI)的電源噪聲量與預(yù)先設(shè)定的 電源噪聲耐受量進(jìn)行比較來檢驗(yàn)設(shè)計(jì)的穩(wěn)妥性。
在本發(fā)明中，采用以二維傳輸線路對(duì)電路板的電源層建模而得的基板 模型。
本發(fā)明也可以構(gòu)成為從登記有部件的阻抗特性的模型的數(shù)據(jù)庫中獲
取要被安裝到電路板上的所述部件的阻抗特性的模型，使用要被安裝到電 路板上的所述部件的阻抗特性的模型來構(gòu)成用于分析電路板的電源噪聲的 模型。
在本發(fā)明中，關(guān)于電源噪聲，采用認(rèn)為所述電源噪聲是由半導(dǎo)體器件
(LSI)的開關(guān)動(dòng)作引起的模型。
在本發(fā)明中，從電路板的設(shè)計(jì)信息中提取電源信息、地信息、以及連
接在所述電源和地上的至少包括電容器以及半導(dǎo)體器件(LSI)的部件， 將所抽取的部件的阻抗特性的模型連接到與電路板相關(guān)的基板模型的
安裝位置處來創(chuàng)建電源噪聲的分析模型，
關(guān)于所述電源噪聲的分析模型，計(jì)算從半導(dǎo)體器件(LSI)流入電路
板的電源噪聲的傳播，并基于安裝在電路板上的多個(gè)所述半導(dǎo)體器件各自
的電源噪聲來分析電源噪聲在電路板上傳播的舉動(dòng)。
在本發(fā)明中，假定有n個(gè)(n為預(yù)定的正整數(shù))半導(dǎo)體器件(LSI)要
被安裝到電路板上，并將電源噪聲看作由半導(dǎo)體器件(LSI)的開關(guān)動(dòng)作
引起的噪聲，并且
關(guān)于第i個(gè)(其中，i=l n)半導(dǎo)體器件(LSI)，
設(shè)輸入阻抗特性為Zlsi[i]、
設(shè)作為從整個(gè)電路板上除去所述第i個(gè)的所述半導(dǎo)體器件(LSI)之后 的特性的、從第i個(gè)半導(dǎo)體器件(LSI)要被安裝的位置觀看的反射阻抗特 性為Zll[i]，并且在向所述第i個(gè)半導(dǎo)體器件(LSI)的電路板上的安裝位置施加作
為最大電壓的電源電壓VCC、作為最小電壓的VCCXZll[i] / ( Zll[i] + Zlsi[i])，以及
從電路板向第i個(gè)半導(dǎo)體器件(LSI)流入有將所述最大電壓和所述最 小電壓的差作為振幅的噪聲Vamp[i] = VCC — VCCXZlsi[i] / ( Zll[i] + Zlsi[i])的條件下，
通過下述的反射公式來求出從第i個(gè)半導(dǎo)體器件(LSI)流向電路板的 噪聲Vn[i]，
Vn[i] 二 Vamp[i] X ( Zlsi[i] — Zl l[i]) / ( Zlsi[i] + Zl l[i])
并且，關(guān)于n個(gè)所述半導(dǎo)體器件，求取從半導(dǎo)體器件(LSI)流向電 路板的噪聲Vn[i] ( i二l n)之和，由此分析整個(gè)電路板的電源噪聲。下 面，對(duì)實(shí)施例進(jìn)行說明。
圖1是用于說明本發(fā)明一個(gè)實(shí)施例的動(dòng)作原理(結(jié)構(gòu)以及處理流程) 的圖。如圖1所示構(gòu)成的系統(tǒng)(電源噪聲分析系統(tǒng))能夠通過具有計(jì)算裝 置、存儲(chǔ)裝置、輸入輸出裝置并根據(jù)需要還具有通信裝置等的數(shù)據(jù)處理裝 置來實(shí)現(xiàn)。另外，圖1中的各步驟也可以通過在數(shù)據(jù)處理裝置上運(yùn)行的程 序來實(shí)現(xiàn)其處理和功能的全部或一部分。
首先，從電路板的設(shè)計(jì)信息(電子電路設(shè)計(jì)信息)1提取與電源、地 (GND)相關(guān)的設(shè)計(jì)信息(步驟Sll)。
例如，如圖2 (A)所示，電路板在印刷基板10上安裝半導(dǎo)體器件 (LSI) ll和電容器(旁路電容器)12等部件。
如圖2 (B)所示，多層印刷基板通常具有在兩者之間隔著印刷基板 10的絕緣樹脂而布置的電源層(電源配線層)21和GND層(GND配線 層)22。通過該層從電源13向LSI 11供電。電子電路設(shè)計(jì)信息1包括電 路板以及要安裝在其上的部件信息、連接信息，該電子電路設(shè)計(jì)信息1被 存儲(chǔ)保持在預(yù)定的存儲(chǔ)裝置(存儲(chǔ)區(qū)域)內(nèi)。
在圖1的步驟Sll中，從電子電路設(shè)計(jì)信息1中提取要連接到電源、 GND上的物理信息和電路信息。接著，圖3 (A)的電源-GND平面被近似建模成如圖3 (B)所示的 傳輸線路模型、如圖3 (C)所示的電阻-電容-電感等的網(wǎng)格構(gòu)造。圖3 (C)是用L (電感)、C (電容)、R (電阻)將圖3 (B)的二維傳輸線 路模型建模的一個(gè)示例的示意圖。
接著，在圖1的步驟S12中，計(jì)算電源-GND之間的阻抗特性(Z參 數(shù))。
圖4 (A)、圖4 (B)示出了根據(jù)本實(shí)施例的電源-GND間阻抗的計(jì) 算示例。圖4 (A)是某位置上的反射阻抗(Z11) [Ohm](對(duì)數(shù)坐標(biāo))， 圖4 (B)是從某位置到某位置的透過阻抗(Z21) [Ohm](對(duì)數(shù)坐標(biāo))。 橫軸為頻率(對(duì)數(shù)坐標(biāo))。在圖4 (A)、圖4 (B)中，"100um ( er =1.1)"中的er是平行板電容器(例如由圖3 (A)的電源層21、地層 22的平行板和該電源層21與地層22之間的絕緣體21構(gòu)成的電容器)中 的絕緣體(電介質(zhì))的相對(duì)介電常數(shù)，100 um (微米)是絕緣體(電介 質(zhì))的膜厚。
在圖1中的步驟S13中，從電路設(shè)計(jì)信息1中抽取與電源和地連接的 部件。在步驟S13中抽取的部件是被用作旁路電容器的電容和半導(dǎo)體器件 (LSI)。
如圖5 (A)所示，電容器不是純電容，可用電容(C)、等效串聯(lián)電 阻(ESR : Equivalent Series Resistance )、等效串聯(lián)電感(ESL : Equivalent Series inductance)的串聯(lián)電路來表示。圖5 (B)示出了電容器 的阻抗特性(對(duì)數(shù)坐標(biāo))。橫軸為頻率(對(duì)數(shù)坐標(biāo))。在電容器的模型 中，可采用基于實(shí)際測量(LCR表測定值)來計(jì)算電源-GND阻抗(Z參 數(shù))的方法，或者測量S參數(shù)Sll再將其轉(zhuǎn)換成Z參數(shù)來求出阻抗特性。 或者也可以由模擬來求阻抗特性的方法。電容的電源-GND阻抗作為部件 信息預(yù)先登記在數(shù)據(jù)庫2中(圖1的步驟S20)。
在圖1的步驟S14中，從數(shù)據(jù)庫2中讀取從電路設(shè)計(jì)信息1中提取的 部件(部件信息)的阻抗特性，并將所讀取的阻抗特性連接至圖3 (A) 圖3 (C)所示基板模型的安裝位置。在步驟S14中，同樣從數(shù)據(jù) 庫2中讀取有關(guān)LSI的特性(阻抗特性)，并將所讀取的特性連接到圖3(A) 圖3 (C)所示的基板模型上。
LSI模型可采用驅(qū)動(dòng)實(shí)際器件并基于電源電壓和電源電流(VI特性) 來計(jì)算LSI的電源-GND阻抗(Z參數(shù))的方法，或者測量回波損耗(S參 數(shù)Sll)并將其轉(zhuǎn)換成Z參數(shù)來求出阻抗特性的方法?；蛘?，如果有半導(dǎo) 體模型(SPICE模型等)，則通過仿真也可以以同樣的方法求出阻抗特 性。將LSI的阻抗特性預(yù)先登記在數(shù)據(jù)庫2中(圖1的步驟S19)。
圖6 (A)和圖6 (B)是在電路板(印刷基板)上配置了電容的阻抗 特性(圖6 (A)為反射阻抗、圖6 (B)為透過阻抗)。圖6 (A)和圖6
(B) 示出了由于將電容器安裝到印刷基板上而基板整體的阻抗特性發(fā)生 了變化，并且還示出了即使是同容量的電容如果安裝位置改變則特性本身 也會(huì)發(fā)生變化。在圖6 (A)、圖6 (B)中，"No Cap"表示沒有電容 器。"0.1 UFX4 Downside @50mm"表示將四個(gè)電容為0.1 u F (微法)的 電容器彼此間隔50mm配置在焊接面一側(cè)的情況。
接著，在圖1的步驟S15中，利用在圖1的步驟S12中計(jì)算出的電源-GND的阻抗特性(Z參數(shù))以及從數(shù)據(jù)庫2中獲取的LSI和電容的阻抗特 性來創(chuàng)建電源噪聲的分析模型。更具體地說，例如，如圖7所示，在基板 模型(印刷基板的模型)100中，通過將電容器模型102和LSI模型102 連接到安裝位置來構(gòu)成電源噪聲的分析模型。
接著，在圖1的步驟S16中進(jìn)行電源噪聲的分析。下面，用具體例對(duì) 電源噪聲分析進(jìn)行說明。
圖8是用于說明本實(shí)施例中的電源噪聲分析的模式圖。如圖8所示， 假設(shè)有n個(gè)LSI要被安裝到電路板上，并關(guān)注第i (i=l n)個(gè)LSI。
設(shè)第i個(gè)LSI的特性(輸入阻抗)為Zlsi[i]。
計(jì)算從第i個(gè)LSI要被安裝的位置觀看的反射阻抗特性(Zll)，并將 其設(shè)為Zll[i]，該反射阻抗特性(Zll)是從基板整體中除去第i個(gè)LSI之 后的特性。
電源噪聲是由LSI內(nèi)部的開關(guān)動(dòng)作(例如，在CMOS LSI等中邏輯 0、 l的開關(guān)動(dòng)作)引起的，因此可以看作是圖8中的簡單模型。
此時(shí)，在第i個(gè)LSI和電路板(印刷基板)的邊界(安裝位置)上，作為最大值的電源電壓VCC、以及作為最小值的、將電源電壓VCC以
Zll[i]和Zlsi[i]進(jìn)行分壓的電壓VCCXZll[i] / ( Zll[i] + Zlsi[i])被施加在 第i個(gè)LSI的輸入上，將最大值和最小值之差作為振幅的噪聲電壓從基板 被施加給第i個(gè)LSI。
檔將該噪聲電壓的振幅設(shè)為Vamp[i]時(shí)，可由最大值一最小值給出， 表示為下式(1)。
Vamp[i] 二 VCC — VCC X Zlsi[i] / ( Zl 1 [i] + Zlsi[i] ) ...... (1)
這里，通常阻抗Zll[i]和Zlsi[i]不相等。因此，會(huì)產(chǎn)生反射和透過的 影響。
艮P，從第i個(gè)半導(dǎo)體器件(LSI)流向電路板的噪聲Vn[i]可根據(jù)下述 的反射公式(2)求出。
Vn[i] = Vamp[i]X(Zlsi[i] — Zl l[i]) / ( Zlsi[i] + Zll[i]) ...... (2)
該噪聲Vn[i]傳播至整個(gè)基板。通過式(2) ， Vn[i]通常表現(xiàn)為由實(shí)部 和虛部構(gòu)成的復(fù)數(shù)。
通過計(jì)算從第i個(gè)LSI至任意LSI的透過阻抗，能夠計(jì)算從第i個(gè)LSI 流向基板的噪聲Vn[i]的傳播。
并且，對(duì)于從第一個(gè)LSI至安裝在電路板上的n個(gè)LSI的所有LSI, 計(jì)算出每個(gè)LSI的噪聲Vn[i] (i = l n)，并基于疊加原理，如下式 (3)所述求取所有噪聲之和，由此能夠分析整個(gè)電路板上的電源噪聲傳 播舉動(dòng)。
2Vn[i] ...... (3)
接著，預(yù)先定義各LSI的電源噪聲耐受量，通過對(duì)分析出的各LSI的 電源噪聲量與電源噪聲耐受量進(jìn)行比較來檢驗(yàn)設(shè)計(jì)是否妥當(dāng)(圖1中的步 驟S17)。根據(jù)比較結(jié)果，當(dāng)電源噪聲量不恰當(dāng)時(shí)(在圖1的步驟S17中 為"NG (不好)")，改變設(shè)計(jì)以降低電源噪聲量(圖1中的步驟 S18)。
通常，由于LSI的電源容許(電源噪聲裕度)為5%左右，因此將其 作為電源噪聲的閾值(電源噪聲耐受量)應(yīng)用于實(shí)際設(shè)計(jì)中是十分可能的。例如，也可以將LSI的電源噪聲耐受量與LSI對(duì)應(yīng)起來預(yù)先登記在圖
1中的數(shù)據(jù)庫2內(nèi)。
對(duì)于圖1的步驟S16中的電源噪聲分析，基于圖9所示的具體例來說 明其分析原理。圖9是在印刷基板上安裝了兩個(gè)LSI和多個(gè)旁路電容器的 模型。為了方便，將LSI模型記為純電阻，將電容器模型記為純電容，但 分別是具有頻率特性的阻抗特性。在圖9中，為了簡化示出了安裝有兩個(gè) LSI的結(jié)構(gòu)，但在實(shí)際的分析中使用要被安裝到電路板上的LSI和半導(dǎo)體 部件的特性阻抗數(shù)據(jù)來進(jìn)行分析。
如在圖3中也示出的那樣，在印刷基板的電源-GND中，將電源-GND 的平行板電容器劃分為網(wǎng)格構(gòu)造。在圖9所示的例子中示出了電源層為1 層、GND層為1層的結(jié)構(gòu)，但也可以有多層的電源、GND，此時(shí)需要建 立考慮了各電源層和各GND層的結(jié)合的模型。
在該網(wǎng)格狀模型中，與電路板上的安裝位置相一致地連接LSI或電容 器的模型，從而構(gòu)成分析模型。
接著，說明利用圖9所示模型的電源噪聲分析方法。從圖8求出的有 關(guān)第一個(gè)LSI的反射波Vn[l]在印刷基板的傳輸線路網(wǎng)中向四方傳播。在 圖9的模型中， 一個(gè)接點(diǎn)(節(jié)點(diǎn))連接有四條傳輸線路，在每一條中傳播 的噪聲的振幅為Vn[1]/4。
在任意的傳輸線路中傳播的噪聲一旦撞到下一個(gè)接點(diǎn)(節(jié)點(diǎn))，就產(chǎn) 生被稱為反射和透過的現(xiàn)象。
假設(shè)所有傳輸線路具有相同的阻抗，由于一條傳輸線路被分支出三 條，因此等效于連接到特性阻抗為1/3的傳輸線路。
此時(shí)，
反射的噪聲振幅二原振幅X (Z0/3 — Z0 ) / ( Z0/3 + Z0 ) =—原振幅/2...... (4)
每一條透過的噪聲振幅=(1 一反射的振幅)/3
=原振幅/2 ...... (5)
振幅隨著傳播而逐漸變小。
另外，反射也每當(dāng)撞到接點(diǎn)時(shí)重復(fù)進(jìn)行反射和透過，因此從整體來說，噪聲就像波紋擴(kuò)散那樣向整個(gè)基板傳播。上式(4) 、 (5)表示在一 個(gè)節(jié)點(diǎn)連接了四個(gè)傳輸線路的模型的情況，但上式(4) 、 (5)根據(jù)模型 形式的不同而不同。
通過重復(fù)上述的運(yùn)算，從LSI ll產(chǎn)生的噪聲擴(kuò)散至整個(gè)基板，并且能
夠計(jì)算出各噪聲量。
接著，對(duì)第二個(gè)LSI也進(jìn)行同樣的計(jì)算，如果安裝有三個(gè)以上的 LSI，就對(duì)所有LSI進(jìn)行計(jì)算。
接著，求取所有LSI的噪聲量之和，根據(jù)疊加原理，相當(dāng)于計(jì)算了考 慮所有LSI的電源噪聲。如此能夠再現(xiàn)產(chǎn)生電源噪聲的機(jī)理，能夠在印刷 基板的設(shè)計(jì)階段掌握電源噪聲。
在圖1所示步驟S17的電源噪聲穩(wěn)妥性判斷中，將電源噪聲的閾值登 記在LSI的數(shù)據(jù)庫2中，并通過參考該值，能夠明確地進(jìn)行判斷，并容易 反饋到設(shè)計(jì)中。
在一般的LSI中，電源電壓具有±5%程度的規(guī)格，因此只要將該值設(shè) 為基準(zhǔn)值，數(shù)據(jù)庫的創(chuàng)建就不會(huì)很麻煩。
當(dāng)在LSI內(nèi)部有PLL (Phase Locked Loop,鎖相環(huán))等從而需要電源 噪聲的頻率特性時(shí)，可通過登記在單獨(dú)的數(shù)據(jù)庫中來進(jìn)一步提高設(shè)計(jì)質(zhì)
在本發(fā)明中，作為電源-GND平面的建模，以傳輸線路(圖3 (B)) 或電阻-電容-電感的網(wǎng)格構(gòu)造模型(圖3 (C))進(jìn)行了說明，但也可以應(yīng) 用有限元法、邊界元法、FDTD (Finite Difference Time Domain,時(shí)域有限 差分)法等各種建模方法。電源-GND建模的方法并不特別限定。也可以 將基板的縱向和橫向分割為mXn并表述為具有(mXn)個(gè)端口的S參數(shù) 和Z參數(shù)。
圖1所示步驟S11 S20中的各步驟當(dāng)然也可以由在數(shù)據(jù)處理裝置上 運(yùn)行的程序來實(shí)現(xiàn)其功能。此時(shí)，例如實(shí)現(xiàn)圖1的步驟S13、 S15、 S16、 S17的部件信息抽取處理、分析模型創(chuàng)建處理、電源噪聲分析處理、電源 噪聲穩(wěn)妥性判斷處理的數(shù)據(jù)處理裝置(電源噪聲分析裝置)的單元(程序 模塊)分別構(gòu)成部件信息抽取單元、分析模型創(chuàng)建單元、電源噪聲分析單元、電源噪聲穩(wěn)妥性判斷單元(其他步驟也一樣)。 [與相關(guān)技術(shù)的比較]
上述專利文獻(xiàn)2中所記載的發(fā)明，以電源網(wǎng)以及電流源網(wǎng)來表現(xiàn)作為 電源噪聲分析對(duì)象的半導(dǎo)體集成電路和印刷基板，并結(jié)合半導(dǎo)體集成電路 的整體模型以及該印刷基板的整體模型來求解電路方程式。在專利文獻(xiàn)2 中，沒有公開求出半導(dǎo)體器件的反射電壓的做法，與根據(jù)所述反射電壓來 計(jì)算從半導(dǎo)體器件流入所述電路板的電源噪聲并根據(jù)流入所述電路板的電 源噪聲基于疊加原理來分析所述電路板的整個(gè)基板的電源噪聲的本發(fā)明完 全不同。
接著，作為本發(fā)明的另一實(shí)施例，參考附圖IO至附圖14，對(duì)LSI的 電源-GND之間的輸入阻抗的模型的創(chuàng)建進(jìn)行說明。
圖10是示出創(chuàng)建LSI的I/0 (Input/Output、 LSI的外部接口)電源的 電源-GND間輸入阻抗模型的順序的圖。圖11是基于圖10的順序創(chuàng)建的 LSI安裝基板模型。圖ll模式地示出了印刷配線板(印刷基板)IO上的電 源30、電源層21/GND層22、 LSI (LSI封裝)11、 LSI端子(引腳、 BGA (Ball Grid Array,球柵陣列))28; LSI封裝中的電源層/GND層、 LSI芯片11A、芯片端子25 (導(dǎo)線、凸塊(bump)等)、n個(gè)輸出緩沖器 27、芯片端子(導(dǎo)線、凸塊等)26、信號(hào)配線/GND層、LSI端子(引腳、 BGA (Ball Grid Array) ) 28'、 n比特的信號(hào)配線/GND層的連接結(jié)構(gòu)。
圖12 (A)和圖12 (B)是簡化了圖11的圖，該圖模式地示出了電源 被提供給安裝在印刷配線板(印刷基板)10上的LSI并且其電能流入信號(hào) 線的情形。圖12 (A)以側(cè)剖面圖示出了印刷配線板的結(jié)構(gòu)，圖12 (B) 示出了能量從電源30通過印刷基板10的電源-GND層提供給LSI 11并再 從LSI 11的輸出緩沖器27流入信號(hào)線23的情形。電源和信號(hào)線23經(jīng)由 晶體管(PMOS、 NMOS)而連接。
參考圖10，在本實(shí)施例中，首先從作為半導(dǎo)體器件的IC或LSI的設(shè) 計(jì)信息(1A)中提取從作為對(duì)象的I/O電源提供的輸出緩沖器數(shù)目n (步 驟S21)。此時(shí)，如果最大同時(shí)動(dòng)作數(shù)目已知，則也可以將最大同時(shí)動(dòng)作 數(shù)目設(shè)為n。根據(jù)輸出緩沖器的特性求出輸出阻抗(步驟S22)。
參考圖12 (B) ， LSI的輸出緩沖器模型由包括PMOS晶體管和 NMOS晶體管的CMOS反相器構(gòu)成，在其他電路中其基本思想也不變。
在構(gòu)成輸出緩沖器27的CMOS反相器中，如圖13 (B)所示，PMOS 晶體管和NMOS晶體管的源極分別連接在電源VCC和地(GND)上，漏 極共同連接在輸出端子上，柵極彼此相連，用于接收輸入信號(hào)。
如圖13 (C)所示，圖13 (B)中的PMOS晶體管和NMOS晶體管能 夠用可變電阻表示。
圖13 (A)是示出圖13 (B)的輸出緩沖器的PMOS、 NMOS的阻抗 特性隨時(shí)間而變化的圖。即，圖13 (A)示出了柵極電壓隨時(shí)間變化時(shí)的 圖13 (C)中的PMOS、 NMOS的輸出阻抗(導(dǎo)通電阻Ron)的變化情 形。如圖13 (A)所示，PMOS和NMOS的導(dǎo)通電阻Ron (PMOS)和 Ron (NMOS)是互補(bǔ)變化的。
根據(jù)戴維寧定理可以明確輸出緩沖器的輸出阻抗Rout是PMOS和 NMOS的導(dǎo)通電阻Ron (PMOS)和Ron (NMOS)的合成電阻。
Rout = { Ron ( PMOS ) X Ron ( NMOS ) } / { Ron ( PMOS ) + Ron ( NMOS ) }...... (6)
以電源噪聲或消耗電流討論的"貫通電流"是當(dāng)Ron (PMOS)和 Ron (NMOS)兩者同時(shí)導(dǎo)通時(shí)從電源VCC流向地GND的電流。該貫通 電流能夠用互補(bǔ)的可變電阻的舉動(dòng)來說明，就是說在該輸出阻抗中考慮了 貫通電流。
進(jìn)一步，對(duì)輸出緩沖器的輸出阻抗的求解方法進(jìn)行說明。輸出阻抗可 從圖14所示的輸出阻抗的電流-電壓特性導(dǎo)出。在圖14的曲線圖(橫軸
電流，縱軸電壓)中，重復(fù)輸出緩沖器的高電平特性和低電平特性，并
對(duì)應(yīng)輸出緩沖器的驅(qū)動(dòng)能力(4mA、 6mA、 8mA、 12mA、 24mA)而繪出
了多條曲線。原本應(yīng)該描著描述輸入緩沖器的特性來繪出負(fù)載曲線，但是 由于僅用輸出緩沖器的特性就能夠進(jìn)行說明，因此省略了負(fù)載取消的繪 制。
當(dāng)從低電平向高電平變化時(shí)，將最初的穩(wěn)定點(diǎn)設(shè)為電流0A、電壓0V的點(diǎn)，并從該點(diǎn)開始繪出配線的特性阻抗的負(fù)載曲線。與高電平特性的曲 線的交點(diǎn)對(duì)應(yīng)于驅(qū)動(dòng)信號(hào)配線的電壓和電流。
圖14示出了輸出緩沖器的驅(qū)動(dòng)能力為12mA的曲線。該交點(diǎn)處的電 流-電壓曲線的切線的斜率(交點(diǎn)的斜率)相當(dāng)于輸出阻抗Rout。如上所 述，能夠容易地求出輸出緩沖器的輸出阻抗。
再次參考圖10，接著針對(duì)構(gòu)成LSI的LSI端子、LSI封裝、鍵合線和 凸塊等的電源-GND、信號(hào)，分別抽取阻抗特性(步驟S23)。
設(shè)LSI端子部分的電源/地的特性阻抗為Zvterm、信號(hào)的特性阻抗為 Zsterm; LSI封裝部分的電源/地的特性阻抗為Zvpkg、信號(hào)的特性阻抗為 Zspkg;芯片的端子部分的電源/地的特性阻抗為Zvbump、信號(hào)的特性阻 抗為Zsbump。這些與輸出阻抗Rout或后述的印刷基板的特性相比影響 小，因此即使沒有這些信息，雖然精度會(huì)有所下降，但對(duì)電源噪聲分析不 會(huì)有特別的障礙。
參考圖10，再從電路設(shè)計(jì)條件1中提取與輸出緩沖器的端子連接的配 線圖案的特性阻抗ZO。此時(shí)，如果在配線圖案上安裝有串聯(lián)阻抗(阻尼電 阻)，則也提取該電阻值Rs (步驟S25)。
在提取出這些信息后，就能夠根據(jù)下式(7)來計(jì)算LSI的電源-GND 之間的輸入阻抗。
Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zsbump + Zspkg + Zst函+ Rs + Z0 } / n...... (7)
當(dāng)省略了 Zvterm、 Zsterm 、 Zvpkg、 Zspkg、 Zvbump、 Zsbump時(shí)，可
簡化為下式(8)。
Zlsi 二 { Rout + Rs + Z0 } / n ...... (8)
式(8)也是構(gòu)成本發(fā)明中的一個(gè)特征的式子。即，LSI的電源-GND 之間的輸入特性Zlsi等于將信號(hào)輸出的輸出阻抗Rout和配線的特性阻抗 Z0和阻尼電阻Rs之和除以信號(hào)線條數(shù)而得的值。
另外，這里假定了所有輸出阻抗相同，所有配線的特性阻抗相同，并 且所有阻尼電阻也都相同，但即使不相同，原理上也能夠替換成合成電阻的計(jì)算。即，要求出的電阻值如下式(9)所示。
1/R = 1/Rl + 1/R2 +…+ 1/Rn ...... (9)
即使Rout、 Rs、 ZO各自都不相同也能夠求出。
接著，對(duì)LSI的電源-GND之間的輸入阻抗的動(dòng)作原理進(jìn)行說明。如 上所述，在圖12 (A)和圖12 (B)中，輸出緩沖器27的PMOS、 NMOS 如圖13 (C)所示以互補(bǔ)的可變電阻來表示。
印刷基板的電源-GND也能夠看作一個(gè)傳輸路徑，并將信號(hào)配線和印 刷極板的電源-GND看作是經(jīng)由電阻連接的。印刷基板的電源-GND和信 號(hào)配線之間成立反射、透過的關(guān)系。由此，LSI的電源-GND間的輸入阻 抗是信號(hào)配線的阻抗和輸出緩沖器的輸出阻抗之和，如果連接了 n個(gè)相同 特性的輸出緩沖器，則為其l/n。
另外，當(dāng)輸出緩沖器為不同種類時(shí)，通過式(9)的合成電阻的計(jì)算 方法來求出。但是，LSI內(nèi)部具有內(nèi)插器(interposer) (LSI的封裝)的 配線和端子、與芯片的導(dǎo)線(或者凸塊等)等決定阻抗的要素。表示這些 的為圖11。
接著，參考圖9，對(duì)本實(shí)施例中的電源噪聲分析方法進(jìn)行說明。從圖 8求出的有關(guān)第一個(gè)LSI的反射波Vn[l]在印刷基板的傳輸線路網(wǎng)中向四方 傳播。在圖9的模型中， 一個(gè)接點(diǎn)(節(jié)點(diǎn))連接有四條傳輸線路，在每一 條中傳播的振幅為Vn[l] + 4。
在任意的傳輸線路中傳播的噪聲一旦撞到下一個(gè)接點(diǎn)(節(jié)點(diǎn))，就產(chǎn) 生被稱作反射和透過的現(xiàn)象。假設(shè)所有傳輸線路具有相同的阻抗，由于一 條傳輸線路被分支出三條，因此等效于連接到特性阻抗為1/3的傳輸線 路。此時(shí)，
反射的噪聲振幅二原振幅X ( Z0/3 — Z0 ) / ( Z0/3 + Z0 ) = 一原振幅/2...... (10)
每一條透過的噪聲振幅=(1 一反射的振幅)/3
=原振幅/2 ...... (11)
振幅隨著傳播而逐漸變小。另外，反射也每當(dāng)撞到接點(diǎn)時(shí)重復(fù)進(jìn)行反射和透過，因此從整體來說 噪聲就像波紋擴(kuò)散那樣向整個(gè)基板傳播。上式(10) 、 (11)表示在一個(gè) 節(jié)點(diǎn)連接了四個(gè)傳輸線路的模型的情況，但上式(10) 、 (11)根據(jù)模型 形式的不同而不同。通過重復(fù)這樣的計(jì)算，從LSI ll產(chǎn)生的噪聲擴(kuò)散至整 個(gè)基板，并且能夠計(jì)算出各噪聲量。
接著，對(duì)第二個(gè)LSI也進(jìn)行同樣的計(jì)算，如果安裝有三個(gè)以上的LSI 就對(duì)所有LSI進(jìn)行計(jì)算。最后，求取所有LSI的噪聲量之和，根據(jù)疊加原 理，相當(dāng)于計(jì)算了考慮所有LSI的電源噪聲。
如上所述，具有能夠再現(xiàn)產(chǎn)生電源噪聲的機(jī)理并能夠在印刷基板的設(shè) 計(jì)階段掌握電源噪聲的優(yōu)點(diǎn)。
另外，在圖1的電源噪聲穩(wěn)妥性判斷(步驟S17)的流程中，將電源 噪聲的閾值登記在LSI的數(shù)據(jù)庫2中，并通過參考該值，能夠明確地進(jìn)行 判斷，并容易反饋到設(shè)計(jì)中。如上所述，在一般的LSI中，電源電壓具有 ±5%程度的規(guī)格，因此只要將該值設(shè)為基準(zhǔn)值，數(shù)據(jù)庫的創(chuàng)建就不會(huì)很麻 煩。另外，當(dāng)在LSI內(nèi)部有PLL等從而需要電源噪聲的頻率特性時(shí)，可通 過登記在單獨(dú)的數(shù)據(jù)庫中來進(jìn)一步提高設(shè)計(jì)質(zhì)量。而且有如下優(yōu)點(diǎn)不需 要將LSI內(nèi)部當(dāng)作黑盒子，能夠根據(jù)輸出緩沖器的輸出阻抗、以至配線的 阻抗等較容易獲得的信息來求出LSI的電源-GND間的輸入阻抗。
圖15示出了作為求取LSI的電源-GND間的輸入阻抗的方法的、內(nèi)核 電源(內(nèi)部電路用電源)的流程和結(jié)構(gòu)。圖16是模式地示出安裝在印刷 配線板上的LSI芯片的內(nèi)部結(jié)構(gòu)(具有相當(dāng)于n比特的輸出緩沖器)的 圖。
在LSI內(nèi)部電路的情況下，需要芯片內(nèi)的內(nèi)部輸出柵極數(shù)目、芯片內(nèi) 配線(鋁配線等)的特性阻抗，其基本思想與上述實(shí)施例相同。
根據(jù)LSI設(shè)計(jì)信息1A，如果設(shè)芯片內(nèi)的內(nèi)部輸出柵極數(shù)目為n、輸出 阻抗為Rout、 LSI端子部分的電源-GND的特性阻抗為Zvterm、 LSI封裝 部分的電源-GND的特性阻抗為Zvpkg、 LSI芯片端子部分的電源-GND的 特性阻抗為Zvbump、芯片內(nèi)配線(鋁配線等)的特性阻抗為Zschip，則 能夠通過下式(12)來求出LSI的電源-GND間的輸入阻抗Zlsi。Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zschip } / n ......
(12)
在本發(fā)明公開的整個(gè)范圍(包括權(quán)利要求書)內(nèi)，還可以基于該基本 技術(shù)思想對(duì)實(shí)施方式乃至實(shí)施例進(jìn)行變更和調(diào)節(jié)。另外，在本發(fā)明的權(quán)利 要求書的框架內(nèi)，可以對(duì)各公開要素進(jìn)行多種組合以及選擇。即不用說， 本發(fā)明中包含只要是本領(lǐng)域的技術(shù)人員就能夠依照包括權(quán)利要求書在內(nèi)的 所有公開內(nèi)容、技術(shù)思想而實(shí)施的各種變形和修正。
權(quán)利要求
1. 一種電源噪聲分析方法，其特征在于，基于要被安裝到電路板上的半導(dǎo)體器件的電源-地之間的阻抗特性來求出所述半導(dǎo)體器件中的電源噪聲的反射電壓，從而分析所述電路板的電源噪聲。
2. 如權(quán)利要求1所述的電源噪聲分析方法，其特征在于， 由所述半導(dǎo)體器件的輸出信號(hào)條數(shù)和其驅(qū)動(dòng)能力來求出所述半導(dǎo)體器件的電源-地之間的輸入阻抗。
3. 如權(quán)利要求1或2所述的電源噪聲分析方法，其特征在于， 參考要被安裝到所述電路板上的半導(dǎo)體器件的設(shè)計(jì)信息， 基于所述半導(dǎo)體器件中的輸出緩沖器數(shù)目、 輸出緩沖器的輸出阻抗、半導(dǎo)體器件端子部分、半導(dǎo)體器件封裝部分以及芯片端子部分的各部 分的電源-地的特性阻抗以及信號(hào)的特性阻抗、與所述半導(dǎo)體器件輸出端子連接的配線的特性阻抗、以及 輸出信號(hào)的阻尼電阻，求出所述半導(dǎo)體器件的電源-地之間的輸入阻抗。
4. 如權(quán)利要求1至3中任一項(xiàng)所述的電源噪聲分析方法，其特征在 于，設(shè)所述半導(dǎo)體器件的輸出緩沖器數(shù)目為n，設(shè)所述半導(dǎo)體器件的輸出緩沖器的輸出阻抗為Rout，設(shè)所述半導(dǎo)體器件的端子部分的電源/地的特性阻抗為Zvterm、信號(hào) 的特性阻抗為Zsterm，設(shè)所述半導(dǎo)體器件的封裝部分的電源/地的特性阻抗為Zvpkg、信號(hào)的 特性阻抗為Zspkg，設(shè)芯片的端子部分的電源/地的特性阻抗為Zvbump、信號(hào)的特性阻抗 為Zsbump，設(shè)與所述半導(dǎo)體器件輸出端子連接的配線圖案的特性阻抗為zo，如果在所述配線圖案上安裝了阻尼電阻，則將該電阻值設(shè)為Rs，并且通過下式來計(jì)算所述半導(dǎo)體器件的電源-地之間的輸入阻抗Zlsi，Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zsbump + Zspkg + Zsterm + Rs + Z0 } /n。
5. 如權(quán)利要求1至3中任一項(xiàng)所述的電源噪聲分析方法，其特征在 于，設(shè)所述半導(dǎo)體器件的輸出緩沖器數(shù)目為n，設(shè)所述半導(dǎo)體器件的輸出緩沖器的輸出阻抗為Rout， 設(shè)與所述半導(dǎo)體器件的輸出緩沖器的端子連接的配線圖案的特性阻抗 為Z0，如果在所述配線圖案上安裝了阻尼電阻，則將該電阻值設(shè)為Rs， 并且通過下式來計(jì)算所述半導(dǎo)體器件的電源-地之間的輸入阻抗Zlsi，Zlsi = { Rout + Rs + Z0 } / n。
6. 如權(quán)利要求1或2所述的電源噪聲分析方法，其特征在于， 參考要被安裝到電路板上的半導(dǎo)體器件的設(shè)計(jì)信息，并根據(jù)所述半導(dǎo)體器件的內(nèi)部柵極數(shù)目、輸出阻抗；半導(dǎo)體器件端子部分、封裝部分、芯 片端子部分的電源-地的特性阻抗；芯片內(nèi)配線的特性阻抗，來求出所述半 導(dǎo)體器件的電源-地之間的輸入阻抗。
7. 如權(quán)利要求6所述的電源噪聲分析方法，其特征在于， 設(shè)所述半導(dǎo)體器件的內(nèi)部柵極數(shù)目為n， 設(shè)輸出阻抗為Rout，設(shè)所述半導(dǎo)體器件端子部分、封裝部分、芯片部分的電源-地的特性阻 抗分別為Zvterm、 Zvpkg、 Zvbump、芯片內(nèi)配線的特性阻抗為Zschip， 并且通過下式來求出所述半導(dǎo)體器件的電源-地之間的輸入阻抗Zlsi，Zlsi 二 Zvterm + Zvpkg + Zvbump + { Rout + Zschip } / n。
8. 如權(quán)利要求1至7中任一項(xiàng)所述的電源噪聲分析方法，其特征在于，包括以下步驟根據(jù)所述半導(dǎo)體器件中的所述反射電壓來計(jì)算從所述半導(dǎo)體器件流入所述電路板的電源噪聲；以及關(guān)于要被安裝到所述電路板上的多個(gè)所述半導(dǎo)體器件，基于疊加原理 來求出從所述半導(dǎo)體器件流入所述電路板的電源噪聲之和，由此計(jì)算在所 述電路板的整個(gè)基板上的電源噪聲。
9. 如權(quán)利要求8所述的電源噪聲分析方法，其特征在于，還包括對(duì)所述半導(dǎo)體器件的電源噪聲量和預(yù)先設(shè)定的電源噪聲耐受量 進(jìn)行比較來檢驗(yàn)設(shè)計(jì)的穩(wěn)妥性的步驟。
10. 如權(quán)利要求8或9所述的電源噪聲分析方法，其特征在于， 使用以二維傳輸線路對(duì)所述電路板的電源層進(jìn)行建模的基板模型。
11. 如權(quán)利要求1至10中任一項(xiàng)所述的電源噪聲分析方法，其特征在于，包括以下步驟從登記有部件的阻抗特性模型的數(shù)據(jù)庫中獲取要被安裝到所述電路板上的所述部件的阻抗特性模型；以及使用要被安裝到所述電路板上的所述部件的阻抗特性模型來構(gòu)成所述 電路板的電源噪聲分析用模型。
12. 如權(quán)利要求1至11中任一項(xiàng)所述的電源噪聲分析方法，其特征在 于，關(guān)于電源噪聲，采用認(rèn)為所述電源噪聲是由所述半導(dǎo)體器件的開關(guān)動(dòng) 作引起的模型。
13. 如權(quán)利要求1至12中任一項(xiàng)所述的電源噪聲分析方法，其特征在 于，包括以下步驟從所述電路板的設(shè)計(jì)信息中提取電源信息、地信息、以及連接在電源 和地上的至少包括電容器和所述半導(dǎo)體器件的部件；通過將所提取的所述部件的阻抗特性模型連接到與所述電路板相關(guān)的 基板模型的安裝位置處來創(chuàng)建電源噪聲的分析模型；以及關(guān)于所述電源噪聲的分析模型，計(jì)算從所述半導(dǎo)體器件流入所述電路 板的電源噪聲的傳播，并基于安裝在所述電路板上的多個(gè)所述半導(dǎo)體器件 各自的電源噪聲來分析電源噪聲在所述電路板上傳播的舉動(dòng)。
14. 如權(quán)利要求1至12中任一項(xiàng)所述的電源噪聲分析方法，其特征在 于，假定有n個(gè)(n為預(yù)定的正整數(shù))的所述半導(dǎo)體器件要被安裝到所述 電路板上，并將電源噪聲看作由所述半導(dǎo)體器件的開關(guān)動(dòng)作引起的噪聲，并且，關(guān)于第i個(gè)(其中，i=l n)的所述半導(dǎo)體器件， 設(shè)輸入阻抗特性為Zlsi[i]、設(shè)作為在整個(gè)所述電路板上除去所述第i個(gè)的所述半導(dǎo)體器件之后的 特性的、從所述第i個(gè)的所述半導(dǎo)體器件要被安裝的位置觀看的反射阻抗 特性為Zll[i]，并且在向所述第i個(gè)的所述半導(dǎo)體器件的電路板上的安裝位置施加電源電壓VCC作為最大電壓、施加VCC X Zl 1 [i] / ( Zl 1 [i] + Zlsi[i])作為最小電壓、并且，從電路板向所述第i個(gè)的所述半導(dǎo)體器件流入有將所述最大電 壓和所述最小電壓的差作為振幅的噪聲Vamp[i] 二 VCC — VCCXZlsi[i] / (Zll[i]十Zlsi[i])的條件下，通過下述反射公式來求出從所述第i個(gè)的所述半導(dǎo)體器件流入所述電 路板的噪聲Vn[i]，<formula>formula see original document page 5</formula>并且，關(guān)于n個(gè)所述半導(dǎo)體器件，求取從所述半導(dǎo)體器件流入所述電 路板的噪聲Vn[i](i二l n)之和，由此分析整個(gè)所述電路板的電源噪聲。
15. —種電路板制造方法，其特征在于，在所述電路板的制造過程中使用如權(quán)利要求1至14中任一項(xiàng)所述的 電源噪聲分析方法。
16. —種電源噪聲分析裝置，其特征在于，具有如下單元，該單元基于要被安裝到電路板上的半導(dǎo)體器件的電源-地之間的阻抗特性來求出所述半導(dǎo)體器件中的電源噪聲的反射電壓，從而 分析所述電路板的電源噪聲。
17. 如權(quán)利要求16所述的電源噪聲分析裝置，其特征在于， 由所述半導(dǎo)體器件的輸出信號(hào)條數(shù)和其驅(qū)動(dòng)能力來求出所述半導(dǎo)體器件的電源-地之間的輸入阻抗。
18. 如權(quán)利要求16或17所述的電源噪聲分析裝置，其特征在于， 參考要被安裝到所述電路板上的半導(dǎo)體器件的設(shè)計(jì)信息， 基于所述半導(dǎo)體器件中的輸出緩沖器數(shù)目、 輸出緩沖器的輸出阻抗、半導(dǎo)體器件端子部分、半導(dǎo)體器件封裝部分以及芯片端子部分的各部 分的電源-地的特性阻抗以及信號(hào)的特性阻抗、與所述半導(dǎo)體器件輸出端子連接的配線的特性阻抗、以及 輸出信號(hào)的阻尼電阻，求出所述半導(dǎo)體器件的電源-地之間的輸入阻抗。
19. 如權(quán)利要求16至18中任一項(xiàng)所述的電源噪聲分析裝置，其特征 在于，設(shè)所述半導(dǎo)體器件的輸出緩沖器數(shù)目為n，設(shè)所述半導(dǎo)體器件的輸出緩沖器的輸出阻抗為Rout，設(shè)所述半導(dǎo)體器件的端子部分的電源/地的特性阻抗為Zvterm、信號(hào) 的特性阻抗為Zsterm，設(shè)所述半導(dǎo)體器件的封裝部分的電源/地的特性阻抗為Zvpkg、信號(hào)的 特性阻抗為Zspkg，設(shè)芯片的端子部分的電源/地的特性阻抗為Zvbump、信號(hào)的特性阻抗 為Zsbump，設(shè)與所述半導(dǎo)體器件輸出端子連接的配線圖案的特性阻抗為Z0， 如果在所述配線圖案上安裝了阻尼電阻，則將該電阻值設(shè)為Rs， 并且通過下式來計(jì)算所述半導(dǎo)體器件的電源-地之間的輸入阻抗Zlsi，Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zsbump + Zspkg + Zsterm + Rs + Z0 } /n。
20. 如權(quán)利要求16或17所述的電源噪聲分析裝置，其特征在于， 設(shè)所述半導(dǎo)體器件的輸出緩沖器數(shù)目為n， 設(shè)所述半導(dǎo)體器件的輸出緩沖器的輸出阻抗為Rout， 設(shè)與所述半導(dǎo)體器件的輸出緩沖器的端子連接的配線圖案的特性阻抗為Z0，如果在所述配線圖案上安裝了阻尼電阻，則將該電阻值設(shè)為Rs， 并且通過下式來計(jì)算所述半導(dǎo)體器件的電源-地之間的輸入阻抗Zlsi，Zlsi = { Rout + Rs + Z0 } / n。
21. 如權(quán)利要求16或17所述的電源噪聲分析裝置，其特征在于， 參考要被安裝到電路板上的半導(dǎo)體器件的設(shè)計(jì)信息，并根據(jù)所述半導(dǎo)體器件的內(nèi)部柵極數(shù)目、輸出阻抗；半導(dǎo)體器件端子部分、封裝部分、芯 片端子部分的電源-地的特性阻抗；芯片內(nèi)配線的特性阻抗，來求出所述半 導(dǎo)體器件的電源-地之間的輸入阻抗。
22. 如權(quán)利要求21所述的電源噪聲分析裝置，其特征在于， 設(shè)所述半導(dǎo)體器件的內(nèi)部柵極數(shù)目為n， 設(shè)輸出阻抗為Rout，設(shè)所述半導(dǎo)體器件端子部分、封裝部分、芯片部分的電源-地的特性阻 抗分別為Zvterm、 Zvpkg、 Zvbump、芯片內(nèi)配線的特性阻抗為Zschip， 并且通過下式來求出所述半導(dǎo)體器件的電源-地之間的輸入阻抗Zlsi，Zlsi=Zvterm+Zvpkg+Zvbump+{Rout+Zschip } /n。
23. 如權(quán)利要求16至22中任一項(xiàng)所述的電源噪聲分析裝置，其特征 在于，包括根據(jù)所述半導(dǎo)體器件中的所述反射電壓來計(jì)算從所述半導(dǎo)體器件流入 所述電路板的電源噪聲的單元；以及關(guān)于要被安裝到所述電路板上的多個(gè)所述半導(dǎo)體器件，基于疊加原理 來求出從所述半導(dǎo)體器件流入所述電路板的電源噪聲之和，由此計(jì)算在所 述電路板的整個(gè)基板上的電源噪聲的單元。
24. 如權(quán)利要求23所述的電源噪聲分析裝置，其特征在于， 還包括對(duì)所述半導(dǎo)體器件的電源噪聲量和預(yù)先設(shè)定的電源噪聲耐受量進(jìn)行比較來檢驗(yàn)設(shè)計(jì)的穩(wěn)妥性的單元。
25. 如權(quán)利要求23或24所述的電源噪聲分析裝置，其特征在于， 使用以二維傳輸線路對(duì)所述電路板的電源層進(jìn)行建模的基板模型。
26. 如權(quán)利要求16至25中任一項(xiàng)所述的電源噪聲分析裝置，其特征 在于，包括從登記有部件的阻抗特性模型的數(shù)據(jù)庫中獲取要被安裝到所述電路板 上的所述部件的阻抗特性模型的單元；以及使用要被安裝到所述電路板上的所述部件的阻抗特性模型來構(gòu)成所述電路板的電源噪聲分析用模型的單元。
27. 如權(quán)利要求16至26中任一項(xiàng)所述的電源噪聲分析裝置，其特征 在于，關(guān)于電源噪聲，采用認(rèn)為所述電源噪聲是由所述半導(dǎo)體器件的開關(guān) 動(dòng)作引起的模型。
28. 如權(quán)利要求21至25中任一項(xiàng)所述的電源噪聲分析裝置，其特征 在于，包括從所述電路板的設(shè)計(jì)信息中提取電源信息、地信息、以及連接在電源 和地上的至少包括電容器和所述半導(dǎo)體器件的部件的單元；通過將所提取的所述部件的阻抗特性模型連接到與所述電路板相關(guān)的 基板模型的安裝位置處來創(chuàng)建電源噪聲的分析模型的單元；以及關(guān)于所述電源噪聲的分析模型，計(jì)算從所述半導(dǎo)體器件流入所述電路 板的電源噪聲的傳播，并基于安裝在所述電路板上的多個(gè)所述半導(dǎo)體器件 各自的電源噪聲來分析電源噪聲在所述電路板上傳播的舉動(dòng)。
29. 如權(quán)利要求21至26中任一項(xiàng)所述的電源噪聲分析裝置，其特征 在于，假定有n個(gè)(n為預(yù)定的正整數(shù))的所述半導(dǎo)體器件要被安裝到所 述電路板上，并將電源噪聲看作由所述半導(dǎo)體器件的開關(guān)動(dòng)作引起的噪 聲，并且，關(guān)于第i個(gè)(其中，i二l n)的所述半導(dǎo)體器件， 設(shè)輸入阻抗特性為Zlsi[i]、設(shè)作為在整個(gè)所述電路板上除去所述第i個(gè)的所述半導(dǎo)體器件之后的 特性的、從所述第i個(gè)的所述半導(dǎo)體器件要被安裝的位置觀看的反射阻抗 特性為Zll[i]，并且在向所述第i個(gè)的所述半導(dǎo)體器件的電路板上的安裝位置施加電源電壓VCC作為最大電壓，施加VCC X Zl 1 [i] / ( Zl 1 [i] + Zlsi[i])作為最小電壓，并且，從電路板向所述第i個(gè)的所述半導(dǎo)體器件流入有將所述最大電 壓和所述最小電壓的差作為振幅的噪聲Vamp[i] = VCC — VCCXZlsi[i] / (Zll[i]十Zlsi[i])的條件下，通過下述反射公式來求出從所述第i個(gè)的所述半導(dǎo)體器件流入所述電路板的噪聲Vn[i]，Vn[i] = Vamp[i] X ( Zlsi[i] — Zl 1 [i]) / ( Zlsi[i] + Zl 1 [i])，并且，關(guān)于n個(gè)所述半導(dǎo)體器件，求取從所述半導(dǎo)體器件流入所述電 路板的噪聲Vn[i] (i=l n )之和，由此分析整個(gè)所述電路板的電源噪聲。
30. —種使計(jì)算機(jī)執(zhí)行下述處理的程序基于要被安裝到電路板上的 半導(dǎo)體器件的電源-地之間的阻抗特性來求出所述半導(dǎo)體器件中的電源噪聲 的反射電壓，從而分析所述電路板的電源噪聲。
31. 如權(quán)利要求30所述的程序，其特征在于，使所述計(jì)算機(jī)執(zhí)行由所述半導(dǎo)體器件的輸出信號(hào)條數(shù)和其驅(qū)動(dòng)能力求 出所述半導(dǎo)體器件的電源-地之間的輸入阻抗的處理。
32. 如權(quán)利要求30或31所述的程序，其特征在于，使所述計(jì)算機(jī)執(zhí) 行下述處理參考要被安裝到所述電路板上的半導(dǎo)體器件的設(shè)計(jì)信息，基于所述半導(dǎo)體器件中的輸出緩沖器數(shù)目、輸出緩沖器的輸出阻抗、半導(dǎo)體器件端子部分、半導(dǎo)體器件封裝部分以及芯片端子部分的各部 分的電源-地的特性阻抗以及信號(hào)的特性阻抗、與所述半導(dǎo)體器件輸出端子連接的配線的特性阻抗、以及 輸出信號(hào)的阻尼電阻，求出所述半導(dǎo)體器件的電源-地之間的輸入阻抗。
33. 如權(quán)利要求30至32中任一項(xiàng)所述的程序，其特征在于，使所述 計(jì)算機(jī)執(zhí)行下述處理設(shè)所述半導(dǎo)體器件的輸出緩沖器數(shù)目為n， 設(shè)所述半導(dǎo)體器件的輸出緩沖器的輸出阻抗為Rout， 設(shè)所述半導(dǎo)體器件的端子部分的電源/地的特性阻抗為Zvterm、信號(hào)的特性阻抗為Zsterm，設(shè)所述半導(dǎo)體器件的封裝部分的電源/地的特性阻抗為Zvpkg、信號(hào)的 特性阻抗為Zspkg，設(shè)芯片的端子部分的電源/地的特性阻抗為Zvbump、信號(hào)的特性阻抗 為Zsbump，設(shè)與所述半導(dǎo)體器件輸出端子連接的配線圖案的特性阻抗為Z0， 如果在所述配線圖案上安裝了阻尼電阻，則將該電阻值設(shè)為Rs， 并且通過下式來計(jì)算所述半導(dǎo)體器件的電源-地之間的輸入阻抗Zlsi，<formula>formula see original document page 10</formula>
34. 如權(quán)利要求30至32中任一項(xiàng)所述的程序，其特征在于，使所述計(jì)算機(jī)執(zhí)行下述處理設(shè)所述半導(dǎo)體器件的輸出緩沖器數(shù)目為n， 設(shè)所述半導(dǎo)體器件的輸出緩沖器的輸出阻抗為Rout， 設(shè)與所述半導(dǎo)體器件的輸出緩沖器的端子連接的配線圖案的特性阻抗為Z0，如果在所述配線圖案上安裝了阻尼電阻，則將該電阻值設(shè)為Rs， 并且通過下式來計(jì)算所述半導(dǎo)體器件的電源-地之間的輸入阻抗Zlsi，<formula>formula see original document page 10</formula>
35. 如權(quán)利要求30或31所述的程序，其特征在于，使所述計(jì)算機(jī)執(zhí) 行下述處理參考要被安裝到電路板上的半導(dǎo)體器件的設(shè)計(jì)信息，并根據(jù)所述半導(dǎo) 體器件的內(nèi)部柵極數(shù)目、輸出阻抗；半導(dǎo)體器件端子部分、封裝部分、芯 片端子部分的電源-地的特性阻抗；芯片內(nèi)配線的特性阻抗，來求出所述半 導(dǎo)體器件的電源-地之間的輸入阻抗。
36. 如權(quán)利要求35所述的程序，其特征在于，使所述計(jì)算機(jī)執(zhí)行下述 處理設(shè)所述半導(dǎo)體器件的內(nèi)部柵極數(shù)目為n， 設(shè)輸出阻抗為Rout，設(shè)所述半導(dǎo)體器件端子部分、封裝部分、芯片部分的電源-地的特性阻 抗為Zvterm、 Zvpkg、 Zvbump、芯片內(nèi)配線的特性阻抗為Zschip，并且通過下式來求出所述半導(dǎo)體器件的電源-地之間的輸入阻抗Zlsi， Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zschip } / n。
37. 如權(quán)利要求30至36中任一項(xiàng)所述的程序，其特征在于，使所述 計(jì)算機(jī)執(zhí)行以下處理根據(jù)所述半導(dǎo)體器件中的所述反射電壓來計(jì)算從所述半導(dǎo)體器件流入 所述電路板的電源噪聲；以及關(guān)于要被安裝到所述電路板上的多個(gè)所述半導(dǎo)體器件，基于疊加原理 來求出從所述半導(dǎo)體器件流入所述電路板的電源噪聲之和，由此計(jì)算在所 述電路板的整個(gè)基板上的電源噪聲。
38. 如權(quán)利要求37所述的程序，其特征在于，使所述計(jì)算機(jī)執(zhí)行對(duì)所述半導(dǎo)體器件的電源噪聲量和預(yù)先設(shè)定的電源 噪聲耐受量進(jìn)行比較來檢驗(yàn)設(shè)計(jì)的穩(wěn)妥性的處理。
39. 如權(quán)利要求30至38中任一項(xiàng)所述的程序，其特征在于，包括 使用以二維傳輸線路對(duì)所述電路板的電源層進(jìn)行建模的基板模型。
40. 如權(quán)利要求30至39中任一項(xiàng)所述的程序，其特征在于，使所述 計(jì)算機(jī)執(zhí)行以下處理從登記有部件的阻抗特性模型的數(shù)據(jù)庫中獲取要被安裝到所述電路板 上的所述部件的阻抗特性模型；以及使用要被安裝到所述電路板上的所述部件的阻抗特性模型來構(gòu)成所述 電路板的電源噪聲分析用模型。
41. 如權(quán)利要求30至40中任一項(xiàng)所述的程序，其特征在于， 關(guān)于電源噪聲，采用認(rèn)為所述電源噪聲是由所述半導(dǎo)體器件的開關(guān)動(dòng)作引起的模型。
42. 如權(quán)利要求30至41中任一項(xiàng)所述的程序，其特征在于，使所述 計(jì)算機(jī)執(zhí)行以下處理.-從所述電路板的設(shè)計(jì)信息中提取電源信息、地信息、以及連接在電源 和地上的至少包括電容器和所述半導(dǎo)體器件的部件；通過將所提取的所述部件的阻抗特性模型連接到與所述電路板相關(guān)的 基板模型的安裝位置處來創(chuàng)建電源噪聲的分析模型；以及關(guān)于所述電源噪聲的分析模型，計(jì)算從所述半導(dǎo)體器件流入所述電路 板的電源噪聲的傳播，并基于安裝在所述電路板上的多個(gè)所述半導(dǎo)體器件 各自的電源噪聲來分析電源噪聲在所述電路板上傳播的舉動(dòng)。
43.如權(quán)利要求30至42中任一項(xiàng)所述的程序，其特征在于，使所述 計(jì)算機(jī)執(zhí)行下述處理假定有n個(gè)(n為預(yù)定的正整數(shù))的所述半導(dǎo)體器件要被安裝到所述 電路板上，并將電源噪聲看作由所述半導(dǎo)體器件的開關(guān)動(dòng)作引起的噪聲，并且，關(guān)于第i個(gè)(其中，i=l n)的所述半導(dǎo)體器件，設(shè)輸入阻抗特性為Zlsi[i]、設(shè)作為在整個(gè)所述電路板上除去所述第i個(gè)的所述半導(dǎo)體器件之后的 特性的、從所述第i個(gè)的所述半導(dǎo)體器件要被安裝的位置觀看的反射阻抗 特性為Zll[i]，并且在向所述第i個(gè)的所述半導(dǎo)體器件的電路板上的安裝位置施加電源電壓VCC作為最大電壓、施加VCCXZl 1 [i] / ( Zl 1 [i] + Zlsi[i])作為最小電壓、并且，從電路板向所述第i個(gè)的所述半導(dǎo)體器件流入有將所述最大電 壓和所述最小電壓的差作為振幅的噪聲Vamp[i] = VCC _ VCCXZlsi[i] / (Zll[i]十Zlsi[i])的條件下，通過下述反射公式來求出從所述第i個(gè)的所述半導(dǎo)體器件流入所述電 路板的噪聲Vn[i]，Vn[i] = Vamp[i]X(Zlsi[i] — Zll[i]) / ( Zlsi[i] + Zll[i])，并且，關(guān)于n個(gè)所述半導(dǎo)體器件，求取從所述半導(dǎo)體器件流入所述電 路板的噪聲Vn[i](i二l n)之和，由此分析整個(gè)所述電路板的電源噪聲。
全文摘要
提供一種能夠再現(xiàn)電源噪聲的產(chǎn)生機(jī)理、可在印刷基板的設(shè)計(jì)階段掌握電源噪聲并求出LSI的電源-GND間輸入阻抗的電路板的電源噪聲分析裝置、方法以及程序。根據(jù)LSI的輸出緩沖器數(shù)目、輸出緩沖器的輸出阻抗；LSI端子部分、封裝部分、芯片端子部分的電源/GND的特性阻抗；與LSI輸出端子連接的配線的特性阻抗；輸出信號(hào)的阻尼電阻，來求出所述半導(dǎo)體器件的電源輸入阻抗。
文檔編號(hào)G01R29/26GK101533425SQ20091011818
公開日2009年9月16日 申請日期2009年3月11日 優(yōu)先權(quán)日2008年3月11日
發(fā)明者柏倉和弘 申請人:日本電氣株式會(huì)社