專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種內(nèi)置多個信號處理電路等功能塊的半導(dǎo)體集成電路，尤其涉及一種可以知道每個功能塊的功率消耗的半導(dǎo)體集成電路。
背景技術(shù)：
就現(xiàn)有的半導(dǎo)體集成電路功率消耗的測量方法做一說明。
首先，在襯底上安裝半導(dǎo)體集成電路。接著，把電流計連接到襯底內(nèi)形成的供電用的配線上。并且，使襯底及半導(dǎo)體集成電路工作，利用電流計測量襯底內(nèi)形成的供電用的配線的電流，再用測量出的電流值計算出半導(dǎo)體集成電路的功耗。
如上所述，現(xiàn)有的測量方法，如果電流計不能接到襯底上(例如襯底安裝在機箱內(nèi)等情況下)，就不能測出半導(dǎo)體集成電路的功耗。
而且，當襯底內(nèi)的一個供電用的配線上連接多個半導(dǎo)體集成電路及電阻等時，則不能分別測出每個設(shè)備的功耗。
另外，近年來，雖然能夠使用具有分別同步于不同的多個時鐘信號工作的多個功能塊的半導(dǎo)體集成電路，但卻無法知道這種半導(dǎo)體集成電路內(nèi)的多個功能塊各自的功率消耗。
當然，公知的有一種僅在需要時才讓計數(shù)器工作，從而降低功耗的計數(shù)裝置(例如，參考專利文獻1)。
但是，專利文獻1刊載的計數(shù)裝置，并不能分別測量出內(nèi)部的多個功能塊各自的功率消耗。
另外，公知的還有一種以模塊單位判斷供給時鐘信號的半導(dǎo)體集成電路裝置等(例如，參考專利文獻2)。
遺憾的是，專利文獻2所述的半導(dǎo)體集成電路裝置等也不能分別測量出內(nèi)部的多個信號處理電路的各自的功率消耗。
專利文獻1特開2000-49593號公報(第1頁、圖1)(日本專利公報)專利文獻2特開2000-148284號公報(第1頁、圖1)(日本專利公報)發(fā)明內(nèi)容因此，鑒于上述技術(shù)缺陷，本發(fā)明的目的在于提供一種半導(dǎo)體集成電路，其內(nèi)置多個信號處理電路等功能塊，并且可以知道每個功能塊的功率消耗。
為了解決以上問題，本發(fā)明的第一觀點涉及的半導(dǎo)體集成電路，包括多個功能塊，用于分別實現(xiàn)預(yù)定功能，且根據(jù)多個時鐘信號分別工作；多個計數(shù)器電路，用于對多個時鐘信號分別進行計數(shù)；接口電路，用于向外部輸出多個計數(shù)器電路分別進行計數(shù)的多個計數(shù)值。
這里，還可以設(shè)置控制電路，用于生成多個控制信號，分別控制對多個功能塊的多個時鐘信號的供給。
另外，本發(fā)明的第二觀點涉及的半導(dǎo)體集成電路，包括多個功能塊，用于分別實現(xiàn)預(yù)定功能，且根據(jù)多個時鐘信號分別工作；控制電路，用于生成多個控制信號，分別對向所述多個功能塊提供所述多個時鐘信號進行控制；多個計數(shù)器電路，用于在所述多個控制信號分別處于有效的期間，對另一個時鐘信號進行計數(shù)；接口電路，用于向外部輸出經(jīng)過多個計數(shù)器電路分別進行計數(shù)的多個計數(shù)值。
其中還可以包括第2控制電路，分別向多個計數(shù)器電路提供第2組控制信號，控制多個計數(shù)器電路的工作。
另外，本發(fā)明的第三觀點涉及的半導(dǎo)體集成電路，包括多個功能塊，用于分別實現(xiàn)預(yù)定功能，且根據(jù)多個時鐘信號分別工作；第1控制電路，用于生成第1組控制信號，分別控制向所述多個功能塊提供所述多個時鐘信號；多個計數(shù)器電路，用于在第1組控制信號分別處于有效的期間，對另一個時鐘信號進行計數(shù)；接口電路，用于向外部輸出多個計數(shù)器電路分別進行計數(shù)的多個計數(shù)值；第2控制電路，為了使多個計數(shù)器電路工作，在預(yù)定的期間分別向多個計數(shù)器電路提供第2組控制信號，在預(yù)定期間過后，生成中斷信號，指示外部CPU讀取多個計數(shù)值。
另外，本發(fā)明的第四觀點涉及的半導(dǎo)體集成電路，包括多個功能塊，用于分別實現(xiàn)預(yù)定功能，且根據(jù)多個時鐘信號分別工作；第1控制電路，用于生成多個控制信號，分別控制向多個功能塊提供多個時鐘信號；多個計數(shù)器電路，用于在多個控制信號分別處于有效的期間，對另一個時鐘信號進行計數(shù)；第2控制電路，根據(jù)外部提供的另一個控制信號，向多個計數(shù)器電路提供另一個時鐘信號；接口電路，用于向外部輸出多個計數(shù)器電路分別進行計數(shù)的多個計數(shù)值。
其中，另一個時鐘信號的頻率也可以比多個時鐘信號的頻率低。
而且，還可以包括轉(zhuǎn)換電路，把多個計數(shù)器的計數(shù)值轉(zhuǎn)換成串行信號輸出；端子，用于向外部輸出轉(zhuǎn)換電路輸出的串行信號。
依據(jù)上述組成，便可知道每個功能塊的功率消耗。


圖1給出的是采用本發(fā)明的第一實施方式的系統(tǒng)圖；圖2給出的是本發(fā)明的第一實施方式涉及的信號處理IC的組成圖；圖3給出的是采用本發(fā)明的第二實施方式的系統(tǒng)圖；圖4給出的是本發(fā)明的第二實施方式涉及的信號處理IC的組成圖；圖5給出的是采用本發(fā)明的第三實施方式的系統(tǒng)圖；圖6給出的是本發(fā)明的第三實施方式涉及的信號處理IC的組成圖；圖7給出的是采用本發(fā)明的第四實施方式的系統(tǒng)圖；圖8給出的是本發(fā)明的第四實施方式涉及的信號處理IC的組成圖；圖9給出的是采用本發(fā)明的第五實施方式的系統(tǒng)圖；圖10給出的是本發(fā)明的第五實施方式涉及的信號處理IC的組成圖。
具體實施例方式
下面參考

本發(fā)明的實施方式。關(guān)于相同的構(gòu)成要素使用同一個附圖標記表示。
圖1給出的是采用本發(fā)明的第一實施方式的信號處理IC(Integrated Circuit)的系統(tǒng)概況。如圖1所示，該系統(tǒng)1具有CPU(Central Processing Unit)2；ROM(Read Only Memory)3；時鐘發(fā)生器4；以及，作為本發(fā)明的第一實施例的信號處理IC10。其中，CPU2、ROM3及信號處理IC10通過總線5連接。
時鐘發(fā)生器4根據(jù)信號處理IC10提供的第1～第3時鐘啟動信號，向信號處理IC10提供第1～第3時鐘信號。信號處理IC10與時鐘發(fā)生器4提供的第1～第3時鐘信號同步工作。
圖2給出的是信號處理IC10的內(nèi)部組成的概況。如圖2所示，信號處理IC10具有第1～第3信號處理電路(功能塊)11～13；和總線接口電路14；和時鐘啟動信號生成電路15；和計數(shù)器控制電路16；和第1～第3計數(shù)器21～23。
總線接口電路14在第1～第3信號處理電路11～13、時鐘啟動信號生成電路15、計數(shù)器控制電路16、及第1～第3計數(shù)器21～23和總線5之間，進行信號傳輸。
時鐘啟動信號生成電路15，把第1～第3信號處理電路11～13分別生成的CLK控制信號直接作為第1～第3時鐘啟動信號提供給時鐘發(fā)生器4(參考圖1)，或者通過總線5及總線接口電路14接收CPU2(參考圖1)提供的控制信號，并根據(jù)該控制信號生成第1～第3時鐘啟動信號，提供給時鐘發(fā)生器4(參考圖1)。
第1～第3信號處理電路11～13與時鐘發(fā)生器4(參考圖1)提供的第1～第3時鐘信號同步工作，進行預(yù)定的信號處理。
計數(shù)器控制電路16通過總線5及總線接口電路14接收CPU 2(參考圖1)提供的控制信號，根據(jù)該控制信號，向第1～第3計數(shù)器21～23提供計數(shù)器啟動信號及計數(shù)器復(fù)位信號。
第1～第3計數(shù)器21～23在計數(shù)器啟動信號有效期間，分別對第1～第3時鐘信號進行計數(shù)。而且第1～第3計數(shù)器21～23在計數(shù)器復(fù)位信號變成有效狀態(tài)時，計數(shù)值清零。
第1信號處理電路11在提供第1時鐘信號期間的功率消耗W1，可用下列公式求出(數(shù)1) 其中K1是用下列公式求出的常數(shù)。
(數(shù)2)K1＝(第1信號處理電路11內(nèi)的柵極(gate)數(shù))×(施加在第1信號處理電路11的電源電壓)×(第1信號處理電路11的平均工作率)×(修正系數(shù)) ...(2)所謂第1信號處理電路11的平均工作率就是第1信號處理電路11中的所有柵極中，正在工作的柵極的比率的時間平均，在第1信號處理電路11的電路設(shè)計結(jié)束階段，可利用功率(power)模擬求出。
同樣第2信號處理電路12的功率消耗W2，也可采用下列公式求出(數(shù)3) 其中K2是用下列公式求出的常數(shù)。
(數(shù)4)K2＝(第2信號處理電路12內(nèi)的柵極數(shù))×(施加在第2信號處理電路12的電源電壓)×(第2信號處理電路12的平均工作率)×(修正系數(shù)) ...(4)另外，第3信號處理電路13的功率消耗W3，也可用下列公式求出(數(shù)5) 其中K3是采用下列公式求出的常數(shù)。
(數(shù)6)K3＝(第3信號處理電路13內(nèi)的柵極的數(shù)目)×(施加在第3信號處理電路13的電源電壓)
×(第3信號處理電路13的平均工作率)×(修正系數(shù))...(6)信號處理IC10的總功率消耗Wa11為(數(shù)7)Wa11＝W1+W2+W3+We...(7)其中We是包括信號處理IC10內(nèi)的非同步電路部分的功率消耗、靜態(tài)功率消耗等在內(nèi)的修正功率消耗。
再來看一下圖1，ROM3存放常數(shù)K1～K3，CPU2根據(jù)需要，從信號處理IC10中讀出第1～第3計數(shù)器21～23(參考圖2)計數(shù)值，從ROM 3中讀出常數(shù)K1～K3，通過進行上述(1)、(3)、及(5)公式的計算，即能夠求出第1～第3信號處理電路11～13(參考圖2)的各自功率消耗。
這樣CPU2能夠?qū)崟r計算出第1～第3信號處理電路11～13(參考圖2)的各自功率消耗，因此可以對電進行精細的管理。
另外，CPU2讀出ROM3中存儲的We，通過進行上述(7)公式的計算即可求出信號處理IC10的總功率消耗。
另外，在本實施方式中，信號處理IC10配置有時鐘啟動信號生成電路15及計數(shù)器控制電路16。但是，也可以在信號處理IC10的外部設(shè)置時鐘啟動信號生成電路15及計數(shù)器控制電路16。
而且時鐘生成器4也可以在信號處理IC10內(nèi)形成。
下面介紹本發(fā)明的第二實施方式，圖3給出的是采用本發(fā)明的第二實施方式的信號處理IC的系統(tǒng)圖。如圖3所示，該系統(tǒng)31配置有CPU2、和ROM3、和時鐘生成器34、和本發(fā)明的第二實施方式的信號處理IC40。CPU2、ROM3、及信號處理IC40通過總線5連接。
時鐘發(fā)生器34根據(jù)信號處理IC40提供的第1～第3時鐘啟動信號，向信號處理IC 40提供第1～第3時鐘信號。另外，時鐘發(fā)生器34還向信號處理IC40提供頻率比第1～第3時鐘信號還低的第6時鐘信號。而且，時鐘發(fā)生器34向CPU2提供第4時鐘信號，向ROM3提供第5時鐘信號。CPU2、ROM3、及信號處理IC40分別與時鐘發(fā)生器34提供的第1～第6時鐘信號同步工作。
圖4給出的是信號處理IC40的內(nèi)部組成概況。如圖4所示，信號處理IC40配置有第1～第3信號處理電路(功能塊)11～13、和總線接口電路14、和時鐘啟動信號生成電路15、和計數(shù)器控制電路16、和第4～第6計數(shù)器41～43。
第4～第6計數(shù)器41～43在第1～第3計數(shù)器啟動信號有效期間，分別對第6時鐘信號計數(shù)。而且第4～第6計數(shù)器41～43在計數(shù)器復(fù)位信號有效時，計數(shù)值清零。
第1信號處理電路11在提供第1時鐘信號期間的功率消耗W1，可用下列公式求出(數(shù)8) 其中K4是用下列公式求出的常數(shù)。
(數(shù)9)K4＝(第1信號處理電路11內(nèi)的柵極的數(shù)目)×(施加在第1信號處理電路11的電源電壓)×(第1信號處理電路11的平均工作率)×(第1時鐘信號的頻率)×(修正系數(shù))...(9)同樣，第2信號處理電路12的功率消耗W2也可用下列公式求出(數(shù)10) 其中K5是用下列公式求出的常數(shù)。
(數(shù)11)K5＝(第2信號處理電路12內(nèi)的柵極的數(shù)目)×(施加在第2信號處理電路12的電源電壓)×(第2信號處理電路12的平均工作率)×(第2時鐘信號的頻率)×(修正系數(shù)) ...(11)而且第3信號處理電路13的功率消耗W3也可用下列公式求出(數(shù)12) 其中K6是用下列公式求出的常數(shù)。
(數(shù)13)K6＝(第3信號處理電路13內(nèi)的柵極的數(shù)目)×(施加在第3信號處理電路13的電源電壓)×(第3信號處理電路13的平均工作率)×(第3時鐘信號的頻率)×(修正系數(shù)) ...(1 3)再來看一下圖3，ROM3存儲常數(shù)K4～K6，CPU2根據(jù)需要，分別從信號處理IC40讀出第4～第6計數(shù)器41～43(參考圖4)的計數(shù)值，和從ROM 3讀出常數(shù)K4～K6，通過進行上述(7)、(9)、及(11)公式的計算，便能計算出第1～第3信號處理電路11～13(參考圖4)各自的功率消耗。
這里對以上介紹的信號處理IC10(參考圖2)與信號處理IC40(參考圖4)做一比較。信號處理IC10內(nèi)的第1～第3計數(shù)器21～23(參考圖2)與第1～第3時鐘信號同步工作。另外，信號處理IC40內(nèi)的第4～第6計數(shù)器41～43在第1～第3時鐘啟動信號有效期間，分別對頻率比第1～第3時鐘信號低的第6時鐘信號進行計數(shù)。因此，信號處理IC40可以用較信號處理IC10少的功率消耗，實現(xiàn)與信號處理IC10同樣的功能。
另外，在本實施方式中，信號處理IC40配置了計數(shù)器控制電路16。但是，計數(shù)器控制電路16也可以設(shè)置在信號處理IC40的外部。
下面介紹本發(fā)明的第三實施方式。圖5給出的是采用本發(fā)明的第三實施方式的信號處理IC的系統(tǒng)圖。如圖5所示，該系統(tǒng)51配備了CPU2、和ROM3、和時鐘發(fā)生器34、和本發(fā)明的第三實施方式的信號處理IC60。CPU2、ROM3、及信號處理IC60通過總線5連接。
圖6給出的是信號處理IC60的內(nèi)部組成概況。如圖6所示，信號處理IC60配備了第1～第3信號處理電路(功能塊)11～13、和總線接口電路14、和時鐘啟動信號生成電路15、和第4～第6計數(shù)器41～43、和計數(shù)器控制電路61及中斷控制電路62。
計數(shù)器控制電路61通過總線5和總線接口電路14接收CPU2(參考圖5)提供的控制信號，基于該控制信號，向第4～第6計數(shù)器41～43提供計數(shù)器啟動信號和計數(shù)器復(fù)位信號。而且計數(shù)器控制電路61收到CPU2(參考圖3)提供的控制信號后，經(jīng)過預(yù)定時間后，結(jié)束提供計數(shù)器啟動信號的同時，向中斷控制電路62提供計數(shù)結(jié)束信號。另外，計數(shù)器控制電路61可以采用降值計數(shù)器等管理預(yù)定的時間經(jīng)過。
中斷控制電路62若收到計數(shù)器控制電路61發(fā)來的計數(shù)結(jié)束信號，便向CPU2(參考圖5)提供中斷信號。CPU2若收到中斷控制電路62發(fā)來的中斷信號，便分別從信號處理IC40讀出第4～第6計數(shù)器41～43(參考圖4)的計數(shù)值，以及從ROM3讀出常數(shù)K4～K6，通過進行(7)、(9)、及(11)公式的計算，就能夠計算出第1～第3信號處理電路11～13(參考圖6)的各自功率消耗。
這里對以上介紹的信號處理IC40(參考圖4)與信號處理IC60(參考圖6)做一比較。在采用信號處理IC40的系統(tǒng)31(參考圖3)中，CPU2根據(jù)需要讀取(例如每個預(yù)定的時間等)第4～第6計數(shù)器41～43(參考圖4)的計數(shù)值，且計算出第1～第3信號處理電路11～13的功率消耗。另外，在采用信號處理IC60的系統(tǒng)51(參考圖5)中，當CPU2收到中斷控制電路62發(fā)出的中斷信號時，只要讀取第4～第6計數(shù)器41～43(參考圖6)的計數(shù)值即可，因此，可減輕CPU2的負載。
下面介紹本發(fā)明的第四實施方式。圖7給出的是采用本發(fā)明的第四實施方式的信號處理IC的系統(tǒng)圖。如圖7所示，該系統(tǒng)71配備了CPU2、和ROM3、和時鐘生成器34、和本發(fā)明的第四實施方式的信號處理IC80。CPU2、ROM3、及信號處理IC80通過總線5連接。
圖8給出的是信號處理IC80內(nèi)部的組成概況。如圖8所示，信號處理IC80配備了第1～第3信號處理電路(功能塊)11～13、和總線接口電路14、和時鐘啟動信號生成電路15、和第7～第9計數(shù)器81～83、和計數(shù)器控制電路84。
計數(shù)器控制電路84在由CPU2(參考圖7)提供計數(shù)器啟動信號期間，向第7～第9計數(shù)器81～83提供時鐘發(fā)生器34(參考圖7)提供的第6時鐘信號。另一方面，計數(shù)器控制電路84在CPU2(參考圖7)不提供計數(shù)器啟動信號期間，時鐘發(fā)生器34(參考圖7)不向第7～第9計數(shù)器81～83提供第6時鐘信號。
第7～第9計數(shù)器81～83在第1～第3時鐘啟動信號有效期間，對計數(shù)器控制電路84提供的第6時鐘信號進行計數(shù)。
再來看一下圖7，CPU2根據(jù)需要，從信號處理IC80讀出第7～第9計數(shù)器81～83(參考圖8)的計數(shù)值，從ROM3讀出常數(shù)K4～K6，通過進行(7)、(9)、及(11)公式的計算，就能夠求出第1～第3信號處理電路11～13(參考圖8)的各自的功率消耗。
在信號處理IC80中，第7～第9計數(shù)器81～83僅在CPU2向計數(shù)器控制電路84(參考圖8)提供計數(shù)器啟動信號期間工作，因此，能夠降低功率消耗。
下面介紹本發(fā)明的第五實施方式。圖9給出的是采用本發(fā)明的第五實施方式的信號處理IC的系統(tǒng)圖。如圖9所示，該系統(tǒng)91配備了CPU2、和ROM3、和時鐘發(fā)生器34、和本發(fā)明的第五實施方式的信號處理IC100。CPU2、ROM3、及信號處理IC100通過總線5連接。
圖10給出的是信號處理IC100內(nèi)部的組成概況。如圖10所示，信號處理IC100配備了第1～第3信號處理電路(功能塊)11～13、和總線接口電路14、和時鐘啟動信號生成電路15、和計數(shù)器控制電路16、和第4～第6計數(shù)器41～43、和串行信號輸出電路101及端子102。
串行信號輸出電路101把第4～第6計數(shù)器41～43的計數(shù)值轉(zhuǎn)換成串行信號，通過端子102向外部輸出。
在信號處理IC100中，采用邏輯分析器等測量器接收端子102輸出的信號，經(jīng)PC機等進行(7)、(9)、及(11)公式的計算，即可求出第1～第3信號處理電路11～13各自的功率消耗。
盡管本發(fā)明已經(jīng)參照附圖和優(yōu)選實施例進行了說明，但是，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。本發(fā)明的各種更改、變化和等同替換均由所附的權(quán)利要求書的內(nèi)容涵蓋。
附圖標記說明1、31、51、71、91系統(tǒng)；2CPU；3ROM；4、34時鐘發(fā)生器；5總線；10、40、60、80、100信號處理IC；11第1信號處理電路；12第2信號處理電路；13第3信號處理電路；14總線接口電路；
15時鐘啟動信號生成電路；16、51、61、84計數(shù)器控制電路；21第1計數(shù)器；22第2計數(shù)器；23第3計數(shù)器；41第4計數(shù)器；42第5計數(shù)器；43第6計數(shù)器；62中斷控制電路；81第7計數(shù)器；82第8計數(shù)器；83第9計數(shù)器；101串行信號輸出電路；102端子。
權(quán)利要求
1.一種半導(dǎo)體集成電路，包括多個功能塊，用于分別實現(xiàn)預(yù)定功能，且根據(jù)多個時鐘信號分別工作；多個計數(shù)器電路，用于對所述多個時鐘信號分別進行計數(shù)；接口電路，用于向外部輸出所述多個計數(shù)器電路分別計數(shù)的多個計數(shù)值。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，還包括控制電路，用于生成多個控制信號，所述多個控制信號分別控制向所述多功能塊提供所述多個時鐘信號。
3.一種半導(dǎo)體集成電路，包括多個功能塊，用于分別實現(xiàn)預(yù)定功能，且根據(jù)多個時鐘信號分別工作；控制電路，用于生成多個控制信號，所述多個控制信號分別對向所述多個功能塊提供所述多個時鐘信號進行控制；多個計數(shù)器電路，在所述多個控制信號分別處于有效的期間，對另一個時鐘信號進行計數(shù)；接口電路，用于向外部輸出經(jīng)過所述多個計數(shù)器電路分別進行計數(shù)后的多個計數(shù)值。
4.根據(jù)權(quán)利要求1至3中任一項所述的半導(dǎo)體集成電路，還包括第2控制電路，用于分別向所述多個計數(shù)器電路提供控制所述多個計數(shù)器電路動作的第2組控制信號。
5.一種半導(dǎo)體集成電路，包括多個功能塊，用于分別實現(xiàn)預(yù)定功能，且根據(jù)多個時鐘信號分別工作；第1控制電路，用于生成第1組控制信號，所述第1組控制信號分別控制向所述多個功能塊提供所述多個時鐘信號；多個計數(shù)器電路，用于在所述第1組控制信號分別處于有效的期間，對另一個時鐘信號進行計數(shù)；接口電路，用于向外部輸出所述多個計數(shù)器電路分別進行計數(shù)的多個計數(shù)值；第2控制電路，在預(yù)定的期間，分別向所述多個計數(shù)器電路提供第2組控制信號，以使所述多個計數(shù)器電路工作，在所述預(yù)定期間過后，生成中斷信號，指示外部的CPU讀取所述多個計數(shù)值。
6.一種半導(dǎo)體集成電路，包括多個功能塊，分別用于實現(xiàn)預(yù)定功能，且根據(jù)多個時鐘信號分別工作；第1控制電路，用于生成多個控制信號，所述多個控制信號分別控制向所述多個功能塊提供所述多個時鐘信號；多個計數(shù)器電路，在所述多個控制信號分別處于有效的期間，對另一個時鐘信號進行計數(shù)；第2控制電路，根據(jù)外部提供的另一個控制信號，向所述多個計數(shù)器電路提供所述另一個時鐘信號；接口電路，用于向外部輸出所述多個計數(shù)器電路分別進行計數(shù)后的多個計數(shù)值。
7.根據(jù)權(quán)利要求3至6中任一項所述的半導(dǎo)體集成電路，其特征在于所述另一個時鐘信號的頻率比所述多個時鐘信號的頻率低。
8.根據(jù)權(quán)利要求1至7中任一項所述的半導(dǎo)體集成電路，還包括轉(zhuǎn)換電路，用于把所述多個計數(shù)器的計數(shù)值轉(zhuǎn)換成串行信號并輸出；端子，用于向外部輸出所述轉(zhuǎn)換電路輸出的所述串行信號。
全文摘要
本發(fā)明提供一種半導(dǎo)體集成電路，能夠清楚每個功能塊的功率消耗。該半導(dǎo)體集成電路包括第1～第3信號處理電路(11)～(13)，分別與外部提供的第1～第3時鐘信號同步工作；第1～第3計數(shù)器(21)～(23)，分別用于第1～第3時鐘信號的計數(shù)；總線接口電路(14)，用于向外部輸出第1～第3計數(shù)器(21)～(23)分別進行計數(shù)的計數(shù)值；時鐘啟動信號生成電路(15)，用于生成第1～第3時鐘啟動信號，分別控制提供給第1～第3信號處理電路(11)～(13)的第1～第3時鐘信號；計數(shù)器控制電路(16)，用于提供使第1～第3計數(shù)器(21)～(23)復(fù)位及工作的計數(shù)器復(fù)位信號和計數(shù)器啟動信號。
文檔編號G01R31/28GK1578148SQ200410069760
公開日2005年2月9日 申請日期2004年7月14日 優(yōu)先權(quán)日2003年7月16日
發(fā)明者小日向淳 申請人:精工愛普生株式會社