專(zhuān)利名稱(chēng)：一種快速的集成電路測(cè)試流程優(yōu)化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及大規(guī)模集成電路測(cè)試技術(shù)領(lǐng)域，特別是一種快速的集成電路測(cè)試流程優(yōu)化方法，是對(duì)集成電路芯片進(jìn)行失效分析和降低測(cè)試成本的一種方法。
背景技術(shù)：
半導(dǎo)體技術(shù)的快速發(fā)展推動(dòng)了芯片集成度的和工作頻率的迅速增加。芯片工作頻率的增加不僅會(huì)增加芯片設(shè)計(jì)難度，而且使得芯片的后期測(cè)試成本也跟著增加。導(dǎo)致現(xiàn)代芯片測(cè)試成本增加的原因有1)芯片工作頻率增加迅速，使得要提供真速測(cè)試的測(cè)試設(shè)備的工作頻率也要隨之發(fā)生相應(yīng)的提高，然而，高頻率的測(cè)試設(shè)備的成本是非常高的。2)測(cè)試時(shí)間過(guò)長(zhǎng)，測(cè)試時(shí)間長(zhǎng)源于現(xiàn)代芯片測(cè)試中，待測(cè)試的模塊的數(shù)量十分龐大，對(duì)這些模塊進(jìn)行全面的測(cè)試需要很長(zhǎng)的時(shí)間。3)測(cè)試數(shù)據(jù)量體積龐大使得對(duì)存儲(chǔ)這些數(shù)據(jù)量的測(cè)試設(shè)備內(nèi)存要求比較大，而大存儲(chǔ)容量?jī)?nèi)存會(huì)增加測(cè)試設(shè)備單個(gè)通道上的成本。4)現(xiàn)代芯片的管腳比較多，對(duì)這些芯片進(jìn)行測(cè)試需要相同數(shù)量的測(cè)試通道。通道數(shù)量的增加也會(huì)增加測(cè)試設(shè)備的成本。
芯片的測(cè)試主要包含三個(gè)部分測(cè)試功能測(cè)試、結(jié)構(gòu)測(cè)試和參數(shù)測(cè)試。功能測(cè)試是使用根據(jù)芯片設(shè)計(jì)規(guī)范產(chǎn)生的功能性測(cè)試向量集對(duì)芯片進(jìn)行測(cè)試。這些向量集對(duì)待測(cè)電路的功能進(jìn)行逐一的測(cè)試。功能性測(cè)試向量集可來(lái)由芯片設(shè)計(jì)人員提供或者是來(lái)源于芯片在驗(yàn)證階段生成的功能性驗(yàn)證測(cè)試向量。直接使用功能性測(cè)試向量對(duì)芯片進(jìn)行成品測(cè)試有兩個(gè)主要的問(wèn)題(1)功能性測(cè)試向量對(duì)芯片制造中的物理缺陷覆蓋率不是很高。(2)功能性測(cè)試向量體積比較龐大。為了提高測(cè)試覆蓋率和減少測(cè)試成本，結(jié)構(gòu)性測(cè)試被普遍采用。結(jié)構(gòu)性測(cè)試包含了常見(jiàn)的掃描測(cè)試、邏輯內(nèi)建自測(cè)試、存儲(chǔ)器內(nèi)建自測(cè)試、模擬電路內(nèi)建自測(cè)試、邊界掃描、測(cè)試資源劃分等測(cè)試框架。由于結(jié)構(gòu)性測(cè)試向量是針對(duì)實(shí)際物理缺陷抽象的故障模型產(chǎn)生的，因此相對(duì)于功能向量而言，結(jié)構(gòu)性測(cè)試向量對(duì)芯片制造過(guò)程中的物理缺陷的覆蓋率比較高。同時(shí)，從上面結(jié)構(gòu)性測(cè)試向量產(chǎn)生的機(jī)制可以看出，結(jié)構(gòu)性測(cè)試向量具有很強(qiáng)的針對(duì)性，這使得產(chǎn)生的測(cè)試向量體積比較小。參數(shù)測(cè)試是為了保證芯片在工作時(shí)參數(shù)符合工作環(huán)境的要求而施加的測(cè)試，參數(shù)測(cè)試包含直流參數(shù)測(cè)試、交流參數(shù)測(cè)試、總線的建立保持時(shí)間特性測(cè)試、芯片供給時(shí)鐘的特性參數(shù)測(cè)試等。
分析了測(cè)試項(xiàng)目的構(gòu)成可以發(fā)現(xiàn)一個(gè)降低測(cè)試成本的方法通過(guò)對(duì)測(cè)試向量的覆蓋率進(jìn)行分析，盡量刪除一些在實(shí)際測(cè)試中對(duì)物理缺陷覆蓋率比較低或者是沒(méi)有什么覆蓋能力的測(cè)試向量。然而，減少測(cè)試向量固然可以減少施加這些向量的時(shí)間，但是測(cè)試向量的減少會(huì)影響對(duì)芯片的測(cè)試覆蓋率。
減少測(cè)試時(shí)間的另外一個(gè)思路是減少失效芯片的測(cè)試時(shí)間。芯片測(cè)試時(shí)，測(cè)試設(shè)備通常有兩種模式可以設(shè)置“直到所有項(xiàng)目測(cè)試完”模式和“錯(cuò)誤—停止”模式?！爸钡剿许?xiàng)目測(cè)試完”模式指對(duì)所有測(cè)試項(xiàng)目都要進(jìn)行測(cè)試，即使一個(gè)芯片在測(cè)試中，在某個(gè)項(xiàng)目上遇到了實(shí)際響應(yīng)和期望響應(yīng)不一致時(shí)也不停止，繼續(xù)將所有測(cè)試項(xiàng)目測(cè)完?！板e(cuò)誤—停止”模式意味著如果測(cè)試設(shè)備發(fā)現(xiàn)錯(cuò)誤，則立即停止測(cè)試，并將芯片放到相應(yīng)的故障分類(lèi)盒中。芯片在驗(yàn)證分析的階段，為了盡量收集失效數(shù)據(jù)，需要采用第一種模式。當(dāng)芯片完成了失效分析，進(jìn)行大批量量產(chǎn)測(cè)試的時(shí)候，都選用“錯(cuò)誤—停止”模式，因?yàn)樵谶@種模式下，對(duì)于一個(gè)芯片而言，一旦發(fā)現(xiàn)故障，測(cè)試會(huì)立即停止。這樣可以節(jié)省失效芯片的測(cè)試時(shí)間。這樣，如果測(cè)試設(shè)備采用“錯(cuò)誤—停止”模式，失效芯片的測(cè)試時(shí)間實(shí)際上是芯片第一個(gè)故障被發(fā)現(xiàn)的時(shí)間。如果將發(fā)現(xiàn)失效故障能力比較強(qiáng)的測(cè)試向量排在整個(gè)測(cè)試流程的前面，那么失效芯片就可以以一個(gè)較大概率在測(cè)試初期被淘汰，從而降低了失效芯片的測(cè)試時(shí)間和成本。采用這種方法，本質(zhì)就是要對(duì)測(cè)試流程進(jìn)行優(yōu)化。
測(cè)試項(xiàng)目是完成一個(gè)測(cè)試目標(biāo)的一系列測(cè)試向量的結(jié)合。測(cè)試項(xiàng)目的劃分可大可小，一般根據(jù)實(shí)際測(cè)試的對(duì)象和目標(biāo)進(jìn)行劃分。假設(shè)有n個(gè)測(cè)試項(xiàng)目，這些測(cè)試項(xiàng)目為I1，I2，…，In。測(cè)試流程FLOW是測(cè)試項(xiàng)目的一個(gè)有序集合，F(xiàn)LOW＝{I1，I2，…，In}。m個(gè)待測(cè)失效芯片的集合為D＝{D1，D2，D3，…，Dm}，根據(jù)測(cè)試流程FLOW得到每個(gè)失效芯片的測(cè)試時(shí)間為T(mén)＝{TD1，TD2，TD3，…，TDn}，這樣測(cè)試流程優(yōu)化就轉(zhuǎn)變?yōu)閷ふ乙粋€(gè)測(cè)試流程FLOW＝{I1，I2，…，In}，使得T=ΣTDD∈{D1,D2,..Dn}]]>最小。
動(dòng)態(tài)規(guī)劃算法可以用來(lái)解決這個(gè)問(wèn)題。動(dòng)態(tài)規(guī)劃算法采用多步?jīng)Q策過(guò)程。首先要建立一個(gè)目標(biāo)函數(shù)，在動(dòng)態(tài)規(guī)劃過(guò)程中，用一個(gè)無(wú)向圖來(lái)表示多步?jīng)Q策過(guò)程，在這個(gè)無(wú)向圖中，每一個(gè)節(jié)點(diǎn)表示一個(gè)測(cè)試項(xiàng)目，兩個(gè)連續(xù)決策階段相鄰節(jié)點(diǎn)之間連線表示這兩個(gè)測(cè)試項(xiàng)目耗費(fèi)的時(shí)間。每個(gè)階段由目標(biāo)函數(shù)計(jì)算總的測(cè)試成本。使用這種方法需要的搜索空間很大，假設(shè)測(cè)試流程由n個(gè)測(cè)試項(xiàng)目構(gòu)成，那么整個(gè)狀態(tài)搜索空間為2n，平均每個(gè)狀態(tài)的輸出變數(shù)為(n+1)/2，其計(jì)算復(fù)雜度就為O(dn2n)。應(yīng)用動(dòng)態(tài)規(guī)劃方法對(duì)測(cè)試流程優(yōu)化可參考下列文獻(xiàn)“Optimal ordering of analog integrated circuit test to minimize test time”，byS.D.Huss and R.S.Gyurcsik，Published in the Proceeding of IEEE DesignAutomation Conference，1991，494～499。
“Defect-Oriented Test Scheduling”，by W.Jiang，B.Vinnakota，Published inIEEE Transaction on Very Large Scale Integration(VLSI)Systems，Vol.9，No 3，JUNE 2001，427～438”使用動(dòng)態(tài)規(guī)劃算法雖然能保證得到最優(yōu)解，然而其指數(shù)增長(zhǎng)的時(shí)間復(fù)雜度使得其很難適用于現(xiàn)代SOC大項(xiàng)目量的測(cè)試中。
本發(fā)明提出一種新的基于失效分析的測(cè)試流程優(yōu)化方法。該方法采用一個(gè)新的數(shù)據(jù)結(jié)構(gòu)—測(cè)試有效性表。和普通動(dòng)態(tài)規(guī)劃算法不一樣，本發(fā)明采用基于啟發(fā)信息的貪心算法，該貪心算法雖然不能總保證得到最優(yōu)解，然而，其快速的優(yōu)化速度可以使其在一個(gè)較短的時(shí)間內(nèi)產(chǎn)生一個(gè)可以接受的測(cè)試流程優(yōu)化結(jié)果。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種快速的集成電路測(cè)試流程優(yōu)化方法。
本發(fā)明針對(duì)失效芯片的測(cè)試時(shí)間減少，提出了一種快速的測(cè)試流程排序方法。該方法具有簡(jiǎn)單、低時(shí)間復(fù)雜度、易于實(shí)現(xiàn)的優(yōu)點(diǎn)。這些優(yōu)點(diǎn)使得其特別適合于當(dāng)前SOC測(cè)試中測(cè)試項(xiàng)目比較多的測(cè)試環(huán)境。
本發(fā)明目的之一是提供一個(gè)存儲(chǔ)芯片失效分析結(jié)果數(shù)據(jù)的表結(jié)構(gòu)—測(cè)試有效性表。該表結(jié)構(gòu)簡(jiǎn)單，表的空間復(fù)雜度為測(cè)試項(xiàng)目的平方。
本發(fā)明目的之二是提供一種基于測(cè)試有效性表的啟發(fā)式排序方法，該排序方法用于產(chǎn)生一個(gè)測(cè)試流程優(yōu)化結(jié)果，該結(jié)果能夠大大減少失效芯片的測(cè)試時(shí)間，從而降低芯片量產(chǎn)測(cè)試時(shí)的測(cè)試成本。
發(fā)明技術(shù)方案本發(fā)明提出的測(cè)試優(yōu)化方法是基于對(duì)芯片進(jìn)行驗(yàn)證分析時(shí)的失效分析數(shù)據(jù)的。
快速的集成電路測(cè)試流程優(yōu)化方法，通過(guò)處理驗(yàn)證階段收集得到的失效芯片的數(shù)據(jù)，對(duì)測(cè)試流程中的測(cè)試項(xiàng)目進(jìn)行排序，達(dá)到降低失效芯片測(cè)試成本的目的。
由一系列完成特定測(cè)試任務(wù)的測(cè)試項(xiàng)目構(gòu)成，測(cè)試流程中測(cè)試項(xiàng)目按順序排列。
芯片測(cè)試一般要分兩個(gè)階段芯片驗(yàn)證分析階段和芯片量產(chǎn)測(cè)試階段。芯片驗(yàn)證分析階段的任務(wù)是利用測(cè)試向量驗(yàn)證設(shè)計(jì)人員對(duì)芯片的期望是否在芯片中得到體現(xiàn)。同時(shí)，還要對(duì)芯片的失效進(jìn)行分類(lèi)和定性分析，收集大量的關(guān)于芯片的失效分析數(shù)據(jù)，這些數(shù)據(jù)一來(lái)可以用作測(cè)試流程優(yōu)化的基礎(chǔ)，二來(lái)可以反饋給物理設(shè)計(jì)人員作為新版本開(kāi)發(fā)時(shí)的參考。物理設(shè)計(jì)人員可以根據(jù)實(shí)測(cè)的數(shù)據(jù)調(diào)整版圖的設(shè)計(jì)，以?xún)?yōu)化直流和交流參數(shù)。

芯片在驗(yàn)證分析的時(shí)候，測(cè)試設(shè)備需要運(yùn)行在“直到所有項(xiàng)目測(cè)試完”模式下。這樣對(duì)于每個(gè)芯片都會(huì)將所有測(cè)試項(xiàng)目測(cè)完，每一個(gè)芯片就會(huì)有一個(gè)完整的記錄。假設(shè)測(cè)試流程中有n個(gè)測(cè)試項(xiàng)目，這些測(cè)試項(xiàng)目為I1，I2，…，In。測(cè)試流程FLOW是測(cè)試項(xiàng)目的一個(gè)有序集合，F(xiàn)LOW＝{I1，I2，…，In}。m個(gè)待測(cè)失效芯片的集合為D＝{D1，D2，D3，…，Dm}，根據(jù)測(cè)試流程FLOW得到每個(gè)失效芯片的測(cè)試時(shí)間為T(mén)＝{TD1，TD2，TD3，…，TDn}。失效分析后會(huì)得到芯片的失效分析數(shù)據(jù)，從測(cè)試設(shè)備中得出的數(shù)據(jù)格式一般為通過(guò)/失效測(cè)試信息表。在該表中，每一行代表一個(gè)失效器件，每一列代表一個(gè)測(cè)試項(xiàng)目。Fij是表格中第i行和第j列的值。上一頁(yè)表格介紹了一個(gè)通過(guò)/失效測(cè)試信息表示例。Fij代表第i個(gè)失效器件對(duì)于第j個(gè)測(cè)試項(xiàng)目的測(cè)試結(jié)果。Fij取值有兩個(gè){0，1}，如果Fij＝1，則表示第i個(gè)器件不能通過(guò)第j個(gè)測(cè)試項(xiàng)目測(cè)試，反之，F(xiàn)ij＝0，則代表第i個(gè)器件能通過(guò)第j個(gè)測(cè)試項(xiàng)目。
前面的失效分析，可以幫助知道那些測(cè)試向量對(duì)于芯片的實(shí)際故障是有效的，從而導(dǎo)引去選擇測(cè)試向量。同時(shí)失效分析得出的數(shù)據(jù)還可以幫助我們優(yōu)化測(cè)試流程，從而減少失效芯片的發(fā)現(xiàn)時(shí)間。測(cè)試流程優(yōu)化首先需要對(duì)其流程進(jìn)行劃分，將測(cè)試流程劃分為若干個(gè)細(xì)粒度的測(cè)試項(xiàng)目。每一個(gè)測(cè)試項(xiàng)目是一些性質(zhì)相似的向量的集合。針對(duì)測(cè)試項(xiàng)目定義一些概念
定義1測(cè)試項(xiàng)目I的“有效系數(shù)”Y(I)，其中Y(I)＝測(cè)試項(xiàng)目I能夠發(fā)現(xiàn)的失效芯片樣本數(shù)目；定義2測(cè)試項(xiàng)目I的“特征有效系數(shù)”E(I)，其中E(I)＝只有測(cè)試項(xiàng)目I能夠發(fā)現(xiàn)的失效芯片數(shù)目；本發(fā)明將提出一種新的數(shù)據(jù)結(jié)構(gòu)—測(cè)試項(xiàng)目有效性表。假設(shè)一個(gè)測(cè)試流程Flow是由n個(gè)測(cè)試項(xiàng)目作為元素構(gòu)成的一個(gè)集合，F(xiàn)low＝<I1，I2，…，Ii，…，In-1，In>，測(cè)試項(xiàng)目有效表如下所述

在這個(gè)表中，每一行和每一列均表示一個(gè)測(cè)試項(xiàng)目，其中，Y(Ii，Ij)表示測(cè)試項(xiàng)目Ii，Ij均能發(fā)現(xiàn)的失效芯片樣本數(shù)目。很顯然，Y(Ii，Ii)就是測(cè)試項(xiàng)目Ii的特征有效系數(shù)E(Ii)，這些值在上圖，已用陰影方格標(biāo)出。當(dāng)然，對(duì)于測(cè)試項(xiàng)目?jī)?yōu)化而言，測(cè)試時(shí)間也是一個(gè)需要考慮的因素，測(cè)試時(shí)間可由一個(gè)簡(jiǎn)單列表存儲(chǔ)。

比較測(cè)試項(xiàng)目有效性表和通過(guò)/失效測(cè)試信息表中所含的信息，可以看出使用一個(gè)簡(jiǎn)單的腳本就可以將從測(cè)試設(shè)備上收集得到的通過(guò)/失效測(cè)試信息表轉(zhuǎn)換為本發(fā)明中提出的優(yōu)化方法的基礎(chǔ)—測(cè)試項(xiàng)目有效性表。
為了減少失效芯片的測(cè)試時(shí)間，需要考慮兩方面的問(wèn)題測(cè)試項(xiàng)目的有效系數(shù)和測(cè)試項(xiàng)目耗費(fèi)時(shí)間。在本發(fā)明書(shū)的“背景技術(shù)”部分內(nèi)容中，已經(jīng)說(shuō)明由于動(dòng)態(tài)規(guī)劃算法復(fù)雜度太大，不適合應(yīng)用于SOC測(cè)試流程優(yōu)化中。實(shí)際測(cè)試需要一種效率更高且優(yōu)化效果較好的排序方法。為了能在多項(xiàng)式時(shí)間內(nèi)對(duì)測(cè)試流程進(jìn)行排序，本發(fā)明采用一種基于啟發(fā)式信息的排序方法。定義測(cè)試項(xiàng)目I的“效率系數(shù)”F(I)為效率系數(shù)F(I)＝Y(jié)(I)/T(I)其中，Y(I)為測(cè)試項(xiàng)目I的有效系數(shù)，T(I)為測(cè)試項(xiàng)目I耗費(fèi)的測(cè)試時(shí)間。
根據(jù)定義可以看出F(I)是一個(gè)兼顧測(cè)試有效性和測(cè)試時(shí)間的參數(shù)。對(duì)于一個(gè)測(cè)試項(xiàng)目I，F(xiàn)(I)愈大，說(shuō)明該項(xiàng)目發(fā)現(xiàn)失效芯片的效率越高。選擇測(cè)試項(xiàng)目的效率系數(shù)作為啟發(fā)式搜索信息，可以幫助我們?nèi)〉镁植康淖顑?yōu)解，對(duì)于整個(gè)測(cè)試流程全局優(yōu)化而言，利用該啟發(fā)式搜索信息雖然不一定總能找到最優(yōu)解，卻可以找到比較優(yōu)化的近似解。


圖1是本發(fā)明提出的基于測(cè)試項(xiàng)目效率系數(shù)的排序方法。
圖2是本發(fā)明測(cè)試流程優(yōu)化方法在量產(chǎn)測(cè)試中的實(shí)現(xiàn)步驟框圖。
本發(fā)明一個(gè)內(nèi)容即是提供了一種基于測(cè)試項(xiàng)目效率系數(shù)的測(cè)試項(xiàng)目排序方法?；跍y(cè)試項(xiàng)目效率系數(shù)的排序方法如附圖1所述，其其具體組成有如下幾個(gè)步驟輸入測(cè)試項(xiàng)目有效性表和測(cè)試項(xiàng)目時(shí)間耗費(fèi)表；輸出優(yōu)化后的測(cè)試流程O(píng)PTIMIZED_FLOW，OPTIMIZED_FLOW中測(cè)試項(xiàng)目按順序排列；步驟S1開(kāi)始。在應(yīng)用本方法之前，需要根據(jù)前文所述的方法建立測(cè)試項(xiàng)目有效性表。該表中包含了各個(gè)測(cè)試項(xiàng)目的有效性情況。同時(shí)，本方法的另一個(gè)前提條件是測(cè)試項(xiàng)目時(shí)間表，該表建立方法前文已經(jīng)作了敘述。
步驟S2從測(cè)試項(xiàng)目有效表中選取一個(gè)測(cè)試項(xiàng)目，該項(xiàng)目的測(cè)試效率最大。在測(cè)試項(xiàng)目有效性表和測(cè)試項(xiàng)目時(shí)間表的基礎(chǔ)上，按照效率系數(shù)計(jì)算公式可以計(jì)算出所有項(xiàng)目的效率系數(shù)。從中選擇一個(gè)效率系數(shù)最大的項(xiàng)目。
步驟S3將步驟S2中選定的測(cè)試項(xiàng)目加入優(yōu)化后流程O(píng)PTIMIZED_FLOW。在初始情況下，OPTIMIZED_FLOW是空集。加入OPTIMIZED_FLOW中的項(xiàng)目是按照加入的先后順序排列的。
步驟S4從測(cè)試項(xiàng)目有效性表中刪除步驟S2選定項(xiàng)目所代表的行和列。
步驟S5更新測(cè)試項(xiàng)目有效性表，重新計(jì)算測(cè)試項(xiàng)目中尚余測(cè)試項(xiàng)目的有效性值。因?yàn)椴襟ES3對(duì)測(cè)試項(xiàng)目表進(jìn)行了刪減，所以測(cè)試項(xiàng)目有效表中的最后一行“有效性”需要重新計(jì)算。
步驟S6判斷所有測(cè)試項(xiàng)目是否均加入到OPTIMIZED_FLOW中。如果沒(méi)有完全加入，則跳轉(zhuǎn)到步驟S2；如果已經(jīng)完全加入，則跳轉(zhuǎn)到步驟S7。
步驟S7結(jié)束。
方法的輸出是一個(gè)已經(jīng)經(jīng)過(guò)排序優(yōu)化后的測(cè)試項(xiàng)目?jī)?yōu)化流程O(píng)PTIMIZED_FLOW。
下面用一個(gè)例子來(lái)詳細(xì)描述附圖1所提出的排序方法。
如果在一次測(cè)試中，有5片樣片作為失效分析的樣本。從失效分析中得到的通過(guò)/失效測(cè)試信息表為

簡(jiǎn)單分析該表可以看出，測(cè)試項(xiàng)目I1是一個(gè)對(duì)失效芯片樣本比較有效的測(cè)試項(xiàng)目，只要使用該項(xiàng)目就可以判斷所有芯片是失效的。從該表出發(fā)可以很容易得到測(cè)試項(xiàng)目有效性表


得到了測(cè)試項(xiàng)目有效性表后就可以應(yīng)用本發(fā)明提出的啟發(fā)式排序方法進(jìn)行優(yōu)化。
第一次執(zhí)行排序方法方法第一步首先對(duì)測(cè)試項(xiàng)目根據(jù)效率系數(shù)進(jìn)行排序，得到{I1(29.09)，I3(21.05)，I4(17.24)，I7(14.61)，I6(14.29)，I2(6.72)}，其中I1(29.09)表示測(cè)試項(xiàng)目I1的效率系數(shù)為29.09。選取具有最大效率系數(shù)的I1，加入新流程O(píng)PTIMIZED_FLOW＝{I1}。方法第二、三步，在測(cè)試項(xiàng)目有效性表中刪除I1行和I1列，并更新測(cè)試有效性表得
第一次執(zhí)行排序方法結(jié)果

第二次執(zhí)行排序方法方法第一步首先對(duì)測(cè)試項(xiàng)目根據(jù)效率系數(shù)進(jìn)行排序得到{I3(15.29)，I4(13.79)，I7(11.24)，I6(11.11)，I2(5.22)}，選取具有最大效率系數(shù)的I3加入新流程O(píng)PTIMIZED_FLOW＝{I1，I3}。方法第二、三步，在測(cè)試項(xiàng)目有效性表中刪除I3行和I3列，并更新測(cè)試有效性表得第二次執(zhí)行排序方法結(jié)果

第三次執(zhí)行排序方法方法第一步首先對(duì)測(cè)試項(xiàng)目根據(jù)效率系數(shù)進(jìn)行排序得到{I4(10.34)，I6(9.52)，I7(8.99)，I5(5.88)，I2(4.78)}，選取具有最大效率系數(shù)的I4加入新流程O(píng)PTIMIZED_FLOW＝{I1，I3，I4}。方法第二、三步，在測(cè)試項(xiàng)目有效性表中刪除I4行和I4列，并更新測(cè)試有效性表得第三次執(zhí)行排序方法結(jié)果

第四次執(zhí)行排序方法方法第一步首先對(duì)測(cè)試項(xiàng)目根據(jù)效率系數(shù)進(jìn)行排序得到{I6(7.94)，I7(6.74)，I2(3.92)，I5(3.92)}，選取具有最大效率系數(shù)的I6加入新流程O(píng)PTIMIZED_FLOW＝{I1，I3，I4，I6}。方法第二、三步，在測(cè)試項(xiàng)目有效性表中刪除I6行和I6列，并更新測(cè)試有效性表第四次執(zhí)行排序方法結(jié)果

第五次執(zhí)行排序方法方法第一步首先對(duì)測(cè)試項(xiàng)目根據(jù)效率系數(shù)進(jìn)行排序得到{I7(4.49)，I5(2.94)，I2(2.23)}，選取具有最大效率系數(shù)的I7加入新流程O(píng)PTIMIZED_FLOW＝{I1，I3，I4，I6，I7}。方法第二、三步，在測(cè)試項(xiàng)目有效性表中刪除I7行和I7列，并更新測(cè)試有效性表第五次執(zhí)行排序方法結(jié)果

第六次執(zhí)行排序方法方法第一步首先對(duì)測(cè)試項(xiàng)目根據(jù)效率系數(shù)進(jìn)行排序得到{I5(0.98)，I2(0.75)}，選取具有最大效率系數(shù)的I5加入新流程O(píng)PTIMIZED_FLOW＝{I1，I3，I4，I6，I7，I5}。方法第二、三步，在測(cè)試項(xiàng)目有效性表中刪除I5行和I5列。經(jīng)過(guò)六次優(yōu)化后，只剩下I2一個(gè)測(cè)試項(xiàng)目，因此不需要再次計(jì)算，直接將I2加入到優(yōu)化流程。這樣可以得到最后優(yōu)化流程O(píng)PTIMIZED_FLOW＝{I1，I3，I4，I6，I7，I5，I2}。
本發(fā)明排序方法時(shí)間復(fù)雜度分析從方法描述可以看出，主要時(shí)間復(fù)雜度在兩點(diǎn)尋找測(cè)試效率系數(shù)最大的測(cè)試項(xiàng)目和更新測(cè)試項(xiàng)目有效性表。在方法的第k步，測(cè)試項(xiàng)目有效表中尚余n-k個(gè)測(cè)試項(xiàng)目，在這些測(cè)試項(xiàng)目中尋找最大效率系數(shù)的測(cè)試項(xiàng)目時(shí)間復(fù)雜度為n-k，同時(shí)更新測(cè)試項(xiàng)目有效性表的復(fù)雜度為(n-k)*(n-k)。就整個(gè)方法執(zhí)行過(guò)程而言，尋找具有效率系數(shù)最大值的測(cè)試項(xiàng)目的復(fù)雜度為Σk=0n-1(n-k)=(n(n-1)/2),]]>更新測(cè)試項(xiàng)目有效表的復(fù)雜度為Σk=0n-1(n-k)2=16[n*(n+1)*(2n+1)],]]>這樣整個(gè)方法的時(shí)間復(fù)雜度就為o(dn3)。
本發(fā)明提出的測(cè)試流程優(yōu)化方法，通過(guò)對(duì)測(cè)試流程中的測(cè)試項(xiàng)目進(jìn)行重排序達(dá)到減少失效芯片測(cè)試時(shí)間的目的。該優(yōu)化方法需要結(jié)合芯片成品驗(yàn)證階段的失效分析，優(yōu)化方法的數(shù)據(jù)來(lái)源于失效分析中得出的數(shù)據(jù)。
圖2描述了本發(fā)明提出的優(yōu)化方法在量產(chǎn)測(cè)試過(guò)程中所需要的一些步驟框圖。對(duì)于一批量產(chǎn)芯片而言，應(yīng)用本發(fā)明提出的優(yōu)化方法，需要經(jīng)歷兩大階段驗(yàn)證階段的失效分析和量產(chǎn)測(cè)試之前的優(yōu)化。這兩大階段具體需要經(jīng)歷的下列幾個(gè)步驟步驟S10確定驗(yàn)證分析階段測(cè)試向量和測(cè)試流程。選擇確定驗(yàn)證分析階段測(cè)試向量，并劃分為測(cè)試項(xiàng)目，根據(jù)這些測(cè)試項(xiàng)目形成驗(yàn)證分析階段的測(cè)試流程。具體有如下幾個(gè)串行的步驟a)收集所有需要驗(yàn)證的測(cè)試向量。
b)根據(jù)這些測(cè)試向量的測(cè)試目的，把具有相同目的的測(cè)試向量歸結(jié)起來(lái)成為一個(gè)測(cè)試項(xiàng)目。
c)根據(jù)測(cè)試項(xiàng)目編制測(cè)試流程。驗(yàn)證階段的測(cè)試流程中測(cè)試項(xiàng)目順序并不很重要。
步驟S20應(yīng)用步驟S10確定的測(cè)試向量和測(cè)試流程對(duì)芯片進(jìn)行驗(yàn)證分析并得到原始的通過(guò)/失效測(cè)試信息表。在量產(chǎn)芯片中，選取一個(gè)合適的樣本數(shù)目D，針對(duì)這D個(gè)樣本芯片應(yīng)用步驟S10指定的測(cè)試流程進(jìn)行分析。記錄分析數(shù)據(jù)，一般從測(cè)試設(shè)備得到的數(shù)據(jù)和通過(guò)/失效測(cè)試信息表相似，可直接轉(zhuǎn)化得到通過(guò)/失效測(cè)試信息表。
在該步驟中需要注意的是a)樣本數(shù)量選取的要適中。樣本數(shù)量太少，則樣本沒(méi)有代表性，樣本數(shù)量太大，則收集數(shù)據(jù)需要的時(shí)間太長(zhǎng)，使得整個(gè)優(yōu)化流程周期加長(zhǎng)。根據(jù)發(fā)明人在幾個(gè)芯片中應(yīng)用本發(fā)明優(yōu)化方法的經(jīng)驗(yàn)而言，一般來(lái)說(shuō)選取1000片失效芯片來(lái)分析是比較合適的。
b)在驗(yàn)證階段測(cè)試設(shè)備測(cè)試模式需要設(shè)置為“直到所有項(xiàng)目測(cè)試完”。
步驟S30調(diào)用轉(zhuǎn)換程序?qū)⑼ㄟ^(guò)/失效測(cè)試信息表轉(zhuǎn)化為測(cè)試項(xiàng)目有效性表。該轉(zhuǎn)換程序可以是根據(jù)這兩個(gè)表格特點(diǎn)編制的自動(dòng)轉(zhuǎn)化軟件。
步驟S40應(yīng)用基于測(cè)試效率系數(shù)的排序方法，對(duì)測(cè)試項(xiàng)目進(jìn)行優(yōu)化，得到一個(gè)優(yōu)化的測(cè)試流程。根據(jù)步驟S30得到的測(cè)試項(xiàng)目有效性表，然后應(yīng)用附圖1提出的基于測(cè)試項(xiàng)目效率系數(shù)的啟發(fā)式式排序方法對(duì)測(cè)試項(xiàng)目進(jìn)行排序，優(yōu)化排序后就可以得到一個(gè)優(yōu)化的測(cè)試項(xiàng)目流程。最后量產(chǎn)測(cè)試時(shí)即是采用這個(gè)排序后的測(cè)試流程對(duì)芯片進(jìn)行測(cè)試。
本發(fā)明針對(duì)芯片量產(chǎn)測(cè)試中測(cè)試流程提出了一種新的優(yōu)化方法，優(yōu)化方法的目標(biāo)是使得測(cè)試設(shè)備在測(cè)試失效芯片時(shí)能夠盡早的發(fā)現(xiàn)故障，并淘汰這些失效芯片，從而降低失效芯片的實(shí)際測(cè)試時(shí)間，降低測(cè)試成本。優(yōu)化方法的基礎(chǔ)是一個(gè)測(cè)試項(xiàng)目有效性表，測(cè)試項(xiàng)目有效性表內(nèi)容來(lái)自于芯片的失效分析數(shù)據(jù)，它全面的表達(dá)了測(cè)試項(xiàng)目對(duì)失效芯片的覆蓋情況。利用該表并使用測(cè)試項(xiàng)目效率系數(shù)作為優(yōu)化方法的啟發(fā)式搜索信息，可以在一個(gè)較短的時(shí)間內(nèi)找到比較優(yōu)化的解。
本發(fā)明的測(cè)試流程優(yōu)化方法。通過(guò)對(duì)測(cè)試項(xiàng)目重排序，減少了失效芯片的測(cè)試時(shí)間?；谛酒?yàn)證分析階段的失效數(shù)據(jù)，本發(fā)明提出了一種測(cè)試有效性表用于存儲(chǔ)失效數(shù)據(jù)，從測(cè)試設(shè)備直接得到的失效數(shù)據(jù)和測(cè)試有效性表的轉(zhuǎn)化簡(jiǎn)單，易于自動(dòng)實(shí)現(xiàn)。基于測(cè)試有效性表，本發(fā)明又提出了一種以測(cè)試項(xiàng)目效率系數(shù)為啟發(fā)式搜索信息的排序方法。由于采用了啟發(fā)式搜索排序方法，本發(fā)明優(yōu)化方法雖然不一定總能提供最優(yōu)解，卻能在一個(gè)相對(duì)短的時(shí)間內(nèi)提供一個(gè)比較優(yōu)化的解。本發(fā)明提出的優(yōu)化方法具有簡(jiǎn)單、易于實(shí)現(xiàn)且優(yōu)化速度快的特點(diǎn)。優(yōu)化速度快使得本發(fā)明特別適合應(yīng)用于現(xiàn)代SOC測(cè)試中測(cè)試項(xiàng)目一般都比較多的情況。
權(quán)利要求
1.一種快速的集成電路測(cè)試流程優(yōu)化方法，其特征在于，通過(guò)處理驗(yàn)證階段收集得到的失效芯片的數(shù)據(jù)，對(duì)測(cè)試流程中的測(cè)試項(xiàng)目進(jìn)行排序，達(dá)到降低失效芯片測(cè)試成本的目的。
2.根據(jù)權(quán)利要求1所述的快速的集成電路測(cè)試流程優(yōu)化方法，其特征在于，由一系列完成特定測(cè)試任務(wù)的測(cè)試項(xiàng)目構(gòu)成，測(cè)試流程中測(cè)試項(xiàng)目按順序排列。
3.根據(jù)權(quán)利要求1所述的快速的集成電路測(cè)試流程優(yōu)化方法，其特征在于，由如下具體步驟組成步驟S10確定驗(yàn)證分析階段測(cè)試向量和測(cè)試流程；步驟S20應(yīng)用步驟S10確定的測(cè)試向量和測(cè)試流程對(duì)芯片進(jìn)行驗(yàn)證分析并得到原始的通過(guò)/失效測(cè)試信息表；步驟S30調(diào)用轉(zhuǎn)換程序?qū)⑼ㄟ^(guò)/失效測(cè)試信息表轉(zhuǎn)化為測(cè)試項(xiàng)目有效性表；步驟S40應(yīng)用基于測(cè)試效率系數(shù)的排序方法，對(duì)測(cè)試項(xiàng)目進(jìn)行優(yōu)化，得到一個(gè)優(yōu)化的測(cè)試流程。
4.根據(jù)權(quán)利要求3所述的快速的集成電路測(cè)試流程優(yōu)化方法，其特征在于，步驟S10中的確定驗(yàn)證分析階段測(cè)試向量和測(cè)試流程；其步驟如下a)收集所有需要驗(yàn)證的測(cè)試向量；b)根據(jù)這些測(cè)試向量的測(cè)試目的，把具有相同目的的測(cè)試向量歸結(jié)起來(lái)成為一個(gè)測(cè)試項(xiàng)目；c)根據(jù)測(cè)試項(xiàng)目編制測(cè)試流程。
5.利要求3所述的快速的集成電路測(cè)試流程優(yōu)化方法，其特征在于，步驟S30中的測(cè)試項(xiàng)目有效性表，基于驗(yàn)證分析階段的失效芯片的失效數(shù)據(jù)，其具體組成如下所述a)測(cè)試項(xiàng)目有效性表每一行表示一個(gè)測(cè)試項(xiàng)目；b)測(cè)試項(xiàng)目有效性表每一列表示一個(gè)測(cè)試項(xiàng)目；c)測(cè)試項(xiàng)目有效性表第i行、第j列表示第i個(gè)和第j個(gè)測(cè)試項(xiàng)目在一個(gè)失效芯片樣本內(nèi)均能發(fā)現(xiàn)的失效芯片數(shù)目。
6.據(jù)權(quán)利要求3所述的快速的集成電路測(cè)試流程優(yōu)化方法，其特征在于，步驟S40中的基于測(cè)試效率系數(shù)的排序方法，基于測(cè)試項(xiàng)目有效性表和測(cè)試項(xiàng)目效率系數(shù)，其排序方法具體組成如下所述輸入測(cè)試項(xiàng)目有效性表和測(cè)試項(xiàng)目時(shí)間耗費(fèi)表；輸出優(yōu)化后的測(cè)試流程O(píng)PTIMIZED_FLOW，OPTIMIZED_FLOW中測(cè)試項(xiàng)目按順序排列；步驟S1開(kāi)始；步驟S2從測(cè)試項(xiàng)目有效表中選取一個(gè)測(cè)試項(xiàng)目，該項(xiàng)目的效率系數(shù)最大；步驟S3將步驟S2中選定的測(cè)試項(xiàng)目加入OPTIMIZED_FLOW；步驟S4從測(cè)試項(xiàng)目有效性表中刪去步驟S2選定項(xiàng)目所代表的行和列；步驟S5更新測(cè)試項(xiàng)目有效性表，重新計(jì)算測(cè)試項(xiàng)目中尚余測(cè)試項(xiàng)目的有效性值；步驟S6判斷所有測(cè)試項(xiàng)目是否均已加OPTIMIZED_FLOW中，如果還沒(méi)有完全加入，則跳轉(zhuǎn)到步驟S2；如果已經(jīng)完全加入，則跳轉(zhuǎn)到步驟S7；步驟S7結(jié)束
全文摘要
一種快速的集成電路測(cè)試流程優(yōu)化方法，通過(guò)對(duì)測(cè)試項(xiàng)目重排序，減少了失效芯片的測(cè)試時(shí)間。包括步驟S10確定驗(yàn)證分析階段測(cè)試向量和測(cè)試流程；S20確定的測(cè)試向量和測(cè)試流程對(duì)芯片進(jìn)行驗(yàn)證分析并得到原始的通過(guò)/失效測(cè)試信息表；S30調(diào)用轉(zhuǎn)換程序?qū)⑼ㄟ^(guò)/失效測(cè)試信息表轉(zhuǎn)化為測(cè)試項(xiàng)目有效性表；S40應(yīng)用基于測(cè)試效率系數(shù)的排序方法，對(duì)測(cè)試項(xiàng)目進(jìn)行優(yōu)化，得到一個(gè)優(yōu)化的測(cè)試流程。本發(fā)明提出的優(yōu)化方法具有簡(jiǎn)單、易于實(shí)現(xiàn)且優(yōu)化速度快的特點(diǎn)。優(yōu)化速度快使得本發(fā)明特別適合應(yīng)用于現(xiàn)代SOC測(cè)試中測(cè)試項(xiàng)目一般都比較多的情況。
文檔編號(hào)G01R31/28GK1560646SQ20041000672
公開(kāi)日2005年1月5日 申請(qǐng)日期2004年2月26日 優(yōu)先權(quán)日2004年2月26日
發(fā)明者韓銀和, 李曉維 申請(qǐng)人:中國(guó)科學(xué)院計(jì)算技術(shù)研究所