專利名稱：：無接點晶圓級老化的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明針對用于確保半導(dǎo)體裝置中的可靠性，且尤其用于提供晶圓級老化的設(shè)備和方法。
背景技術(shù)：
：半導(dǎo)體晶圓通常包含多個實質(zhì)上隔離的含有電路的"晶粒"或"芯片"，其通過劃片線區(qū)域而彼此分離。在正常的集成電路生產(chǎn)流程中，將已完成制造的集成晶圓切割成許多個別晶粒。包含在晶圓內(nèi)的個別晶粒通過鋸切而分離，且個別地封裝或以多芯片模塊的形式封裝。接著將這些晶粒安裝到個別插槽中，接著可對所述個別插槽進行老化，且使用標準測試設(shè)備和夾具對所述個別插槽進行測試。對越來越小的消費型裝置(例如，無線電話和PDA)的需求已導(dǎo)致更小的半導(dǎo)體裝置封裝，且甚至導(dǎo)致在一些裝置中使用裸(未經(jīng)封裝的)晶粒。特定半導(dǎo)體晶圓上并非所有晶粒均完全起作用；一些晶粒具有制造缺陷。某些缺陷不會在制造后立即展現(xiàn)出來。舉例來說，兩個導(dǎo)體之間的絕緣氧化物層可能在特定區(qū)域中過分薄。電壓和溫度應(yīng)力將導(dǎo)致過分薄的絕緣氧化物的所述特定區(qū)域破裂，從而導(dǎo)致兩個導(dǎo)體之間的短路，其可在電測試期間被檢測出來。如果制造商能夠利用已知良好晶粒(knowngooddie，KGD)，那么可大大減少更換存在故障的封裝零件的成本。KGD通常是指由IC制造商提供的晶粒級產(chǎn)品。裸晶粒的常見用途是在多芯片模塊(MCM)的生產(chǎn)中。通過使用KGD來輔助以低故障率生產(chǎn)MCM。由于MCM上的晶粒的數(shù)目和修復(fù)MCM的難度的緣故，KGD對MCM的制造是有利的。MCM的故障率隨著MCM上的晶粒的數(shù)目而增加。在組裝在MCM中之前，晶粒的完全老化和測試可能對MCM的良率和可靠性具有重要影響。用于實現(xiàn)KGD的方法根據(jù)裝置類型且根據(jù)晶粒制造商的不同而不同，但可包括晶圓級電測試(其包括內(nèi)建在測試結(jié)構(gòu)中的技術(shù))和晶粒級測試(其使用臨時、半永久和永久封裝技術(shù))。在制造工藝結(jié)束時，制造商可對產(chǎn)品執(zhí)行許多不同的性能測試。對裝置執(zhí)行老化和其它制造測試的標準方法要求對晶粒進行封裝且使用自動測試設(shè)備(ATE)來測試。為了進行老化測試，接著將良好裝置放置到安裝在定制設(shè)計的老化板上的插槽中。這些老化插槽是特定為高溫應(yīng)用而設(shè)計的。接著將裝載的板安裝到大腔室中，所述大腔室控制環(huán)境溫度并提供用于將刺激勵介接到封裝的構(gòu)件。此時，使用測試向量來激勵裝置，且如鑒定規(guī)范中所規(guī)定，測試例行程序運行許多個小時。實現(xiàn)KGD的方法的一個實例是晶圓級老化。晶'圓級老化測試涉及在從晶圓分割集成電路之前，測試含有所述集成電路的整個晶圓或整個晶圓的若干部分。一般來說，為了執(zhí)行晶圓測試，晶圓制造有測試點，且將測試設(shè)備形成為接觸所述測試點，從而允許.測試信號從信號源傳播通過測試設(shè)備且到達集成電路上。測試點可形成到集成電路本身上，或相對于集成電路而設(shè)置在較遠處，以使測試設(shè)備對集成電路的損害最小化。在老化之后，卸載所述零件，并使用ATE重新測試所述零件。為了實現(xiàn)此類測試中的高處理量，使用定制探針板(probecard)同時接觸較大數(shù)目的晶粒。通常，功能總故障出現(xiàn)在應(yīng)力測試的最初48個小時內(nèi)，其中較高環(huán)境溫度為125'C，且電壓電平比額定操作值高10%。當分析了故障數(shù)據(jù)，且調(diào)節(jié)了制造參數(shù)，l工藝變得更成熟時，可減小缺陷等級?，F(xiàn)有技術(shù)晶圓級老化的缺點涉及老化期間測試設(shè)備與晶圓的熱膨脹系數(shù)之間的失配，以及老化期間有缺陷的測試設(shè)備的不良影響。舉例來說，通常難以判定被標識為有缺陷的集成電路是集成電路中的缺陷導(dǎo)致的結(jié)果還是有缺陷的測試設(shè)備中的缺陷導(dǎo)致的結(jié)果，從而導(dǎo)致具有可操作的集成電路的整個晶圓被不恰當?shù)貋G棄。另外，有缺陷的測試設(shè)備可能導(dǎo)致使整個晶圓變得有缺陷的災(zāi)難性故障?；蛟S，晶圓級老化或?qū)嶋H上任何測試中的最重要的障礙是提供用于在個別晶粒級介接測試電子設(shè)備與1/0墊和電源層的接觸方法。在晶圓級將測試電子設(shè)備介接到處于測試中的裝置的問題面臨強大的挑戰(zhàn)，所述挑戰(zhàn)尤其與測試能力、功率耗散、電壓干線容許值、物理限制(小工作區(qū)中待測試的大量晶粒)、節(jié)約成本的工程設(shè)計、可維持的質(zhì)量和與ATE結(jié)果的相關(guān)性有關(guān)。'針對介接晶圓的問題的每一種方法均必須提供必要的插腳/墊分配以執(zhí)行足夠的測試例行程序，以便使裸晶粒的KGD符合要求。存在三種截然不同的實現(xiàn)此要求的方法。一種方法是接觸每一晶粒上的所有相關(guān)墊。第二種方法涉及使用經(jīng)修改的探針硬件。第三種方法是將接口連接的數(shù)目限制為易處理的大小，且將接口設(shè)計重新引導(dǎo)到直接施加在晶圓上的鈍化層上方的犧牲金屬層上。在當前方法中，必須在實施測試時和判定測試的結(jié)果時兩者期間均維持與墊的接觸。在此類測試期間，還必須為每一類型的產(chǎn)品制造探針板。探針板制造起來非常昂貴。在一些情況下，每晶圓可能存在(例如)130個插腳和500個晶粒需要測試。這可能導(dǎo)致建立一個探針板需要相當大的資金和時間資源。當晶粒由于不同的密度或產(chǎn)品配置的緣故而變化時，此類資源又被消耗。對前述問題的解決方案將為制造商提供相當大的成本節(jié)約。
發(fā)明內(nèi)容粗略地來說，本發(fā)明涉及一種用于改進裝置測試的方法和設(shè)備。在一個方面，本發(fā)明包含一種用于執(zhí)行晶圓級內(nèi)建測試的方法。所述方法包含以下步驟將晶圓提供到測試腔室中；和經(jīng)由無線信號將功率和測試起始信號輸出到晶圓。在一個方面，所述輸出步驟包括輸出用于起始晶圓上的裝置應(yīng)力測試序列的信號，且在另一方面，所述輸出步驟可包含在腔室中產(chǎn)生RF信號。在又一方面，本發(fā)明是一種用于提供晶圓級內(nèi)建測試工藝的方法。所述方法可包含以下步驟在晶圓上提供內(nèi)建測試電路；和在晶圓上提供耦合到所述內(nèi)建測試電路的RF接口。在另一方面，所述在晶圓上提供內(nèi)建測試電路的步驟包括提供功率提取組件和解調(diào)器。在另一方面，本發(fā)明包含一種半導(dǎo)體晶圓。在此方面，晶圓包括至少一個內(nèi)建應(yīng)力控制電路，其耦合到晶圓上的裝置；和RF接口，其經(jīng)耦合以將功率和數(shù)據(jù)信號提供到BIST電路。晶圓可包括多個裝置，且針對晶圓上的每一裝置提供一內(nèi)建應(yīng)力控制電路。在又一方面，本發(fā)明是一種包括多個晶粒的半導(dǎo)體晶圓，每一晶粒均通過劃片線而分離。本發(fā)明包括提供在晶圓上的至少一個RF接口電路；耦合到所述至少一個RF接口電路的至少一個劃片線RF天線；和耦合到RF接口的至少一個老化電壓控制電路。在另一方面，本發(fā)明是一種提供在半導(dǎo)體晶圓晶粒上的內(nèi)建老化自測試電路。所述電路包括裝置接口，其輸出電壓控制以在裝置的選定組件中引發(fā)應(yīng)力；和RF接口，其包括功率整流器和信號解調(diào)器。在又一方面，本發(fā)明是一種用于裝置的老化自測試的設(shè)備。所述設(shè)備包括測試腔室、位于所述測試腔室中的傳送機構(gòu)、位于測試腔室中的溫度控制設(shè)備和位于腔室中的RF轉(zhuǎn)發(fā)器。所述設(shè)備可進一步包括測試控制器，所述測試控制器至少耦合到所述溫度控制設(shè)備和所述RF轉(zhuǎn)發(fā)器。在另一方面，本發(fā)明是一種用于制造半導(dǎo)體裝置的方法。所述方法包括以下步驟在半導(dǎo)體晶圓上制造多個裝置；通過經(jīng)由RF信號將功率和控制信號耦合到晶圓來執(zhí)行所述裝置中的每一者的老化自測試；測試所述裝置；和使所述裝置與所述晶圓分離。在另一方面，提供一種非易失性存儲器系統(tǒng)。所述系統(tǒng)包括存儲元件陣列與控制電路；耦合到所述控制電路的BIST電路；和耦合到所述BIST電路的RF接口?？墒褂糜布④浖蛴布c軟件兩者的組合來實現(xiàn)本發(fā)明的各個方面。用于本發(fā)明的軟件存儲在一個或一個以上處理器可讀存儲媒體上，所述處理器可讀存儲媒體包括硬盤驅(qū)動器、CD，ROM、DVD、光盤、軟盤、磁帶驅(qū)動器、RAM、ROM或其它合適的存儲裝置。在替代實施例中，可用專用硬件來代替軟件中的一些或所有部分，所述專用硬件包括定制集成電路、門陣列、FPGA、PLD和特殊用途計算機。從以下描述中將更清楚地了解本發(fā)明的這些和其它目的及優(yōu)勢，在以下描述中，已結(jié)合附圖陳述了本發(fā)明的優(yōu)選實施例。圖1是實施本發(fā)明的各個方面的非易失性存儲器系統(tǒng)的一個實施例的方框圖。圖2說明存儲器陣列的組織的實例。圖3說明上面形成有多個晶粒的半導(dǎo)體晶圓的俯視圖。圖4A說明圖3中所示的所述晶粒中的一者的隅角的放大圖。圖4B是圖3的晶圓的一部分的放大圖，其中在劃片線中提供BIST電路及其相關(guān)聯(lián)的天線。圖4C是圖3的晶圓的一部分的放大圖，其中相鄰晶粒的BIST電路共享提供在劃片線中的相關(guān)聯(lián)的天線。圖4D是形成于劃片線中的天線的側(cè)視圖。圖4E是單層天線的透視圖。圖5是根據(jù)本發(fā)明形成的BIST電路的方框圖。圖6是根據(jù)本發(fā)明的示范性制造工藝的流程圖。圖7A和7B是用于執(zhí)行圖8中所說明的工藝的示范性設(shè)備的說明。圖8是說明根據(jù)本發(fā)明的老化工藝的流程圖。具體實施例方式根據(jù)本發(fā)明，提供一種用于確保集成電路中的可靠性的獨特工藝。本發(fā)明提供一種用于通過使用RF信號將控制和功率傳遞到晶圓上內(nèi)建自測試(on-waferbuilt-inselftest,BIST)電路來對電路晶粒執(zhí)行測試的系統(tǒng)和方法?？蓤?zhí)行的測試的一個實例是本文所述的老化測試。然而，將了解，可使用本發(fā)明的方法來執(zhí)行額外類型的測試?？稍诰Я；蚓A的替代部分中提供電路。晶圓上RF天線充當將功率和指令傳遞到BIST電路的RF系統(tǒng)的感應(yīng)二次線圈?？商峁┒鄠€BIST電路，其中一天線與一個電路相關(guān)聯(lián)。在另一方面，可在分離各個晶粒的劃片線中的金屬層中提供天線。本發(fā)明可應(yīng)用于各種集成電路技術(shù)中，包括晶粒級銷售、多芯片模塊和集成電路產(chǎn)品的各種應(yīng)用。僅以舉例的方式，將相對于本發(fā)明在具有存儲器單元陣列的快閃存儲器系統(tǒng)中的使用而描述本發(fā)明。將了解，待測試的裝置可包含任何數(shù)目的不同示范性裝置，且本發(fā)明并非限于具有存儲器裝置的應(yīng)用。所屬領(lǐng)域的一般技術(shù)人員將明了為了使本發(fā)明的原理適合現(xiàn)在已知或?qū)黹_發(fā)的各種技術(shù)而對本發(fā)明的特定方面作出的修改。根據(jù)前述內(nèi)容，圖l和2展示快閃存儲器系統(tǒng)的基本構(gòu)造。圖l是快閃存儲器系統(tǒng)的一個實施例的方框圖。存儲器單元陣列102由列控制電路124、行控制電路106、c源極控制電路110和p阱控制電路108控制。列控制電路124連接到存儲器單元陣列102的位線，以用于讀取存儲在存儲器單元中的數(shù)據(jù)、用于判定編程操作期間存儲器單元的狀態(tài)且用于控制位線的電位電平以促進編程或抑制編程。行控制電路206連接到字線以選擇所述字線中的一者，施加讀取電壓，施加編程電壓并施加擦除電壓。C源極控制電路IIO控制連接到存儲器單元的共用源極線(圖2中標記為"C源極")。P阱控制電路108控制p阱電壓。存儲在存儲器單元中的數(shù)據(jù)由列控制電路124讀出并經(jīng)由數(shù)據(jù)輸入/輸出緩沖器122輸出到外部I/0線。待存儲在存儲器單元中的編程數(shù)據(jù)經(jīng)由外部I/0線輸入到數(shù)據(jù)輸入/輸出緩沖器122，并轉(zhuǎn)移到列控制電路104。外部I/O線連接到控制器118。將用于控制快閃存儲器裝置的命令數(shù)據(jù)輸入到控制器138。命令數(shù)據(jù)通知快閃存儲器請求進行什么操作。將輸入的命令轉(zhuǎn)移到狀態(tài)機116，狀態(tài)機116控制列控制電路124、行控制電路106、c源極控制110、p阱控制電路108和數(shù)據(jù)輸入/輸出緩沖器122。狀態(tài)機116還可輸出快閃存儲器的狀態(tài)數(shù)據(jù)，例如準備就緒/占用(READY/BUSY)或通過/失敗(PASS/FAIL)?？刂破?38與例如個人計算機、數(shù)碼相機、個人數(shù)字助理等主機系統(tǒng)連接或可與所述主機系統(tǒng)連接?？刂破?38與主機通信以便從主機接收命令，從主機接收數(shù)據(jù)，向主機提供數(shù)據(jù)，且向主機提供狀態(tài)信息?？刂破?38將來自主機的命令轉(zhuǎn)換成可由命令電路114解譯并執(zhí)行的命令信號，所述命令電路114與狀態(tài)機116進行通信?？刂破?38通常含有用于將用戶數(shù)據(jù)寫入到存儲器陣列或從存儲器陣列讀取用戶數(shù)據(jù)的緩沖存儲器。一個示范性存儲器系統(tǒng)包含一個包括控制器138的集成電路，和各含有存儲器陣列和相關(guān)聯(lián)的控制、輸入/輸出及狀態(tài)機電路的一個或一個以上集成電路芯片。在一個實施例中，存儲器陣列和控制器電路一起位于一個集成電路芯片上。存儲器系統(tǒng)可嵌入作為主機系統(tǒng)的一部分，或可包括在可移除地插入主機系統(tǒng)中的存儲卡(或其它封裝)中。這種可移除式卡可包括整個存儲器系統(tǒng)(例如，包含控制器)或僅僅包括存儲器陣列和相關(guān)聯(lián)的外圍電路(其中控制器嵌入在主機中)。因此，控制器可嵌入在主機中或包括在可移除式存儲器系統(tǒng)內(nèi)。圖2中展示存儲器單元陣列102的結(jié)構(gòu)。作為一個實例，描述NAND快閃EEPROM。圖2展示具有更多NAND串的存儲器陣列的NAND串202、204、206、208和210。圖4的NAND串中的每一者包括兩個選擇晶體管和許多存儲器單元。舉例來說，NAND串202包括選擇晶體管220和232，以及存儲器單元220、222、224、226和228和230。每個串均通過其選擇晶體管(例如，選擇晶體管232)連接到源極線。選擇線SGS用于控制源極側(cè)選擇柵極。各個NAND串均通過由選擇線SGD控制的選擇晶體管(例如，晶體管220)連接到各自的位線。在其它實施例中，選擇線不需要一定為共用的?？梢钥吹?，每一位線和各自的NAND串包含存儲器單元陣列的列。字線(WL2、WL1和WL0)包含所述陣列的行。每一字線還包括高電壓晶體管HVO、HV1、HV2，其包含用于存儲器陣列的字線驅(qū)動器。下文將用于使這些晶體管的柵極氧化物承受應(yīng)力的示范性老化條件詳細描述為由BIST電路產(chǎn)生的應(yīng)力條件的實例。位線還分為偶數(shù)位線(BLe)和奇數(shù)位線(BLo)。通過使p阱升高到擦除電壓(例如，20伏)且使所選區(qū)塊的字線接地來擦除存儲器單元。源極線和位線是浮動的。在讀取和檢驗操作中，將選擇柵極(SGD和SGS)和未選擇的字線(例如，WL0、WL1和WL2)升高到讀取通過電壓(例如，4.5伏)，以使晶體管作為通過柵極而操作。所選字線(例如，WL2)連接到一電壓，針對每一讀取和檢驗操作而指定所述電壓的電平，以便判定所關(guān)注的存儲器單元的閾值電壓是否已達到所述電平。前述存儲器裝置的操作是此項技術(shù)中眾所周知的。圖1中還展示內(nèi)建自測試(BIST)電路，其響應(yīng)于控制輸入而控制一個或一個以上內(nèi)建測試的性能。本文描述BIST電路及其功能的各種實施例。在圖1中所示的實例中，將BIST電路描述為提供內(nèi)建老化測試。此測試旨在揭示裝置中的物理缺陷。然而，應(yīng)了解，BIST電路還可實現(xiàn)任何存儲器故障測試，包括0-1測試、棋盤格測試(checkerboardtest)、列和條、滑動對角線(slidingdiagonal)、步行式1和0以及跨步測試(marchtest)。在存儲器裝置中，可將此類測試的結(jié)果寫入到結(jié)果區(qū)塊，以在工藝中的稍后時間點時進行估計，如下文所論述。圖1中展示用于執(zhí)行晶圓老化工藝的BIST電路的兩個替代配置(500-1和500-2)。在由參考標號500-1表示的第一配置中，將BIST電路展示為耦合到控制器132。BIST電路500-1與控制器138介接，以指令控制器向系統(tǒng)的各個組件提供測試電壓。BIST的第二配置500-2可直接耦合到(例如)命令電路114、行控制106、列控制124、p阱控制108和/或c源極控制110。雖然展示BIST電路的兩個實例(500-1和500-2)，但將了解，本發(fā)明中僅需要所述兩個電路中的一者?？捎葿IST電路執(zhí)行的老化測試的特定實施方案可根據(jù)本發(fā)明的實施方案且根據(jù)經(jīng)歷老化的裝置的不同而不同。視處于測試中的裝置所需要的老化應(yīng)力而定，可能需要其它BIST電路配置和與裝置的連接。根據(jù)本發(fā)明，用于BIST電路的功率和控制信號由RF信號提供，所述RF信號由RF天線接收并由解碼器電路在處于測試中的裝置上進行轉(zhuǎn)換。例如圖1和2中所述的那些存儲器系統(tǒng)的存儲器系統(tǒng)可制造在晶圓上的個別晶粒中。在一個實施例中，使用形成于晶圓晶粒劃片線中的劃片線天線來接收RF信號?？筛鶕?jù)本發(fā)明利用天線配置的其它實施例，且下文中論述所述其它實施例。應(yīng)了解，視測試系統(tǒng)和待測試的裝置的設(shè)計而定，BIST控制電路可具有任何數(shù)目的配置和復(fù)雜性。圖3展示布置在矩陣中的多個晶粒310、布置在所述晶粒矩陣的列中的多個垂直劃片線X和布置在所述晶粒矩陣的行中的多個水平劃片線Y。劃片線用于對半導(dǎo)體晶圓進行劃刻并將其分裂成個別晶粒。在典型的半導(dǎo)體制造工藝中，劃片線X和Y可與相鄰晶粒相關(guān)聯(lián)，且包括用于相鄰晶粒的測試電路。金屬層可形成于劃片線中，且根據(jù)本發(fā)明，如下文所述，在本發(fā)明中使用金屬層來形成用于將RF信號耦合到BIST電路的天線。將晶圓300展示為包括測試電路區(qū)域320。然而，在本發(fā)明的至少一個實施例中，不需要測試電路區(qū)域320。在此類實施例中，測試電路區(qū)域320可包括額外晶粒。如圖4A-4C中的各個實施例中所說明，BIST電路可提供在晶圓上，例如在測試電路區(qū)域320中，或與每一個別晶粒310相關(guān)聯(lián)。根據(jù)本發(fā)明，在BIST電路中提供對任何數(shù)目的物理或電路測試的控制。圖4A展示BIST電路500的一個替代位置，其中BIST電路提供在晶粒310的電路區(qū)域中。BIST電路500具有與位于劃片線區(qū)域中的RF天線410的連接。RF天線用于將從控制器(圖中未展示)"無線"傳輸?shù)墓β屎蜏y試指令耦合到BIST電路500。在本發(fā)明的此獨特特征中，排除了現(xiàn)有技術(shù)中關(guān)于如何將功率和控制信號連接到處于測試中的晶圓(例如，通過使用犧牲層或互連)的問題，從而提供更大的潛在處理量6一個天線可服務(wù)于許多晶粒，或可提供多個天線，一個天線對應(yīng)一個晶粒。圖4A展示位于垂直劃片線Y中的個別天線，和位于處于測試中的晶粒的電路區(qū)域內(nèi)的電路500。圖4B展示本發(fā)明的另一替代形式，其中個別天線410(—個天線對應(yīng)一個晶粒)可提供在晶粒的相鄰劃片線中，且BIST電路500同樣提供在與所述晶粒相關(guān)聯(lián)的垂直劃片線中。圖4C中展示另一替代形式，其中單個天線410由相鄰晶粒中的兩個相鄰BIST電路500共享。應(yīng)了解，任何數(shù)目的電路500可共享單個天線410。更進一步，一個或一個以上天線可提供在測試電路區(qū)域中，且由一個或一個以上個別晶粒中相關(guān)聯(lián)的個別BIST電路共享。在圖4A-4C中，天線412通常由線圈符號說明。天線充當電感結(jié)構(gòu)的二次繞組，且因此其構(gòu)造對于傳送到那里的信號來說應(yīng)是特定的。在一個實施例中，可使用劃片線中的許多金屬層來構(gòu)造天線412。圖4D展示沿由耦合到襯底430的互連結(jié)構(gòu)420連接的一系列金屬層412、414、416的劃片線的側(cè)視圖。在此實施例中，每一金屬層充當天線中的一匝，從而允許天線通過感應(yīng)而接收RF能量。天線412通過襯底連接件435耦合到BIST電路。在一個實施例中，天線可由以劃片線的上面五個金屬層實施的六個匝制成。天線的一個實例包括根據(jù)Bouvier、Renaudin和Vivet的"ANewContactlessSmartcardICusingOn-ChipAntennaandanAsynchronousMicro-Controller"[Solid-StateCircuits,IEEEJournal36，發(fā)行2001年7月7日，第1101-1107頁。]中所提供的教示而形成的天線，所述文獻以引用的方式完全并入本文中。在此實例中，晶粒的長度為4mm，且天線的面積約為1.5mm2。然而，天線的大量實施例適合與本發(fā)明一起使用。圖4E中的透視圖中展示單個金屬層天線450。適合在本發(fā)明中使用的天線的各個實施例可從2002，CambridgeUniversityPress，由ThomasH.Lee所著的"ThedesignofCMOSRadio-FrequencyIntegratedCircuits"得出。雖然所述天線適合以眾所周知的方式接收RF信號，但功率和控制信號必須經(jīng)解碼并由BIST電路使用。圖5是示范性BIST電路的功能方框圖。所述BIST電路包括耦合到天線410的RF接口510，和與控制器132介接或直接與處于測試中的裝置的元件介接的BIST控制器。將認識到，控制器的特定配置與本發(fā)明的特征化并無密切關(guān)系，且控制器的配置將視控制器耦合到的裝置和需要控制器執(zhí)行的功能而改變。至少，BIST電路500將功率和測試啟用控制信號轉(zhuǎn)移到BIST控制器。啟用信號可開始BIST控制器中的預(yù)界定測試序列。在此類實施例中，BIST控制器可包括一個或一個以上寄存器，其存儲用于控制裝置中的應(yīng)力測試的信息。在更復(fù)雜的實施例中，可將指令、尋址和其它更復(fù)雜的指令傳輸?shù)浇涌?。在此類實施例中，例如，接口不僅提供關(guān)于裝置中哪些元件要測試的數(shù)據(jù)，而且提供地址信息、計時信息、復(fù)位信號和其它信息。因此，視應(yīng)用而定，RF接口可相對較簡單或制作得較復(fù)雜。天線410起電感耦合的作用，其將功率和數(shù)據(jù)兩者從接口線圈通過空氣或非金屬表面?zhèn)鬏數(shù)絉F接口。RF接口可包括整流器510和解調(diào)器514。將由天線接收到的RF能量轉(zhuǎn)換成DC電壓，以便使用全橋整流器512對BIST控制器供電。當電流經(jīng)過一次線圈時以兩個不同頻率對所述電流進行調(diào)制，便能夠?qū)?shù)據(jù)傳輸?shù)匠洚旊姼邢到y(tǒng)中的二次線圈的天線，且由解調(diào)器514解碼。當RF接口510接收到電流時，RF接口510在使用所傳輸?shù)墓β蕘砑钇潆娐返耐瑫r對信號進行解調(diào)并檢索數(shù)據(jù)。因此，此過程的優(yōu)勢在于，其能夠?qū)⑿畔⒑凸β蕛烧邆魉偷紹IST電路。在一個實施例中，可提供電壓調(diào)整電路516，以向BIST控制器提供一個或一個以上電壓輸出。在一個實施例中，RF接口是微控制器，例如Bouvier、Renaudin和Vivet在"ANewContactlessSmartcardICusingOn-ChipAntennaandanAsynchronousMicro-Controller"(Id)中所揭示的微控制器。因為所有的RF能量均被限制在腔室內(nèi)，所以為操作所選擇的RF頻率可以是在的距離內(nèi)獲得最大效率的任何頻率。在一個實施例中，天線可距轉(zhuǎn)發(fā)器多達lm進行操作，其中通信速度為4波特/秒。例如測試啟用信號或更復(fù)雜的信息等數(shù)據(jù)可通過與驅(qū)動RF接口所必需的功率一同編碼于RF信號中而提供到RF接口。一般來說，用于編碼數(shù)據(jù)的最普遍的方法是不歸零(NRZ)直接方法、差分雙相方法和雙相—L方法。在NRZ中，不執(zhí)行數(shù)據(jù)編碼；直接從所述數(shù)據(jù)對1和0進行計時。舉例來說，經(jīng)峰值檢測的調(diào)制中的低為"0"，且高為"l"?？删哂胁罘蛛p相的若干不同形式，但一般來說，對從數(shù)據(jù)陣列經(jīng)過時鐘輸出的位流進行修改，使得在每一時鐘邊緣上始終出現(xiàn)躍遷，且1和0由時鐘周期的中間部分內(nèi)的躍遷來區(qū)分。此方法用于將計時信息嵌入到位流中；且因為其在時鐘邊緣處總是具有躍遷，所以其固有地提供某一程度的誤差校正能力。雙相J^是雙相編碼的變化形式，其中時鐘邊緣處不總是存在躍遷。在一個實施例中，解調(diào)器514包括時鐘恢復(fù)電路，其將額外數(shù)據(jù)傳輸?shù)紹IST控制器。在一個實施例中，數(shù)據(jù)信號可與"啟用內(nèi)建測試"信號一樣為基本的，其指令BIST控制器起始預(yù)定測試序列，例如老化序列?；蛘撸鰯?shù)據(jù)可更復(fù)雜，且包括針對BIST電路中所提供的DAC的指令、用于為測試選擇個別行或字線的尋址信息，或用于實施BIST控制器的更復(fù)雜的功能的指令。在一個實例中，啟用信號在DATA線上從RF接口輸出。下文描述老化方法和BIST控制器的各個實施例。第6,169,694號和第6,352,868號美國專利中展示示范性BIST控制電路，所述專利每一者以引用的方式完全并入本文中。其它變化是可能的。可提供電路內(nèi)DAC(in-circuitDAC)以允許對BIST中響應(yīng)于特定裝置控制信號的各種模式進行編程。圖6說明用于執(zhí)行根據(jù)本發(fā)明而使用的晶圓級內(nèi)建的方法。在執(zhí)行老化測試的一個實施例中，任何適合老化測試的方法均是合適的，例如相對于例如MIL-STD-883-E或JESD22-A108陽B(JEDECStandardTemperature,BiasandOperatingLife)的規(guī)范而描述的那些方法。每一此類標準均用于通過以加速方式模擬裝置操作條件來判定隨著時間的過去偏壓條件和溫度對固態(tài)裝置的影響。不同的特定方法將應(yīng)用于每一類型的技術(shù)或裝置。如圖6所示，在步驟610中，將具有多個晶粒的晶圓引入高溫或冷卻環(huán)境中。下文針對一種類型的裝置，詳細描述老化測試的特定實例。通常，測試的此部分將涉及對裝置進行加熱，持續(xù)實施老化工藝的后續(xù)部分的各個時間周期。在步驟620處，起始電路應(yīng)力。再次視處于測試中的裝置而定，可施加不同電壓以使裝置的各個元件承受應(yīng)力。通常，在步驟610中所提供的高溫下實施所有此類應(yīng)力。在從腔室中移除裝置之前，可對不同元件實施各種測試。接下來，在步驟630處執(zhí)行探針測試以檢測任何裝置故障。探針測試通常使用自動測試設(shè)備來查明故障。在步驟640處被發(fā)現(xiàn)出現(xiàn)問題的晶圓可經(jīng)受修復(fù)或被丟棄。接下來，在步驟650處將晶圓切成小塊，在步驟660處對其進行封裝，且在步驟670處準備好進行裝運。修復(fù)可在晶圓級發(fā)生，或在晶粒級發(fā)生，在后一情況下，可接著進行步驟640。圖7A展示根據(jù)本發(fā)明用于執(zhí)行晶圓級老化工藝的示范性設(shè)備。設(shè)備700包括進入端口715和退出端口725，其在一個實施例中可包含同一物理入口；機構(gòu)735，其用于將晶圓移動到設(shè)備700中和將晶圓從設(shè)備700移出；和加熱或冷卻源710，其控制設(shè)備中晶圓300的環(huán)境溫度。傳送機構(gòu)的許多替代物，以及許多類型的加熱和冷卻源適合在本發(fā)明中使用。設(shè)備700中還包括RF轉(zhuǎn)發(fā)器線圈720，其傳輸來自測試控制器730的功率和信號。線圈720可包含一個或一個以上匝和一個或一個以上線圈，其經(jīng)定位以與設(shè)備中的晶圓上的天線通信，以對設(shè)備中的晶圓實施老化。測試控制器730包括信號產(chǎn)生器和數(shù)據(jù)編碼器以向線圈720提供經(jīng)調(diào)制的RF信號?？商峁┯糜诳刂茰y試控制器730的用戶接口740。晶圓300可提供在輸送設(shè)備上，所述輸送設(shè)備用于移動每一晶圓，使其經(jīng)過從設(shè)備的輸入端到輸出端進行的測試工藝。在一個實施例中，所述系統(tǒng)類似于腔室內(nèi)部駐存有RF的蝕刻腔，或如圖7所示，作為帶型干燥輸送器。圖7B展示根據(jù)本發(fā)明用于執(zhí)行內(nèi)建測試的第二示范性設(shè)備。腔室可包含單晶圓RF腔室，例如高密度等離子體(HDP)CVD系統(tǒng)，其包括真空腔室、真空泵12和源RF(sourceRF，SRF)產(chǎn)生器32。通常，從氣體源供應(yīng)沉積氣體和液體，且將沉積氣體施配到位于腔室10內(nèi)的基座44上的襯底45。通過從源RF產(chǎn)生器施加到線圈式天線26的RF能量，可在鄰近襯底45處形成沉積氣體的電感耦合的等離子體。根據(jù)本發(fā)明，可修改源RF產(chǎn)生器以提供適合在測試階段期間嚙合腔室中的晶圓上的BIST電路的RF信號。圖8說明根據(jù)本發(fā)明的RF晶圓級老化工藝。將了解，特定老化工藝對于被測試的技術(shù)來說是特定的，但在一個實例中，在步驟610期間，可執(zhí)行步驟621和622，且在步驟620期間，可執(zhí)行步驟623-628。最初，在步驟621處，將包括將被執(zhí)行老化的裝置的晶圓放置在測試腔室中。在步驟622處，在設(shè)備中起始環(huán)境溫度控制。在一個實施例中，執(zhí)行老化所處的溫度約為125攝氏度。在步驟623處，在測試控制器的控制下，RF功率和控制信息被提供到線圈720，且傳輸?shù)皆O(shè)備中的晶圓300上的天線。對晶圓執(zhí)行步驟623-628。在步驟624處，由晶圓上的RF接口檢測功率和控制信號。功率信號對解碼器電路進行供電，以解譯來自測試控制器的控制信號，且此類信號被傳輸?shù)紹IST控制器518。在步驟625處，BIST控制起始老化自測試模式。如上文所述，此起始可響應(yīng)于來自測試控制器的啟用信號，或可為將特定電壓施加到處于測試中的裝置上的元件的特定指令。隨后，可執(zhí)行步驟626-628處的許多老化測試。在一個實施例中，步驟626-628由控制器518自動運行。在替代實施例中，所述步驟根據(jù)由測試控制器740特定提供的控制信號而運行。參看圖2，在芯片設(shè)計者期望測試耦合到存儲器陣列中的每一字線(WL)的高壓晶體管的一個實例中，步驟626-628可包含施加如表1中所指示的測試電壓，其中表中的每一行均包含單獨步驟626，627:表l<table>tableseeoriginaldocumentpage17</column></row><table>上表中，步驟626和627提供針對圖2的電路中的HV晶體管柵極氧化物的應(yīng)力測試。步驟628提供針對圖2中未展示的外圍電路的測試。雖然上述應(yīng)力條件是示范性的，但可提供任何數(shù)目的條件組。典型的老化序列可持續(xù)若干分鐘到若干小時或若千天，存儲器裝置的所有老化測試的總序列(例如)約為若干小時。在本發(fā)明的另一獨特方面，在老化序列之后，提供新穎的晶圓制造序列。使用BIST工藝的晶圓制造法提供一種獨特且穩(wěn)定的產(chǎn)品。本發(fā)明不需要定制整個晶圓探針板。通常，針對經(jīng)歷制造工藝的每一類型的晶圓制造此類探針板，且此類探針板的成本是巨大的。本發(fā)明通過使用將功率和控制信號傳輸?shù)教幱跍y試中的裝置的無接點機構(gòu)而排除了此過大成本。此外，由于晶圓可更快速地傳送到測試設(shè)備中以及從測試設(shè)備中傳送出來(因為老化不需要與晶圓的物理連接)，所以可增加生產(chǎn)量。在本發(fā)明的又一獨特方面，僅需要3-4個信號來實現(xiàn)針對每一晶粒的內(nèi)建測試。此類信號有利地通過RF信號而傳輸。已出于說明和描述的目的呈現(xiàn)了對本發(fā)明的以上詳細描述。不希望所述描述是詳盡的或?qū)⒈景l(fā)明限于所揭示的精確形式。根據(jù)上文的教示，可能作出許多修改和變化。選擇所描述的實施例是為了最佳地闡釋本發(fā)明的原理及其實踐應(yīng)用，從而使所屬領(lǐng)域的其他技術(shù)人員能夠最佳地將本發(fā)明用于各種實施例中，且作出適于所預(yù)期的特定用途的各種修改。希望本發(fā)明的范圍由附于此的權(quán)利要求書界定。權(quán)利要求1.一種用于執(zhí)行晶圓級測試序列的方法，其包含將所述晶圓提供到測試腔室中；和經(jīng)由無線信號將功率和測試起始信號輸出到晶圓。2.根據(jù)權(quán)利要求l所述的方法，其中所述測試為老化測試。3.根據(jù)權(quán)利要求1所述的方法，其中所述提供步驟包括將多個晶圓提供到所述測試腔室中，且所述輸出步驟包括輸出到所述多個晶圓。4.根據(jù)權(quán)利要求1所述的方法，其中所述輸出步驟包括輸出對所述晶圓起始裝置應(yīng)力測試序列的信號。5.根據(jù)權(quán)利要求l所述的方法，其中所述信號為測試啟用信號。6.根據(jù)權(quán)利要求4所述的方法，其中所述輸出步驟包括對所述測試起始信號進行編碼。7.根據(jù)權(quán)利要求4所述的方法，其中所述信號包括將電壓提供到所述晶圓上的特定元件的指令。8.根據(jù)權(quán)利要求l所述的方法，其中所述輸出步驟包含在所述腔室中產(chǎn)生RF信號。9.根據(jù)權(quán)利要求1所述的方法，其中所述方法進一步包括在所述腔室中對所述晶圓進行加熱。10.根據(jù)權(quán)利要求1所述的方法，其中所述方法進一步包括在所述晶圓上提供內(nèi)建老化測試電路，所述內(nèi)建老化測試電路耦合到提供在所述晶圓上的裝置。11.一種用于提供內(nèi)建測試工藝的方法，其包含在晶圓上提供內(nèi)建測試電路；和在所述晶圓上提供RF接口，所述RF接口耦合到所述內(nèi)建測試電路。12.根據(jù)權(quán)利要求11所述的方法，其中所述在所述晶圓上提供內(nèi)建測試電路的步驟包括提供功率提取組件和解調(diào)器。13.根據(jù)權(quán)利要求12所述的方法，其中所述功率提取器是全波整流器。14.根據(jù)權(quán)利要求12所述的方法，其中所述解調(diào)器包括與所述內(nèi)建測試電路的接口以向所述內(nèi)建測試電路提供控制信號。15.根據(jù)權(quán)利要求14所述的方法，其中所述解調(diào)器提供啟用控制信號。16.根據(jù)權(quán)利要求14所述的方法，其中所述解調(diào)器對經(jīng)編碼的啟用控制信號進行解碼。17.根據(jù)權(quán)利要求11所述的方法，其中所述提供內(nèi)建測試電路的步驟包括在所述晶圓的測試電路區(qū)域中提供至少一個BIST電路。18.根據(jù)權(quán)利要求11所述的方法，其中所述提供內(nèi)建測試電路的步驟包括在所述晶圓的晶粒區(qū)域中提供至少一個BIST電路。19.根據(jù)權(quán)利要求11所述的方法，其中所述提供內(nèi)建測試電路的步驟包括在所述晶圓的晶粒電路區(qū)域內(nèi)經(jīng)受老化的裝置中提供至少一個BIST電路。20.根據(jù)權(quán)利要求11所述的方法，其中所述方法進一步包括響應(yīng)于提供到所述RF接口的信號而對所述晶圓上至少一個裝置實施老化自測試的步驟。21.根據(jù)權(quán)利要求20所述的方法，其中所述實施老化自測試的步驟包括在至少第一組電壓條件下使裝置的元件承受應(yīng)力。22.根據(jù)權(quán)利要求21所述的方法，其中所述實施老化自測試的步驟包括在至少第二組電壓條件下使所述元件承受應(yīng)力。23.根據(jù)權(quán)利要求11所述的方法，其進一步包括在所述晶圓上提供至少一個天線的步驟。24.根據(jù)權(quán)利要求23所述的方法，其進一步包括在所述晶圓上提供多個天線的步驟。25.根據(jù)權(quán)利要求23所述的方法，其中所述在所述晶圓上提供多個天線的步驟包括為制造于所述晶圓上的晶粒中的每一半導(dǎo)體裝置提供至少一個天線。26.—種半導(dǎo)體晶圓，其包含至少一個內(nèi)建測試控制電路，其耦合到所述晶圓上的裝置；和RF接口，其經(jīng)耦合以向所述BIST電路提供功率和數(shù)據(jù)信號。27.根據(jù)權(quán)利要求26所述的設(shè)備，其中多個裝置提供在所述晶圓中，且其中為所述晶圓上的每一裝置提供內(nèi)建測試控制電路。28.根據(jù)權(quán)利要求27所述的設(shè)備，其中每一測試控制電路均并入到所述裝置中。29.根據(jù)權(quán)利要求27所述的設(shè)備，其中每一測試控制電路均提供在所述晶圓的測試電路區(qū)域中，且通過連接器耦合到所述多個裝置中的'至少一者。30.根據(jù)權(quán)利要求26所述的設(shè)備，其中所述多個裝置提供在所述晶圓上，且其中所述至少一個內(nèi)建測試控制電路提供在所述晶圓的測試電路區(qū)域中，并通過導(dǎo)體連接到至少一個裝置。31.根據(jù)權(quán)利要求26所述的設(shè)備，其進一步包括耦合到所述RF接口的天線。32.根據(jù)權(quán)利要求31所述的設(shè)備，其中多個裝置提供在所述晶圓上，且至少一個天線與所述多個裝置中的每一者相關(guān)聯(lián)。33.根據(jù)權(quán)利要求32所述的設(shè)備，其中所述天線中的至少一者提供在圍繞所述晶粒的劃片線中。34.根據(jù)權(quán)利要求26所述的設(shè)備，其中所述RF接口包括功率整流器。35.根據(jù)權(quán)利要求26所述的設(shè)備，其中所述RF接口包括解調(diào)器。36.根據(jù)權(quán)利要求26所述的設(shè)備，其中每一內(nèi)建測試控制電路均包括至少一個預(yù)界定的應(yīng)力條件。37.根據(jù)權(quán)利要求36所述的設(shè)備，其中每一BIST均包括多個預(yù)界定的應(yīng)力條件。38.根據(jù)權(quán)利要求36所述的設(shè)備，其中所述預(yù)界定的應(yīng)力條件由提供到所述RF接口的數(shù)據(jù)信號啟用。39.—種半導(dǎo)體晶圓，其包括多個晶粒，每一晶粒通過劃片線而分離，所述半導(dǎo)體晶圓包含提供在所述晶圓上的至少一個RF接口電路；至少一個劃片線RF天線，其耦合到所述至少一個RF接口電路；和至少一個老化電壓控制電路，其耦合到所述RF接口。40.根據(jù)權(quán)利要求39所述的晶圓，其中所述RF接口包括功率整流器和解調(diào)器。41.根據(jù)權(quán)利要求40所述的晶圓，其中用于所述BIST電路的功率由所述功率整流器提供。42.根據(jù)權(quán)利要求39所述的晶圓，其中提供多個劃片線天線，一個劃片線天線與所述多個晶粒中的每一者相關(guān)聯(lián)。43.根據(jù)權(quán)利要求42所述的晶圓，其中每一晶粒均包括一裝置，且所述多個劃片線天線中的一者與每一晶粒相關(guān)聯(lián)。44.根據(jù)權(quán)利要求39所述的晶圓，其中晶圓包括多個RF接口，每一RF接口與所述多個劃片線天線中的一者相關(guān)聯(lián)。45.根據(jù)權(quán)利要求44所述的晶圓，其進一步包括多個老化電壓控制電路，每一老化電壓控制電路與所述晶粒中的所述裝置中的一者相關(guān)聯(lián)。46.根據(jù)權(quán)利要求39所述的晶圓，其中每一老化電壓控制電路均包括針對所述晶粒的一個晶粒中相關(guān)聯(lián)裝置的預(yù)界定的應(yīng)力模式。47.—種提供在半導(dǎo)體晶圓晶粒上的內(nèi)建自測試電路，其包含裝置接口，其輸出電壓控制以在裝置的選定組件中引發(fā)應(yīng)力；和RF接口，其包括功率整流器和信號解調(diào)器。48.根據(jù)權(quán)利要求47所述的電路，其中多個晶粒提供在所述晶圓中，且其中針對所述晶圓上的每一晶粒提供內(nèi)建應(yīng)力控制電路。49.根據(jù)權(quán)利要求48所述的電路，其中每一控制電路均并入到所述裝置中。50.根據(jù)權(quán)利要求47所述的電路，其進一步包括耦合到所述RF接口的天線。51.根據(jù)權(quán)利要求50所述的電路，其中所述天線形成在圍繞所述晶粒的劃片線中的一系列金屬層中。52.根據(jù)權(quán)利要求47所述的設(shè)備，其中每一內(nèi)建自測試電路均包括至少一個預(yù)界定的應(yīng)力條件。53.—種用于老化自測試的設(shè)備，其包含測試腔室；傳送機構(gòu)，其位于所述測試腔室中；溫度控制設(shè)備，其位于所述測試腔室中；和RF轉(zhuǎn)發(fā)器，其位于所述腔室中。54.根據(jù)權(quán)利要求53所述的設(shè)備，其進一步包括測試控制器，所述測試控制器耦合到至少所述溫度控制設(shè)備和所述RF轉(zhuǎn)發(fā)器。55.根據(jù)權(quán)利要求54所述的設(shè)備，其中所述測試控制器包括指令，所述指令產(chǎn)生由所述轉(zhuǎn)發(fā)器輸出的RF信號以在所述腔室中提供功率和測試控制信號。56.根據(jù)權(quán)利要求54所述的設(shè)備，其中所述測試控制器包括編碼器，所述編碼器產(chǎn)生由所述轉(zhuǎn)發(fā)器輸出的經(jīng)編碼的測試控制信號。57.—種用于制造半導(dǎo)體裝置的方法，其包含在半導(dǎo)體晶圓上制造多個裝置；通過經(jīng)由RF信號將功率和控制信號耦合到所述晶圓來執(zhí)行對所述裝置中的每一者的內(nèi)建自測試；測試所述裝置；和使所述裝置與所述晶圓分離。58.根據(jù)權(quán)利要求57所述的方法，其中所述執(zhí)行步驟包含以下步驟將所述晶圓提供到老化腔室中；和經(jīng)由無線信號將功率和測試起始信號輸出到晶圓。59.根據(jù)權(quán)利要求58所述的方法，其中所述輸出步驟包括輸出對所述晶圓起始裝置應(yīng)力測試序列的信號。60.根據(jù)權(quán)利要求59所述的方法，其中所述輸出步驟包含在所述腔室中產(chǎn)生RF信號。61.根據(jù)權(quán)利要求57所述的方法，其中所述執(zhí)行步驟包括在所述腔室中對所述晶圓進行加熱。62.—種非易失性存儲器系統(tǒng)，其包含存儲元件陣列與控制電路；BIST電路，其耦合到所述控制電路；和RF接口，其耦合到所述BIST電路。全文摘要本發(fā)明提供一種用于執(zhí)行晶圓級老化的方法和設(shè)備。所述方法包含以下步驟將晶圓(310)提供到老化腔室中；和經(jīng)由無線信號將功率和測試起始信號輸出到晶圓(310)。所述設(shè)備包括測試腔室、位于所述測試腔室中的傳送機構(gòu)、位于所述測試腔室中的溫度控制設(shè)備和位于腔室(410)中的RF轉(zhuǎn)發(fā)器。文檔編號G01R31/28GK101160533SQ200580042001公開日2008年4月9日申請日期2005年12月20日優(yōu)先權(quán)日2004年12月22日發(fā)明者健陳申請人:桑迪士克股份有限公司