專利名稱：：電路模擬方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及預(yù)測MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的測量尺寸(柵長/柵寬)的內(nèi)部尺寸的MOSFET的電氣特性的技術(shù)。
背景技術(shù)：
：在MOS晶體管的電路設(shè)計模擬時，通常，準(zhǔn)備已規(guī)定了多個MOS晶體的溝道長/寬尺寸的模型參數(shù)集，對于在電路設(shè)計中使用的各個晶體管的溝道長/寬尺寸，選擇認(rèn)為是最佳的模型參數(shù)集。然后，用該選擇的模型參數(shù)集進(jìn)行電路模擬(示例見專利文獻(xiàn)1特開平10-65159號公報)。另外，在電路模擬的表格模型(tablemodel)中也同樣測量有限個器件的電氣特性并生成測量值的表格，參照該表格來進(jìn)行計算。在上述的方法中，由于晶片上面積的限制和工序上的完工形狀等，不一定存在與設(shè)計時使用的尺寸相同的測量器件。以上述的專利文獻(xiàn)1為代表，以往通過將模型參數(shù)最優(yōu)化來特別指定較好的模型參數(shù)集。鑒于MOS晶體管的直流電氣特性依賴于溝道長/寬尺寸而變化，為了進(jìn)行更正確的模擬，需要得到與實際器件的尺寸不同尺寸時的電氣特性。因此，在需要尺寸的實際器件不存在時，考慮用與電路模擬模型形狀相關(guān)聯(lián)的預(yù)測來進(jìn)行電氣特性模擬的方法。但是，由已使用的預(yù)測的方法產(chǎn)生的模擬精度，在很大程度上取決于與模型形狀相關(guān)聯(lián)的電氣特性的預(yù)測結(jié)果。由于抽取的參數(shù)的值即使在實測點滿足需要的精度，但在實測點以外的點往往模擬事實上不存在的特性。為了防止這種情況，有必要再增加構(gòu)成最優(yōu)化對象的實測尺寸，并增加電路模擬模型的參數(shù)抽取時的約束條件。另外，即使對于各個尺寸涉及采用實測值的電路模擬的表格模型，為了模擬實測尺寸以外的尺寸，如何從某個實測尺寸的表格數(shù)據(jù)提高預(yù)測精度也是問題。
發(fā)明內(nèi)容本發(fā)明的目的是根據(jù)MOSFET實測尺寸(柵長/柵寬)，高精度地預(yù)測所期望尺寸的MOSFET的電氣特性。在模擬包含多個晶體管的電路的電氣特性的本發(fā)明的方法中，在按照多個尺寸排列多個晶體管的格子狀圖形上，存儲所述多個晶體管中的兩個以上的第一晶體管的電氣特性的測量數(shù)據(jù)。然后，在格子狀圖形中特別指定與所述第一晶體管不同的第二晶體管的位置，如果有鄰接于所述第二晶體管的位置的一個以上的第一晶體管的位置時，則使用該一個以上的位置的第一晶體管的測量數(shù)據(jù)，根據(jù)插補規(guī)則，插補并求出所述第二晶體管的電氣特性。再者，在格子狀圖形中，特別指定與所述第二晶體管不同的另一第二晶體管，如果在鄰接于所述別的第二晶體管的位置的一個以上的位置上，有一個以上的第一晶體管和/或已求出插補數(shù)據(jù)的第二晶體管的位置時，則使用該一個以上的位置的第一晶體管的測量數(shù)據(jù)和/或第二晶體管的插補數(shù)據(jù)，根據(jù)所述插補規(guī)則，插補并求出所述另一第二晶體管的電氣特性。在該方法中，例如，所述多個尺寸是所述晶體管的柵長和柵寬，所述插補規(guī)則是根據(jù)所述晶體管的柵長和柵寬的函數(shù)來規(guī)定的。另外，所述插補規(guī)則是對應(yīng)于所述晶體管的柵電壓，根據(jù)考慮了其閾值電壓的函數(shù)來規(guī)定的。圖1是表示由實施例1的模擬系統(tǒng)結(jié)構(gòu)的方框圖。圖2是表示計算機結(jié)構(gòu)的方框圖。圖3是表示模擬系統(tǒng)的處理流程的流程圖。圖4是具體地表示數(shù)據(jù)插補處理的第一階段的順序圖。圖5是表示為得到規(guī)定的無TEG尺寸的插補值需要的有TEG尺寸的示圖。圖6是說明根據(jù)3個方向的有TEG尺寸的測量值，得到相鄰的無TEG尺寸的插補值的情況的示圖。圖7是說明從所得到的頂點的值生成頂點間的插補值的方法的示圖。圖8是表示使用了表格模型的電路模擬例子的示圖。圖9是說明從多個測量點得到的柵尺寸L/W的函數(shù)g的示圖。具體實施例方式以下，參照本發(fā)明的實施方式。(實施例1)圖1是表示實施例1中的模擬系統(tǒng)10的結(jié)構(gòu)的方框圖。模擬系統(tǒng)10設(shè)有輸入文件2；電路模擬器4；驗證系統(tǒng)6；輸出文件8。模擬系統(tǒng)10在模擬所設(shè)計的氧化膜半導(dǎo)體場效應(yīng)晶體管(MOSFET)電路的電氣特性時使用，主要利用計算機構(gòu)成。亦即，電路模擬器4和驗證系統(tǒng)6用按后述的處理流程進(jìn)行處理的計算機的中央處理器(CPU)來實現(xiàn)。輸入文件2和驗證系統(tǒng)6存儲在計算機的二次存儲裝置(硬盤驅(qū)動器等)上。另外，輸入文件2和輸出文件8各以一個文件示出，但也不一定各以一個文件示出。輸入文件2是由驗證系統(tǒng)6生成的讀入到電路模擬器4的文件的總稱，輸出文件8是由電路模擬器4生成的讀入到驗證系統(tǒng)6的文件的總稱。以下，說明各構(gòu)成要素。電路模擬器4讀入輸入文件2，設(shè)定規(guī)定的條件并進(jìn)行模擬，并輸出結(jié)果作為輸出文件8。這時，電路模擬器4與驗證系統(tǒng)6進(jìn)行通信，例如，電路模擬器4將結(jié)束了處理的內(nèi)容等與驗證系統(tǒng)6聯(lián)絡(luò)。接受了來自電路模擬器4聯(lián)絡(luò)的驗證系統(tǒng)6讀入作為電路模擬器4的輸出結(jié)果的輸出文件，接著由驗證系統(tǒng)6進(jìn)行處理。驗證系統(tǒng)6生成處理結(jié)果作為輸入文件2。例如，電路模擬器4和驗證系統(tǒng)6由圖2所示的計算機100實現(xiàn)。計算機100中設(shè)有控制整個系統(tǒng)的中央處理器(CPU)102；存儲程序和數(shù)據(jù)的ROM104；作為工作區(qū)使用的RAM106；鍵盤108；鼠標(biāo)110；顯示裝置112；軟盤114a的驅(qū)動裝置(FDD)114；作為二次存儲裝置的硬盤裝置(HDD)116；以及在網(wǎng)絡(luò)上連接外部計算機等的通信裝置118。此例中，在硬盤116上存儲了輸入文件2等的文件和模擬、驗證程序。在另一例方法中，電路模擬器4和驗證系統(tǒng)6具體采用作為設(shè)有與計算機100同樣的構(gòu)成部分的另一計算機。用于電路模擬器4的程序和輸入文件2被存儲在一個計算機的硬盤裝置上，用于驗證系統(tǒng)6的驗證程序和輸出文件8被存儲在另一計算機中的硬盤裝置上。下面，參照圖3具體說明模擬系統(tǒng)10(圖1)的處理過程。圖3中，用電路模擬器4所執(zhí)行的電路設(shè)計的模擬對應(yīng)于步驟S201～S208，用驗證系統(tǒng)6所執(zhí)行的驗證對應(yīng)于步驟S209～S210。在該圖中，例如，條件文件21、測量文件29、SPICE參數(shù)24相當(dāng)于輸入文件2(圖1)。以下說明的各步驟的輸出作為輸出文件8的一部分被暫時保存在硬盤驅(qū)動器等的存儲裝置中。首先，電路模擬器4(圖1)讀出記述了進(jìn)行驗證的條件的條件文件21，將規(guī)定在條件文件21上的條件數(shù)據(jù)讀入并存儲在條件構(gòu)造體22中(步驟S201)。條件文件是記述了進(jìn)行驗證的MOS的柵尺寸的生成規(guī)則和偏置條件等的文件(關(guān)于格式化在后文描述)。條件構(gòu)造體22用CPU所需的可參照條件數(shù)據(jù)的數(shù)據(jù)結(jié)構(gòu)構(gòu)筑。然后，用條件構(gòu)造體22和測量數(shù)據(jù)23生成用于驗證的MOS晶體管的溝道長/寬(以下，分別稱為「L」和「W」)，作為各自的插補值L′、W′(步驟S202)。測量數(shù)據(jù)是關(guān)于預(yù)先測量的MOSFET的電氣特性(這里是電流值)所記述的數(shù)據(jù)，構(gòu)成進(jìn)行驗證時的基準(zhǔn)。測量數(shù)據(jù)被輸入到SPICE參數(shù)抽取工具中。關(guān)于插補值L′/W′，參照圖4等在后文描述。已生成的L′、W′被存放在L′/W′構(gòu)造體26中用于模擬。再有，電路模擬器4(圖1)根據(jù)條件構(gòu)造體22和測量數(shù)據(jù)23從測量數(shù)據(jù)中抽取所指定的數(shù)據(jù)(步驟S203)。然后根據(jù)已抽取的實測數(shù)據(jù)和在步驟S202中所生成的插補L′/W′進(jìn)行電流數(shù)據(jù)(Ids)的插補，預(yù)測插補值(步驟S204)。插補時，調(diào)用插補函數(shù)25-1，根據(jù)該函數(shù)進(jìn)行運算。插補函數(shù)25-1是以下說明的式1～5的函數(shù)。插補函數(shù)25-1也可以存放在輸入文件2(圖1)中，也可以由電路模擬器4(圖1)保持。所預(yù)測的插補值被取到L′/W′構(gòu)造體的一部分中。電路模擬器4(圖1)繼而進(jìn)行與步驟S203以后的處理并行的其他處理。也就是，電路模擬器4(圖1)根據(jù)作為模型參數(shù)的SPICE參數(shù)24判別L/W的有效范圍(步驟S205)。所謂SPICE參數(shù)是在表現(xiàn)MOS晶體管等的非線性器件的工作特性的模型所給出的參數(shù)，例如，是物理性的尺寸與晶體管的基本特性值，是進(jìn)行驗證需要的參數(shù)。然后，根據(jù)條件構(gòu)造體22，L′/W′構(gòu)造體，模型參數(shù)文件以及根據(jù)步驟S205的判別結(jié)果選擇對應(yīng)于驗證尺寸的模型等，生成網(wǎng)表(netlist)(步驟S206)。網(wǎng)表是通常存儲在電路模擬器輸入文件(tmp_netlist)上的眾所周知的格式化數(shù)據(jù)。電路模擬器4(圖1)根據(jù)上述的網(wǎng)表執(zhí)行有關(guān)電路的電氣特性的模擬，并輸出電路模擬器輸出文件(步驟S207)。電路模擬器4(圖1)根據(jù)已輸出的電路模擬器輸出文件，將對應(yīng)于構(gòu)成驗證對象的L′/W′的電流值取到L′/W′構(gòu)造體26中(步驟S208)。接著，處理轉(zhuǎn)移到驗證系統(tǒng)6(圖1)。驗證系統(tǒng)6(圖1)根據(jù)L′/W′構(gòu)造體26，在插補值和模擬值之間進(jìn)行誤差的驗證、判定(步驟S209)。在誤差判定時，也可根據(jù)誤差函數(shù)25-2進(jìn)行運算。誤差函數(shù)25-2可存儲在輸入文件2(圖1)上，也可保持在電路模擬器4(圖1)上。然后，將驗證結(jié)果、模擬結(jié)果和插補Ids分別表格化，作為L′/W′的矩陣文件輸出(步驟S210)。以下，說明由步驟S210得到的各表格。對應(yīng)于驗證結(jié)果輸出驗證表格27。在文件驗證表格27上開列出模擬結(jié)果和從測量值求出的與插補值之間的誤差。對應(yīng)于模擬結(jié)果，輸出sim表格28。在sim表格28上示出電路模擬器的模擬結(jié)果。對應(yīng)于插補Ids輸出插補Ids表格29。在插補Ids表格29上記述了從實測值求出的插補Ids值。這三個文件以關(guān)于MOS柵長(L)和柵寬(W)在矩陣上配置的文本形式輸出，作為輸出文件8(圖1)被存儲。表1給出插補值Ids表格29的例子。L[μm]W[μm]下面，更詳細(xì)地說明作為本實施例的主要特征之一的插補數(shù)據(jù)處理(步驟S204)。在本實施例中，根據(jù)存在電流測量值的尺寸的該測量值求出目標(biāo)尺寸(或位置)的電流數(shù)據(jù)(Ids)。為此，進(jìn)行以下的兩階段插補(1)和(2)。具體地說是(1)將TEG看作格子狀時，根據(jù)電流的測量值存在的尺寸的測量值，求出成為模擬對象的電流測量值的內(nèi)部尺寸插補電流值(Ids)。(2)根據(jù)包含實測值和插補值的格子狀排列的數(shù)，求出任意位置的插補值。在本實施例中，利用所謂的TEG(TestElementGroup測試元件組)來說明。所謂TEG，是指在實際的器件的示圖形中測試?yán)щy的場合，為了切出某一部分可對所要觀察的特性或形狀加以評價而設(shè)計的測試圖形。測試實際元件的種種圖形困難時，為了評價目標(biāo)特性和形狀，在半導(dǎo)體元件的一部分上形成作為元件測試圖形的TEG(測試元件組)。在本實施例中，使用了包含種種尺寸的MOS晶體管的TEG。通過測量有關(guān)TEG中的MOS晶體管的電氣特性得到模型參數(shù)集。但是，限于TEG中的MOS晶體管的數(shù)量，在模擬中不能就需要的所有尺寸的MOS晶體管進(jìn)行測量。為此，進(jìn)行步驟S204中的插補處理。圖4是具體地表示數(shù)據(jù)的插補處理的第一階段的順序圖。如圖4所示，確定TEG中的MOS晶體管的尺寸，使其定位在長(L)和寬(W)的2維行列圖形上。在該行列圖形中，長度和寬度沿右方向和上方向增加。插補的可能性在長(L)和寬(W)的行列圖形中決定。如果TEG上不存在的尺寸(無TEG尺寸)處在TEG中存在的兩個位置之間，則進(jìn)行插補(1)。再如果TEG上不存在的尺寸位于鄰接TEG中存在的尺寸(有TEG尺寸)的位置和/或用插補(1)所插補位置的位置上，則進(jìn)行插補(2)。在步驟S204中的插補處理可參照圖4的例子來說明。這里，符號「○」和「●」均為表示晶體管的模型圖形。這樣的模型圖形被保存在上述的計算機的二次存儲裝置(未圖示)中?，F(xiàn)分別加以說明，符號「○」表示將TEG作為格子狀的數(shù)據(jù)排列來看時的測量值不存在的尺寸(以下稱為「無TEG尺寸」)，而符號「●」表示將TEG作為格子狀的數(shù)據(jù)排列來看時的測量值存在的尺寸(以下，稱為「有TEG尺寸」)。參照圖4，首先，在步驟(I)中，設(shè)定格子狀的測量數(shù)據(jù)排列，在L方向和W上指定的各位置上，輸入有TEG尺寸的測量值。如步驟(II)所示，指定被夾在在L方向或W方向有實測值的有TEG尺寸之間的無TEG尺寸(此例中無TEG尺寸為A～D)。然后，如步驟(III所示)，執(zhí)行被指定的無TEG尺寸A～D的插補。這里，參照圖5，說明L方向的插補。圖5是表示為了得到預(yù)定的無TEG尺寸的插補值而需要的有TEG尺寸的示圖。L方向的插補以B和D作為對象。在圖中，僅表示出無TEG尺寸B，以這個無TEG尺寸B為例進(jìn)行說明。首先，將無TEG尺寸B的L/W的尺寸分別設(shè)為Lb/Wb。另外，將有TEG尺寸1的電流值設(shè)為I1，將有TEG尺寸2的電流值設(shè)為I2。根據(jù)式1得到無TEG尺寸B的插補電流值(Ids)。Ids=WcLc×(W2-Wc)×L1W1×I1+(Lb-L1)×L2W2×I2L2-L1]]>無TEG尺寸D也可以同樣得到。另一方面，W方向的插補以無TEG尺寸A和C為對象。在圖中僅示出無TEG尺寸C，以這個無TEG尺寸C為例進(jìn)行說明。將這個無TEG尺寸C的L/W尺寸分別設(shè)為Lc/Wc。另外，將有TEG尺寸3的電流值設(shè)為I3。于是，無TEG尺寸C的插補電流值(Ids)可根據(jù)式2來得到。Ids=WcLc×(W2-Wc)L1W1×I1+(Wc-W1)×L1W2×I3W2-W1]]>無TEG尺寸A也可以同樣得到。再參照圖4，在該步驟(III)中，插補無TEG尺寸A～D的電流值，所插補的TEG尺寸在此之后作為有TEG尺寸對待。圖中，將所插補的有TEG尺寸用剖面線表示。接著，如步驟(IV)所示，將新的有TEG尺寸A～D也包含在內(nèi)，再次在L方向或W方向指定夾在有TEG尺寸間的無TEG尺寸。這里，以無TEG尺寸E作為對象。對于無TEG尺寸E可以在W方向和L方向的任意一個方向上進(jìn)行插補。下面，插補鄰接于3個有TEG尺寸的無TEG尺寸的電流值。為此，在步驟(V)中，指定鄰接于3個有TEG尺寸的無TEG尺寸。這里，以無TEG尺寸F、G、H為對象。然后，如步驟(VI)所示，對這些無TEG尺寸執(zhí)行插補。參照圖6，說明在無TEG尺寸F中電流值(Ids)的插補。圖6是說明根據(jù)3方向的有TEG尺寸的測量值得到鄰接的無TEG尺寸的插補值的情況的示圖。將有TEG尺寸1的電流值設(shè)為I1，有TEG尺寸2的電流值為I2，有TEG尺寸3的電流值為I3。所求的無TEG尺寸F的插補值Ids可按式3得到。Ids=WfIf×I1+L1W2×I3-L2W2×I2L2-L1×(L2-L1)]]>關(guān)于無TEG尺寸G也可以同樣得到。如果插補無TEG尺寸F～H的電流值，則被插補的TEG尺寸此后作為有TEG尺寸F～H對待。再參照圖4，如以上所述，通過步驟(VI)鄰接于3個有TEG尺寸的無TEG尺寸的插補結(jié)束。之后，根據(jù)上述的插補規(guī)則，反復(fù)進(jìn)行步驟(I)～(VI)的處理(步驟(VII))。也就是對夾在兩個有TEG尺寸間的無TEG尺寸和鄰接于3個有TEG尺寸的無TEG尺寸重復(fù)插補。于是，可以得到全部無TEG尺寸的測量值。因此，根據(jù)有TEG尺寸，整個格子的無TEG尺寸經(jīng)插補后，可以作為有TEG尺寸使用。按照圖4說明過的處理，指定了全部的TEG尺寸的電流值。接著，參照圖7，說明怎樣得到將各TEG尺寸作為頂點時的頂點間的插補值。圖7是說明從所得到的頂點的值生成頂點間的插補值的方法的示圖。例如，假定現(xiàn)在想求得圖7所示「■」點的電流值(Ids)。電流值(Ids)如式4所示，用柵長(L)和柵寬(W)并用規(guī)格化的f(L，W)來定義。這個f(L，W)用式5定義。在式5中，用L/W規(guī)格化包圍構(gòu)成需要電流值的「■」的點的TEG的尺寸的測量值或插補值Ids，使用該結(jié)果得到的值(f0、f1、f2、f3)。Ids(sat)=WLf(L,W)]]>[式5]f(L,W)=(W-W1){(L1-L)f0+(L-L0)f1(L-L0)+(L1-L)}(W2-W){(L1-L)f2+(L-L0)f3(L-L0)+(L1-L)}(W-W1)+(W2-W)]]>如式4所示，通過在這個f上乘上W/L，得到「■」的點的電流(Ids)。但在這種場合，假定在用TEG包圍的區(qū)域中，f相對于L，W線性變化。如上所述，依據(jù)本實施例，可以通過插補預(yù)測無TEG尺寸的器件的電氣特性(在本例中是電流值)。因而，在TEG設(shè)計時，在需要多種器件尺寸變化的場合，可實現(xiàn)回避占用芯片面積等的設(shè)計。另外，在預(yù)測精度不成問題的情況下可以快速獲得所要的值。另外，由于在插補值和模擬值之間進(jìn)行誤差的驗證、判定，可以確認(rèn)不存在模擬值的異常。這種確認(rèn)可以通過用計算機處理實現(xiàn)自動化。因而，在抽取電路模擬模型的參數(shù)時，可以考察TEG中無尺寸的器件上的電流特性的變化。并且，按上述順序得到的頂點和頂點間的插補值作為實測值處理，可以抽取電路模擬模型的參數(shù)。對于電路設(shè)計中使用的各個晶體管的溝道長/寬尺寸，這意味著可以得到其溝道長/寬尺寸的模型參數(shù)集。由于可以抽取已預(yù)測的參數(shù)直至TEG中的內(nèi)尺寸的區(qū)域，擬合參數(shù)(fittingparameter)的確定變得容易，同時可以防止參數(shù)的計算值取異常值。在進(jìn)行局部裝箱(localbinning)時，例如，通過在箱(bin)的頂點不足時設(shè)置假想測量點，對于具有對各參數(shù)的尺寸依賴性的參數(shù)，完全可以得到計算值。(實施例2)在電路模擬中，可以不使用解析模型而參照事先已測量特性的表格進(jìn)行模擬。使用這樣的表格的電路模擬模型稱為表格模型。模擬表格尺寸以外的尺寸時，可以用實施例1的方法從首先輸入的多個表格數(shù)據(jù)預(yù)測電流值。圖8是表示用表格模型的電路模擬的例子。圖中，用在(L1，W1)中帶剖面線的矩形表示構(gòu)成模擬對象的尺寸。首先，準(zhǔn)備用多個尺寸測得的電流值。這個「測得的電流值」也可包含用實施例1中說過的插補方法得到的插補值。使用這些值，按照式5的插補方式計算在對象尺寸位置上的電流值。在圖中，在得到位置(L，W)＝(L1，W1)上的電氣特性時，從其周圍4個尺寸(圖8中的尺寸1～4)的數(shù)據(jù)預(yù)測(插補)(L1，W1)的數(shù)據(jù)。為了得到目標(biāo)尺寸的數(shù)據(jù)，通過從多個尺寸數(shù)據(jù)的表格預(yù)測，可以提高計算值的精度，在本實施例中，不通過對多個尺寸的測量表格加以指定來進(jìn)行模擬，而通過準(zhǔn)備構(gòu)成實施例1中提及的尺寸矩陣的表格集(tableset)，這樣也可以得到從該表格集計算的尺寸的電流值作為插補值。這時，如實施例1所述，在表格集編制時補充欠缺的頂點。于是，不必如以往那樣個別地模型指定MOSFET，模擬器可以選擇對應(yīng)于各器件尺寸的MOSFET的特性數(shù)據(jù)。另外，如果用這個方法，可以在響應(yīng)曲面上從少數(shù)數(shù)據(jù)預(yù)測任意尺寸的數(shù)據(jù)來進(jìn)行模擬。圖9是說明從多個測量點得到柵尺寸L/W的函數(shù)g的示圖。這樣的函數(shù)g被定義為g＝f(L，W)。按照函數(shù)g，可以得到在目標(biāo)尺寸(L1，W1)上的值。通過定義L-W平面的多次曲面上的函數(shù)g，可以使測量的尺寸減少。另外，因為通過從多個測量值確定曲面，可以使對測量中的誤差和器件特性的偏差對插補值的影響減少。并且，通過在定義L-W平面的多次曲面上的函數(shù)g后抽取參數(shù)，可使抽取參數(shù)的測量誤差和器件特性中的偏差含量減少。以上，說明了本發(fā)明的實施例1和2。在上述實施例1的說明中，在插補值生成時利用式1～5。但是，通過變更這些公式可以進(jìn)一步提高插補精度(預(yù)測精度)。以下說明利用實測值提高所得到的插補值精度的例子。由于MOSFET的柵電壓Vth依賴于MOSFET的形狀，用各尺寸修正目標(biāo)柵電壓并選擇構(gòu)成基礎(chǔ)的數(shù)據(jù)。從預(yù)先測量的尺寸的表格計算閾值電壓，并以從具有最大柵寬和最大柵長的器件(或者將構(gòu)成插補基礎(chǔ)的數(shù)據(jù)群中的一個作為參照器件時的那個參照器件)的閾值中扣除偏移量后的修正柵電壓Vgs′下的電流值作為基礎(chǔ)進(jìn)行插補。插補后，將該值作為用修正前的柵電壓下的電流值存入表格。下面，用簡易的計算模型來加以說明。MOSFET的漏極電流在線性區(qū)域用式6所示的公式定義，在飽和區(qū)域用式7所示的公式定義。在這些公式中，修正前的柵電壓表示為“Vgs”。Ids=μnCaxWL(Vgs-Vth-Vds/2)·Vds]]>[式7]Ids=μnCax2WL(Vgs-Vth)2]]>由于閾值電壓Vth是依賴于形狀的值，將該項從Vgs偏移從預(yù)先參照器件偏移的份額Vth。其結(jié)果，柵電壓為Vgs-Vth＝Vgs′。從該Vgs′相等的值之間進(jìn)行插補，可以消除Vth所包含的影響L依賴性插補的誤差，得到所期待的Ids插補值。也就是通過變更插補函數(shù)可以得到比用物理方式可靠性高的插補值。不用說，在模擬系統(tǒng)10(圖1、圖3)中，可以用這個插補值來進(jìn)行驗證和判定。通過在L-W平面的多次曲面上定義多個插補值，可以使測量的尺寸減少。并且，因為由多個測量值確定曲面，可以減少測量中的誤差和器件特性的偏差對插補值的影響。于是，可以使由對模擬值的實測的測量誤差和偏差產(chǎn)生的對驗證的誤認(rèn)因素減少。至此為止的說明中，是以MOSFET的電流值，亦即漏極電流為例說明的。但是，如果是用電路模擬可計算的特性，即使是漏極電流以外，也可進(jìn)行測量數(shù)據(jù)的插補來預(yù)測該值。例如，也可以用閾值電壓代替電流值進(jìn)行插補。即使在用漏極電流以外的參數(shù)值的情況下，得到插補值后，也能構(gòu)筑與使用該插補值的模擬系統(tǒng)10(圖1)同樣的系統(tǒng)來驗證和判定(圖1，圖3)。另外，也可以使用實施例1中說明過的參數(shù)的抽取，實施例2中說明過的表格模型的電路模擬。因此，可以得到與用實施例說明過的效果相同的效果。還有，通過組合上述的變形例，可以提高預(yù)測精度，進(jìn)一步提高驗證的正確性與可靠性。依據(jù)本發(fā)明，根據(jù)對一部分晶體管已測量的電氣特性數(shù)據(jù)，插補沒有測量的晶體管的電氣特性，利用插補后數(shù)據(jù)和測量數(shù)據(jù)這二者至少其中之一來插補并輸出任意位置的電氣特性數(shù)據(jù)。由于可以預(yù)測電氣特征未被測量的晶體管的電氣特性，可以避免在設(shè)計時需要多種器件尺寸變化時芯片面積的占用等。權(quán)利要求1.一種對包含多個晶體管的電路的電氣特性進(jìn)行模擬的電路模擬方法，包括如下步驟將多個晶體管根據(jù)多個尺寸排列成的格子狀圖形中，存放所述多個晶體管中的兩個以上的第一個晶體管電氣特性的測量數(shù)據(jù)；在格子狀圖形中指定與所述第一晶體管不同的第二晶體管的位置，如果有鄰接于所述第二晶體管的位置的一個以上的第一晶體管的位置時，則使用該一個以上的位置的第一晶體管的測量數(shù)據(jù)，根據(jù)插補規(guī)則，插補并求出所述第二晶體管的電氣特性；再在格子狀圖形中指定與所述第二晶體管不同的另一第二晶體管，如果在鄰接于所述另一第二晶體管的位置上，有一個以上的第二晶體管和/或已經(jīng)求出插補數(shù)據(jù)的第二晶體管的位置時，則使用該一個以上的位置的第一晶體管的測量數(shù)據(jù)和/或第二晶體管的插補數(shù)據(jù)，根據(jù)插補規(guī)則，插補并求出所述另一第二晶體管的電氣特性。2.如權(quán)利要求1所述的電路模擬方法，其特征在于所述多個尺寸是所述晶體管的柵長和柵寬，所述插補規(guī)則根據(jù)所述晶體管的柵長和柵寬的函數(shù)加以規(guī)定。3.如權(quán)利要求1所述的電路模擬方法，其特征在于所述插補規(guī)則對應(yīng)于所述晶體管的柵電壓根據(jù)考慮了其閾值電壓的函數(shù)加以規(guī)定。全文摘要在多晶體管電路的電氣特性模擬中，在根據(jù)多個尺寸排列多個晶體管形成的格子狀圖形中，存放所述多個晶體管中兩個以上第一晶體管的電氣特性測量數(shù)據(jù)。在格子狀圖形中指定與第一晶體管不同的第二晶體管位置，若有鄰接于第二晶體管位置的一個以上第一晶體管位置時，用該一個以上位置的第一晶體管的測量數(shù)據(jù)按插補規(guī)則插補并求出第二晶體管的電氣特性。再在格子狀圖形中指定與第二晶體管不同的另一第二晶體管，若在鄰接于另一第二晶體管位置的一個以上位置上，有一個以上第一晶體管和/或已求出插補數(shù)據(jù)的第二晶體管位置時，用該一個以上位置的第一晶體管測量數(shù)據(jù)和/或第二晶體管插補數(shù)據(jù)按所述插補規(guī)則插補并求出另一第二晶體管的電氣特性。文檔編號G01R31/26GK1530664SQ200310124469公開日2004年9月22日申請日期2003年12月24日優(yōu)先權(quán)日2003年3月11日發(fā)明者木寺真琴申請人:株式會社瑞薩科技