一種基于五層soi硅片的mems單片集成結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于微電子機(jī)械系統(tǒng)微加工技術(shù)領(lǐng)域，特別涉及一種五層絕緣體上的石圭(Silicon on insulator，SOI)微電子機(jī)械系統(tǒng)(Micro-electromechanical Systems,MEMS)的單片集成結(jié)構(gòu)。
【背景技術(shù)】
[0002]近幾年，MEMS技術(shù)得到了快速的發(fā)展，在很多領(lǐng)域都具有廣闊的應(yīng)用空間。將MEMS結(jié)構(gòu)與驅(qū)動(dòng)、檢測(cè)、信號(hào)處理電路集成在一塊芯片上能夠減小信號(hào)傳輸損耗，降低電路噪聲，抑制電路寄生電容的干擾，能夠?qū)崿F(xiàn)高信噪比，提高測(cè)量精度，也能有效減小功耗和體積。國外采用表面工藝已經(jīng)成功將電路與MEMS結(jié)構(gòu)集成到單芯片上，但表面工藝質(zhì)量塊厚度小，薄膜應(yīng)力大、犧牲層結(jié)構(gòu)釋放困難，很難滿足高性能慣性傳感器的要求。體硅MEMS工藝質(zhì)量塊大，結(jié)構(gòu)深寬比高，能夠?qū)崿F(xiàn)高性能的MEMS傳感器，但體娃MEMS工藝與CMOS工藝集成困難，國際上尚沒有成熟的體娃MEMS與電路的單芯片集成方案。
[0003]專利申請(qǐng)?zhí)枮?200410049792.8的專利“一種將CMOS電路與體娃MEMS單片集成的方法”，在采用Post-CMOS技術(shù)的同時(shí)又采用了體硅MEMS工藝，能制作出較大的質(zhì)量塊和高的結(jié)構(gòu)深寬比，而且可以采用單晶硅作為MEMS結(jié)構(gòu)材料，減少了結(jié)構(gòu)中的應(yīng)力問題，增加了電容式傳感器的慣性質(zhì)量和檢測(cè)電容，從而提高了MEMS傳感器的靈敏度，對(duì)MEMS集成的發(fā)展和產(chǎn)業(yè)化具有重要的意義。但是采用上述方法，MEMS結(jié)構(gòu)跟電路的隔離比較困難，且MEMS結(jié)構(gòu)區(qū)厚度均勻性很難控制。
[0004]專利申請(qǐng)?zhí)枮?01210110743.5的專利“一種SOI MEMS單片集成結(jié)構(gòu)”，該方法同樣采用Post-CMOS技術(shù)和體娃MEMS工藝，能制作出較大的質(zhì)量塊和高的結(jié)構(gòu)深寬比，但是該方法MEMS結(jié)構(gòu)跟電路采用空氣隔離槽進(jìn)行電氣隔離，隔離槽的加工也比較困難。
[0005]以上兩種方法所制作的電路跟采用普通單晶硅片制作的電路相同，不能利用S0I材料在電路中的抗輻射、低功耗、耐高溫等優(yōu)點(diǎn)。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)的不足，本實(shí)用新型的目的是提供一種一種基于五層S0I硅片的MEMS單片集成結(jié)構(gòu)滿足了高性能慣性MEMS傳感器的要求。
[0007]一種基于五層S0I硅片的MEMS單片集成結(jié)構(gòu)，所述五層S0I硅片包括電路層、結(jié)構(gòu)層、襯底層、位于電路層和結(jié)構(gòu)層之間的第二絕緣層以及位于結(jié)構(gòu)層和襯底層之間的第一絕緣層，其特征在于，所述集成結(jié)構(gòu)包括:
[0008]在S0I硅片電路層上采用標(biāo)準(zhǔn)的SOICMOS工藝制作的集成電路；
[0009]在S0I硅片電路層上淀積的鈍化層；
[0010]在S0I硅片襯底層表面光刻形成掩膜并且S0I硅片襯底層后暴露出的S0I硅片中的第一絕緣層；
[0011 ]刻蝕SOI硅片電路層的硅暴露出的第二絕緣層和結(jié)構(gòu)層
[0012]在SOI硅片電路層表面以及暴露出的結(jié)構(gòu)層表面光刻，濺射鈦層和鋁層，光刻腐蝕得到MEMS結(jié)構(gòu)區(qū)與集成電路之間的金屬連線；
[0013]在SOI硅片電路層表面以及暴露出的結(jié)構(gòu)層表面光刻，定義MEMS結(jié)構(gòu)圖形，采用DRIE各向異性刻蝕，刻蝕結(jié)構(gòu)層得到的MEMS結(jié)構(gòu)。
[0014]優(yōu)選地，所述第二絕緣層和第一絕緣層中包含二氧化硅。
[0015]本實(shí)用新型的技術(shù)方案具有以下有益效果:
[0016]本實(shí)用新型提出的一種基于五層SOI硅片的MEMS單片集成結(jié)構(gòu)，綜合了表面Post-CM0S和體娃MEMS加工的優(yōu)點(diǎn)，在采用Post-CMOS技術(shù)的同時(shí)又采用了體娃MEMS工藝，能制作出較大的質(zhì)量塊和高的結(jié)構(gòu)深寬比，而且可以采用單晶硅作為MEMS結(jié)構(gòu)材料，減少了結(jié)構(gòu)中的應(yīng)力問題，增加了電容式傳感器的慣性質(zhì)量和檢測(cè)電容，從而提高了 MEMS傳感器的靈敏度;利用絕緣層作為刻蝕自停止層，能克服現(xiàn)有技術(shù)MEMS結(jié)構(gòu)區(qū)厚度均勻性難控制的缺點(diǎn)，使得MEMS結(jié)構(gòu)區(qū)厚度均與性好;利用兩層之間的絕緣層，方便電路區(qū)跟MEMS結(jié)構(gòu)區(qū)的電氣隔離;利用單獨(dú)的一層制作電路，該層的結(jié)構(gòu)參數(shù)能夠滿足SOI CMOS集成電路的制作要求，從而能夠利用S0I材料在電路中的抗輻射、低功耗、耐高溫等優(yōu)點(diǎn)?？傊?，利用該技術(shù)可以克服當(dāng)前MEMS單片集成技術(shù)中電路跟MEMS結(jié)構(gòu)電氣隔離的困難，可以利用S0I材料在電路中抗輻射、耐高溫等優(yōu)點(diǎn)，且能夠采用體硅工藝，得到厚的單晶硅結(jié)構(gòu)層，滿足高性能慣性MEMS傳感器的要求。
【附圖說明】
[0017]下面通過附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
[0018]圖1為本實(shí)用新型一種基于五層S0I的MEMS單片集成結(jié)構(gòu)中所采用的五層S0I材料的縱向結(jié)構(gòu)示意圖；
[0019]圖2a_2f為本實(shí)用新型的加工流程示意圖。
[0020]附圖標(biāo)記說明:1_電路層2-第二絕緣層3-結(jié)構(gòu)層4-第一絕緣層5-襯底層6_集成電路7-鈍化層8-金屬連線9-MEMS結(jié)構(gòu)。
【具體實(shí)施方式】
[0021]為了清楚了解本實(shí)用新型的技術(shù)方案，將在下面的描述中提出其詳細(xì)的結(jié)構(gòu)。顯然，本實(shí)用新型實(shí)施例的具體施行并不足限于本領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本實(shí)用新型的優(yōu)選實(shí)施例詳細(xì)描述如下，除詳細(xì)描述的這些實(shí)施例外，還可以具有其他實(shí)施方式。
[0022]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步詳細(xì)說明。
[0023]本實(shí)施例所采用的材料為五層S0I硅片，電路層1厚度200nm，N型硅，電阻率5?8 Ω /cm；電路層1跟結(jié)構(gòu)層3之間的絕緣層2厚度500nm;結(jié)構(gòu)層厚度60μηι，電阻率0.01?0.1 Ω /cm，〈110>晶向；結(jié)構(gòu)層3跟襯底層5之間的絕緣層4厚度Ιμπι;襯底層4厚度300微米，N型硅。
[0024]該單片集成結(jié)構(gòu)，其結(jié)構(gòu)制作過程如下:
[0025](1)利用五層S0I硅片，在硅片電路層上采用標(biāo)準(zhǔn)的SOI CMOS工藝完成集成電路6的制作(如圖2a所示)；
[0026](2)淀積鈍化層7保護(hù)集成電路6部分，去掉MEMS結(jié)構(gòu)區(qū)域的鈍化層7(如圖2b所示)；
[0027](3)在五層SOI硅片襯底層5表面光刻形成掩膜，刻蝕襯底層硅，直至暴露出SOI硅片中的絕緣層4，并刻蝕掉暴露出來的絕緣層4(如圖2c所示)；
[0028](4)在SOI硅片電路層1表面上光刻，刻蝕電路層1的硅以及暴露出的絕緣層2，暴露出結(jié)構(gòu)層3，得到MEMS結(jié)構(gòu)區(qū)(如圖2d所示)；
[0029](5)制作集成電路6與MEMS結(jié)構(gòu)9之間的金屬連線(如圖2e所示):
[0030](a)濺射500 A鈦和8000 A鋁；
[0031](b)光刻定義出金屬連線圖形；
[0032](c)RIE(反應(yīng)離子刻蝕)刻蝕或濕法腐蝕8000 A鋁和500 A鈦，去掉光刻膠，得到集成電路6與MEMS結(jié)構(gòu)9之間的金屬連線8 ；
[0033](6)在五層SOI硅片電路層1表面以及暴露出的結(jié)構(gòu)層3表面光刻，定義MEMS結(jié)構(gòu)圖形，采用DRIE各向異性刻蝕，刻蝕結(jié)構(gòu)層3，得到MEMS結(jié)構(gòu)9(如圖2f所示)；
[0034](7)裂片、封裝、測(cè)試。
[0035]步驟S1中的五層SOI硅片包括電路層1、結(jié)構(gòu)層3、襯底層5、位于電路層1和結(jié)構(gòu)層3之間的第二絕緣層2以及位于結(jié)構(gòu)層3和襯底層5之間的第一絕緣層4，且電路層1中單晶硅層較薄，用于制作SOI CMOS集成電路;第二絕緣層2和第一絕緣層4中包含二氧化硅。
[0036]上述實(shí)施例中，原始材料采用五層S0I硅片，硅片各層參數(shù)可以根據(jù)需要調(diào)整。濺射鈦和鋁的厚度也可以根據(jù)需要調(diào)整。
[0037]本實(shí)用新型提出的一種基于五層S0I硅片的MEMS單片集成結(jié)構(gòu)，綜合了表面Post-CM0S和體娃MEMS加工的優(yōu)點(diǎn)，在采用Post-CMOS技術(shù)的同時(shí)又采用了體娃MEMS工藝，能制作出較大的質(zhì)量塊和高的結(jié)構(gòu)深寬比，而且可以采用單晶硅作為MEMS結(jié)構(gòu)材料，減少了結(jié)構(gòu)中的應(yīng)力問題，增加了電容式傳感器的慣性質(zhì)量和檢測(cè)電容，從而提高了 MEMS傳感器的靈敏度;利用絕緣層作為刻蝕自停止層，能克服現(xiàn)有技術(shù)MEMS結(jié)構(gòu)區(qū)厚度均勻性難控制的缺點(diǎn)，使得MEMS結(jié)構(gòu)區(qū)厚度均與性好;利用兩層之間的絕緣層，方便電路區(qū)跟MEMS結(jié)構(gòu)區(qū)的電氣隔離;利用單獨(dú)的一層制作電路，該層的結(jié)構(gòu)參數(shù)能夠滿足SOI CMOS集成電路的制作要求，從而能夠利用S0I材料在電路中的抗輻射、低功耗、耐高溫等優(yōu)點(diǎn)。總之，利用該技術(shù)可以克服當(dāng)前MEMS單片集成技術(shù)中電路跟MEMS結(jié)構(gòu)電氣隔離的困難，可以利用S0I材料在電路中抗輻射、耐高溫等優(yōu)點(diǎn)，且能夠采用體硅工藝，得到厚的單晶硅結(jié)構(gòu)層，滿足高性能慣性MEMS傳感器的要求。
[0038]最后應(yīng)當(dāng)說明的是:以上實(shí)施例僅用以說明本實(shí)用新型的技術(shù)方案而非對(duì)其限制，盡管參照上述實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)的說明，所屬領(lǐng)域的普通技術(shù)人員依然可以對(duì)本實(shí)用新型的【具體實(shí)施方式】進(jìn)行修改或者等同替換，這些未脫離本實(shí)用新型精神和范圍的任何修改或者等同替換，均在申請(qǐng)待批的權(quán)利要求保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于五層SOI硅片的MEMS單片集成結(jié)構(gòu)，所述五層SOI硅片包括電路層(1)、結(jié)構(gòu)層(3)、襯底層(5)、位于電路層(1)和結(jié)構(gòu)層(3)之間的第二絕緣層(2)以及位于結(jié)構(gòu)層(3)和襯底層(5)之間的第一絕緣層(4)，其特征在于，所述集成結(jié)構(gòu)包括: 在SOI硅片電路層(1)上采用標(biāo)準(zhǔn)的SOI CMOS工藝制作的集成電路(6); 在SOI硅片電路層(1)上淀積的鈍化層(7); 在SOI硅片襯底層(5)表面光刻形成掩膜并且SOI硅片襯底層(5)后暴露出的SOI硅片中的第一絕緣層(4); 刻蝕SOI硅片電路層(1)的硅暴露出的第二絕緣層(2 )和結(jié)構(gòu)層(3 ) 在SOI硅片電路層(1)表面以及暴露出的結(jié)構(gòu)層(3)表面光刻，濺射鈦層和鋁層，光刻腐蝕得到MEMS結(jié)構(gòu)區(qū)與集成電路之間的金屬連線(8); 在SOI硅片電路層(1)表面以及暴露出的結(jié)構(gòu)層(3 )表面光刻，定義MEMS結(jié)構(gòu)圖形，采用DRIE各向異性刻蝕，刻蝕結(jié)構(gòu)層(3)得到的MEMS結(jié)構(gòu)(9)。2.根據(jù)權(quán)利1所述的基于五層SOI硅片的MEMS單片集成結(jié)構(gòu)，其特征在于，所述第二絕緣層(2)和第一絕緣層(4)包含二氧化硅。
【專利摘要】本實(shí)用新型公開了一種基于五層SOI的MEMS單片集成結(jié)構(gòu)，包括：在硅片上采用標(biāo)準(zhǔn)的SOI？CMOS工藝完成集成電路部分的制作；在硅片上淀積鈍化層保護(hù)集成電路部分；在硅片背面光刻，刻蝕背面硅至絕緣層，并刻蝕暴露出的絕緣層；在硅片正面光刻，刻蝕掉MEMS結(jié)構(gòu)區(qū)上面的硅以及絕緣層，暴露出結(jié)構(gòu)層；在硅片正面濺射鈦層和鋁層，光刻腐蝕得到MEMS結(jié)構(gòu)與集成電路之間的金屬連線；在硅片正面光刻，刻蝕得到MEMS結(jié)構(gòu)；裂片、封裝、測(cè)試。采用本實(shí)用新型的方法，能夠克服當(dāng)前MEMS單片集成技術(shù)中集成電路跟MEMS結(jié)構(gòu)電氣隔離的困難，且能夠采用體硅工藝，得到厚的單晶硅結(jié)構(gòu)層，滿足高性能慣性MEMS傳感器的要求。
【IPC分類】B81B7/00, B81C1/00, B81B7/02
【公開號(hào)】CN205115036
【申請(qǐng)?zhí)枴緾N201520899037
【發(fā)明人】張照云, 唐彬, 蘇偉, 陳穎慧, 彭勃, 高揚(yáng), 熊壯
【申請(qǐng)人】中國工程物理研究院電子工程研究所
【公開日】2016年3月30日
【申請(qǐng)日】2015年11月12日