邊緣上并可連接到例如惠斯登橋配置中的彼此。壓力的施加可引起膜的偏轉(zhuǎn)，其可生成橋的偏移電壓中的變化。通過使用合適的電子電路(例如感測電路)檢測電壓變化，可以是可能的是，導(dǎo)出期望的壓力信息。
[0058]電容性傳感器的操作可基于容量的改變，即當(dāng)施加的壓力變化時(shí)基于兩電極之間的距離改變修改容量的能力。例如電容性傳感器的第一電極或背側(cè)電極可以是半導(dǎo)體器件上或半導(dǎo)體器件上方的腔或金屬化層的面積中的半導(dǎo)體器件。第二或前側(cè)電極可以是膜層本身或膜層的背側(cè)上(即膜層面向腔的的一側(cè)上)的金屬化層。壓力的施加可引起第一和第二電極之間距離中的變化，其可生成容量中的變化。通過使用合適的電子電路(例如感測電路)檢測容量變化，可以是可能的是，導(dǎo)出期望的壓力信息。
[0059]半導(dǎo)體器件300可包括一個(gè)或多個(gè)附加特征，所述附加特征對應(yīng)于上述概念或一個(gè)或多個(gè)實(shí)施例。
[0060]圖4示出根據(jù)另外的示例的半導(dǎo)體器件400的截面示意圖。在結(jié)合圖4所示的示例中，半導(dǎo)體器件400包括半導(dǎo)體襯底420。半導(dǎo)體器件400包括膜結(jié)構(gòu)430。半導(dǎo)體器件400包括布置在半導(dǎo)體襯底420的至少一部分和膜結(jié)構(gòu)430之間的腔410。膜結(jié)構(gòu)430例如可包括在膜結(jié)構(gòu)430的第一橫向摻雜區(qū)域450和膜結(jié)構(gòu)430的第二橫向摻雜區(qū)域460之間的pn結(jié)455。
[0061]附加地，膜結(jié)構(gòu)430可包括淺溝槽隔離蜿蜒結(jié)構(gòu)，其橫向分離電測試結(jié)構(gòu)的兩個(gè)導(dǎo)電梳狀結(jié)構(gòu)?？商鎿Q地，膜結(jié)構(gòu)430可包括至少兩個(gè)淺溝槽隔離梳狀結(jié)構(gòu)，其通過電測試結(jié)構(gòu)的導(dǎo)電蜿蜒結(jié)構(gòu)而被橫向分離。電測試結(jié)構(gòu)可與膜結(jié)構(gòu)430的膜層絕緣。以這樣的方式，導(dǎo)電結(jié)構(gòu)可被集成到膜結(jié)構(gòu)430，如果損壞發(fā)生，由于電特性(例如漏電流、電阻或擊穿電壓)的改變，膜結(jié)構(gòu)430能夠檢測膜結(jié)構(gòu)430的一部分或整體膜結(jié)構(gòu)430的損壞。
[0062]可替換地，P摻雜的區(qū)域例如可被布置在η摻雜的區(qū)域上方或反之亦然，并且淺溝槽隔離(STI)蜿蜒或梳狀結(jié)構(gòu)470可形成穿過第一摻雜區(qū)域到達(dá)第二摻雜區(qū)域中的溝槽。P摻雜區(qū)域和/或η摻雜區(qū)域(例如通過淺溝槽隔離蜿蜒結(jié)構(gòu)劃分的摻雜區(qū)域)可形成電測試結(jié)構(gòu)。
[0063]缺陷檢測電路440可連接到第一橫向摻雜區(qū)域450和第二橫向摻雜區(qū)域460。缺陷檢測電路440可檢測第一橫向摻雜區(qū)域450和第二橫向摻雜區(qū)域460之間的漏電流的增加或貫穿電壓的降低。膜結(jié)構(gòu)430的第一橫向摻雜區(qū)域450和膜結(jié)構(gòu)430的第二橫向摻雜區(qū)域460例如可形成平面二極管。
[0064]膜結(jié)構(gòu)430可包括淺溝槽隔離(STI)蜿蜒結(jié)構(gòu)470。STI蜿蜒結(jié)構(gòu)例如可包括用于在集成電路中的電分離或分開的氧化物隔離溝槽以便避免例如各種器件之間的寄生泄漏路徑。與通?？捎糜诰哂锌杀容^的空間占用面積(footprint)的給定集成電路器件相比，形成為“梳狀晶體管”或蜿蜒結(jié)構(gòu)的凹進(jìn)STI針對寬晶體管產(chǎn)出增加的驅(qū)動(dòng)電流(1n)。
[0065]半導(dǎo)體器件400可包括對應(yīng)于上述概念或一個(gè)或多個(gè)實(shí)施例的一個(gè)或多個(gè)附加特征。
[0066]圖5a示出根據(jù)示例的半導(dǎo)體器件500的截面示意圖。半導(dǎo)體器件500包括半導(dǎo)體襯底520。半導(dǎo)體器件500包括膜結(jié)構(gòu)530。半導(dǎo)體器件500包括布置在半導(dǎo)體襯底520的至少一部分和膜結(jié)構(gòu)530之間的腔510。在圖5a和5b所示的示例中，膜結(jié)構(gòu)530包括夾在上部膜層531和下部膜層532之間的介電隔離層533，從而表示電測試結(jié)構(gòu)。
[0067]而且，缺陷檢測電路540可連接到上部膜層531和下部膜層532。缺陷檢測電路540例如可檢測上部膜層531和下部膜層532之間的漏電流的增加或貫穿電壓的降低。
[0068]當(dāng)在膜結(jié)構(gòu)530中，例如在上部膜層531和/或下部膜層532中出現(xiàn)裂縫時(shí)，在上部膜層531和下部膜層532之間的漏電流的增加或貫穿電壓的降低可通過缺陷檢測電路540來檢測。在上部膜層531和下部膜層532之間的漏電流的增加或貫穿電壓的降低例如可指示在膜結(jié)構(gòu)530中或至少在膜結(jié)構(gòu)530的一部分中的裂縫。
[0069]半導(dǎo)體器件500可包括對應(yīng)于上述概念或一個(gè)或多個(gè)上述實(shí)施例的一個(gè)或多個(gè)附加的特征。
[0070]圖5b更詳細(xì)示出圖5a的膜結(jié)構(gòu)530的截面。膜結(jié)構(gòu)530包括上部膜層531和下部膜層532。膜結(jié)構(gòu)530包括夾在上部膜層531和下部膜層532之間的介電隔離層533。上部膜層531和下部膜層532連接到缺陷檢測電路540。膜結(jié)構(gòu)530例如可包括氮化物層550。
[0071]氮化物層550例如可由氮化硅層制成或至少部分地由氮化硅層構(gòu)成，并且可面向腔510。氮化物層550例如可減少上面多晶硅層上的應(yīng)力。可替換地，層550還可由氧化硅層制成或至少部分地由氧化硅層構(gòu)成?？蛇x地，氮化物層500或氧化物層可被布置在膜結(jié)構(gòu)的僅一側(cè)處或兩側(cè)處，以用于提供對膜結(jié)構(gòu)的鈍化或保護(hù)。
[0072]包括上部膜層531、下部膜層532和介電隔離層533的膜結(jié)構(gòu)530例如可具有總共200到400nm的厚度，例如在250和350nm之間，例如300nm。上部膜層例如可由鋁(Al)、銅(Cu)或多晶硅制成或至少部分地由鋁(Al)、銅(Cu)或多晶硅構(gòu)成。下部膜例如可由鋁(Al)、銅(Cu)或多晶硅制成或至少部分地由鋁(Al)、銅(Cu)或多晶硅構(gòu)成。上部膜層和下部膜層例如可由相同材料制造出?？商鎿Q地，上部膜層和下部膜層例如可由不同材料制造出。介電隔離層533例如可由二氧化硅(Si02)或氮化硅(SiN)制成或至少部分地由二氧化硅(Si02)或氮化硅(SiN)構(gòu)成。
[0073]圖6示出檢測微機(jī)電器件的損壞的方法的流程圖600，微機(jī)電器件包括可移動(dòng)結(jié)構(gòu)。該可移動(dòng)結(jié)構(gòu)包括改變電特性的測試結(jié)構(gòu)(例如，如果可移動(dòng)結(jié)構(gòu)被損壞)。方法600包括檢測610可移動(dòng)結(jié)構(gòu)的電測試結(jié)構(gòu)的電特性的改變并指示620電特性從預(yù)先限定的容許的范圍的偏離。
[0074]預(yù)先限定的容許的范圍例如可以是通過校準(zhǔn)獲得的值的范圍或可以從測試器件或參考器件導(dǎo)出。
[0075]而且，檢測半導(dǎo)體器件的損壞的方法可包括一個(gè)或多個(gè)可選的附加特征或動(dòng)作，其對應(yīng)于結(jié)合上述的所描述的概念或一個(gè)或多個(gè)實(shí)施例提到的一個(gè)或多個(gè)方面。
[0076]一些實(shí)施例涉及包括根據(jù)上述的所描述的概念或一個(gè)或多個(gè)實(shí)施例的半導(dǎo)體器件的壓力傳感器器件或麥克風(fēng)器件。換言之，上述的半導(dǎo)體器件例如可實(shí)現(xiàn)壓力傳感器器件或麥克風(fēng)器件。
[0077]所提出的器件可使得能夠進(jìn)行(例如在不看測量/傳感器信號(hào)的情況下)例如柔性MEMS元件中的現(xiàn)有的或即將來臨的裂縫的直接確定。
[0078]一些實(shí)施例涉及電裂縫檢測的集成方案和方法，例如針對壓力傳感器或(集成的)壓力傳感器電裂縫檢測。實(shí)施例涉及使用插入在傳感器薄片本身之中/之上的電檢測結(jié)構(gòu)。實(shí)施例涉及非常敏感的電傳感器薄片完整性結(jié)構(gòu)的實(shí)現(xiàn)，其在制造/現(xiàn)場壽命的任何階段處檢測薄片裂縫。電測試結(jié)構(gòu)將被裂縫徹底地牽制。
[0079]例如可讀出在EPI薄片和其柵多晶覆蓋層之間的由柵氧化物分離的泄露控制配置。
[0080]提出的半導(dǎo)體器件不需要額外的制造成本，不需要集成方案的改變，不需要芯片面積的損失，可降低裂縫檢測成本，可增加不合格捕捉率，可降低百萬分之(PPm)不合格率，可用于例如在制造工藝的任何階段處和在現(xiàn)場壽命期間評(píng)估傳感器薄片完整性。
[0081]集成的(電)裂縫檢測例如可以使得能夠在集成的傳感器的情況下可使用標(biāo)準(zhǔn)CMOS步驟/模塊而不增加晶片成本，以在薄片上/中設(shè)置功能結(jié)構(gòu)來電檢驗(yàn)器件完整性。而且，電裂縫檢測在前端處理、預(yù)組裝、組裝期間以及在現(xiàn)場在壽命期間可以是可應(yīng)用的。由于增加的檢測比率，這將改善器件的可靠性。此外，可降低檢測成本。而且，壽命期間的完整性監(jiān)測可以是銷售論點(diǎn)(selling argument)。
[0082]一些實(shí)施例涉及將電可評(píng)估/可測試的“完整性檢測”結(jié)構(gòu)實(shí)現(xiàn)到薄片(膜結(jié)構(gòu))內(nèi)/上。例如，在柵多晶層(或者FG，浮柵)和EPI (外延)薄片之間的漏電流/貫穿電流可被檢測。例如適當(dāng)?shù)臉?biāo)準(zhǔn)gox/tox/dgox(柵氧化物，隧道氧化物)被布置在薄片和柵多晶之間。例如如果裂縫存在或發(fā)展，則漏電流將增加。
[0083]實(shí)施例