本揭露實(shí)施例涉及半導(dǎo)體結(jié)構(gòu)及其制造方法。

背景技術(shù)：

對于許多現(xiàn)代應(yīng)用來說，涉及半導(dǎo)體裝置的電子設(shè)備是很重要的。材料與設(shè)計(jì)的技術(shù)進(jìn)展已經(jīng)產(chǎn)生數(shù)代半導(dǎo)體裝置，每一代都比前一代具有更小且更復(fù)雜的電路。在進(jìn)步與創(chuàng)新的過程中，通常會(huì)增加功能性設(shè)計(jì)(即每一芯片面積上的互連裝置的數(shù)目)而降低幾何尺寸(即使用制造過程可產(chǎn)生的最小組件)。此進(jìn)展已增加處理與制造半導(dǎo)體裝置的復(fù)雜度。

近來，已發(fā)展微機(jī)電系統(tǒng)(micro-electromechanicalsystem，mems)裝置，并且也通常與電子設(shè)備有關(guān)。mems裝置是微尺寸裝置，通常為小于1微米至數(shù)毫米的范圍。mems裝置包括使用半導(dǎo)體材料的制造以形成機(jī)械與電性特征。mems裝置可包括一些組件(例如靜態(tài)或可動(dòng)組件)，用于達(dá)到電機(jī)功能性。mems裝置廣泛使用于各種應(yīng)用中。mems應(yīng)用包括運(yùn)動(dòng)傳感器、壓力傳感器、印刷噴嘴、或類似物。其它的memd應(yīng)用包括慣性傳感器，例如用于測量線性加速度的加速度計(jì)，以及用于測量角速度的陀螺儀(gyroscope)。再者，mems應(yīng)用延伸至光學(xué)應(yīng)用，例如可動(dòng)的反射鏡，以及無線射頻(radiofrequency，rf)應(yīng)用，例如rf開關(guān)或類似物。

技術(shù)實(shí)現(xiàn)要素：

本揭露的一些實(shí)施例提供一種制造半導(dǎo)體結(jié)構(gòu)的方法，所述方法包含提供第一襯底；形成多個(gè)導(dǎo)電接墊于所述第一襯底上方；形成薄膜于所述多個(gè)導(dǎo)電接墊的第一子集(firstsubset)上，從而使所述多個(gè)導(dǎo)電接墊的第二子集(secondsubset)從所述薄膜暴露；形成自組裝單層(sam)于所述薄膜上；以及經(jīng)由將第二襯底的一部分接合至從所述薄膜暴露的所述多個(gè)導(dǎo)電接墊的所述第二子集，通過所述第一襯底與所述第二襯底形成凹槽。

本揭露的一些實(shí)施例提供一種制造半導(dǎo)體結(jié)構(gòu)的方法，所述方法包含提供第一襯底；形成導(dǎo)電突出物于所述第一襯底上方；形成含硅層于所述導(dǎo)電突出物上方；以及形成凹槽，所述凹槽包含可動(dòng)膜，所述可動(dòng)膜接近所述第一襯底。

本揭露的一些實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)，包含凹槽，被一第一襯底與一第二襯底包圍，所述第二襯底面對所述第一襯底；可動(dòng)膜，位于所述凹槽中；突出物，位于所述凹槽中，所述突出物自所述第一襯底的表面突出；以及介電層，位于所述突出物上方，其中所述介電層包括第一表面與第二表面，所述第一表面接觸所述突出物，以及所述第二表面面對所述第一表面且朝向所述凹槽。

附圖說明

為協(xié)助讀者達(dá)到最佳理解效果，建議在閱讀本揭露實(shí)施例時(shí)同時(shí)參考附件圖標(biāo)及其詳細(xì)文字?jǐn)⑹稣f明。請注意為遵循業(yè)界標(biāo)準(zhǔn)作法，本專利說明書中的圖式不一定按照正確的比例繪制。在某些圖式中，尺寸可能刻意放大或縮小，以協(xié)助讀者清楚了解其中的討論內(nèi)容。

圖1a為根據(jù)本揭露的一些實(shí)施例說明半導(dǎo)體裝置的示意圖。

圖1b為根據(jù)本揭露的一些實(shí)施例說明圖1a的半導(dǎo)體裝置的局部放大示意圖。

圖2a至2g為剖面圖，根據(jù)一些實(shí)施例說明圖1a中的半導(dǎo)體結(jié)構(gòu)的制造方法的中間結(jié)構(gòu)。

具體實(shí)施方式

本揭露實(shí)施例提供了數(shù)個(gè)不同的實(shí)施方法或?qū)嵤├?，可用于?shí)現(xiàn)本揭露實(shí)施例的不同特征。為簡化說明起見，本揭露實(shí)施例也同時(shí)描述了特定零組件與布置的范例。請注意提供這些特定范例的目的僅在于示范，而非予以任何限制。舉例來說，在以下說明第一特征如何在第二特征上或上方的敘述中，可能會(huì)包含某些實(shí)施例，其中第一特征與第二特征為直接接觸，而敘述中也可能包含其它不同實(shí)施例，其中第一特征與第二特征中間另有其它特征，以使得第一特征與第二特征并不直接接觸。此外，本揭露實(shí)施例中的各種范例可能使用重復(fù)的參考數(shù)字和/或文字注記，以使文件更加簡單化和明確，這些重復(fù)的參考數(shù)字與注記不代表不同的實(shí)施例與/或配置之間的關(guān)聯(lián)性。

另外，本揭露實(shí)施例在使用與空間相關(guān)的敘述詞匯，如“在…之下”，“低”，“下”，“上方”，“之上”，“下”，“頂”，“底”和類似詞匯時(shí)，為便于敘述，其用法均在于描述圖標(biāo)中一個(gè)組件或特征與另一個(gè)(或多個(gè))組件或特征的相對關(guān)系。除了圖標(biāo)中所顯示的角度方向外，這些空間相對詞匯也用來描述所述裝置在使用中以及操作時(shí)的可能角度和方向。所述裝置的角度方向可能不同(旋轉(zhuǎn)90度或其它方位)，而在本揭露實(shí)施例所使用的這些空間相關(guān)敘述可以同樣方式加以解釋。

由于mems裝置廣泛用于各種應(yīng)用中，通常需要一個(gè)mems裝置的結(jié)構(gòu)可容納超過一種形式的mems功能。例如，單一mems架構(gòu)可包括加速度計(jì)與陀螺儀。關(guān)于這些mems裝置，最終產(chǎn)物經(jīng)制造成為復(fù)合芯片，并且以縮小的裸片尺寸執(zhí)行功能。

在一些例子中，不同形式的mems組件合并于一個(gè)裸片中可能面臨無法兼容的設(shè)計(jì)標(biāo)準(zhǔn)。例如，制造加速度計(jì)，以形成可容納適當(dāng)氣體量的凹槽。然而，在接近真空的環(huán)境下，需要制造陀螺儀以達(dá)到指定的感測準(zhǔn)確度。不幸地，現(xiàn)有的半導(dǎo)體方法無法提供有效率的解決方案制造成本有效率的復(fù)合mems裸片。

以組合芯片(combochip)為例，可用不同的制造標(biāo)準(zhǔn)，結(jié)合加速度計(jì)與陀螺儀于單一mems結(jié)構(gòu)中而制造組合芯片。此外，抗粘附(anti-stiction)層通常沉積于mems結(jié)構(gòu)的感測電極上，用于當(dāng)可動(dòng)膜撞擊感測電極時(shí)，減輕可動(dòng)膜的問題。通常非選擇性地沉積抗粘附層，并且抗粘附層可位于mems結(jié)構(gòu)的各個(gè)表面與側(cè)壁上。然而，當(dāng)進(jìn)行接合操作以于其接合墊上接合不同的組件時(shí)，抗粘附層可能干擾粘附效能。為了維持共晶(eutectic)接合的效能，在密封mems裝置之前，使用各種方法移除接合墊的接合界面處的不希望有的抗粘附材料。雖然那些方法，例如熱處理，可有效清理接合接口的抗粘附材料，然而感測電極上的抗粘附層的完整性會(huì)受到不利的影響。

本揭露實(shí)施例提供減輕上述問題的新的架構(gòu)與方法。在形成靜摩擦層之前，圖案化晶種層于所述感測電極上方。而后，沉積抗粘附層于所述晶種層上。晶種層可有效增加抗粘附層與感測電極之間的結(jié)合效能。此外，晶種層被圖案化，而僅覆蓋所述感測電極。當(dāng)進(jìn)行熱移除過程而移除接合墊上的表面的抗粘附層的不希望有的部分時(shí)，所述抗粘附層仍可經(jīng)由晶種層而安全地接合至所述感測電極。

圖1為根據(jù)本揭露的一些實(shí)施例說明半導(dǎo)體結(jié)構(gòu)100的示意圖。在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)100包含mems裝置。mems裝置100包括第一結(jié)構(gòu)100，具有襯底110與互連結(jié)構(gòu)114。mems裝置100包括第二襯底160，所述第二襯底160面對第一襯底110。半導(dǎo)體結(jié)構(gòu)100另包括數(shù)個(gè)第一墊152與一些第二墊154，以及位于凹槽140中的感測組件157。

第一半導(dǎo)體結(jié)構(gòu)110經(jīng)配置以進(jìn)行特定的功能，并且與鄰近的組件通訊。在一些實(shí)施例中，第一結(jié)構(gòu)110可包括邏輯電路。在一些實(shí)施例中，第一結(jié)構(gòu)110可另包括內(nèi)存胞元或其它電性組件。在一些實(shí)施例中，襯底112可包括無數(shù)的無源或有源組件(圖中未繪示)位于面對互連結(jié)構(gòu)114的表面上。在一些實(shí)施例中，第一結(jié)構(gòu)110稱為第一襯底110。

襯底112包括半導(dǎo)體材料，例如硅。在一些實(shí)施例中，襯底112可包括其它半導(dǎo)體材料，例如硅鍺、碳化硅、砷化鎵、或類似物。在一些實(shí)施例中，襯底112為p型半導(dǎo)體襯底(受體型)或n型半導(dǎo)體襯底(供應(yīng)者型)?；蛘撸r底112包括另一元素半導(dǎo)體，例如鍺；化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、與/或銻化銦；合金半導(dǎo)體，包括sige、gaasp、alinas、algaas、gainas、gainp與/或gainasp；或其組合。又或者，襯底112為絕緣體上覆半導(dǎo)體(semiconductor-on-insulator，soi)。再或者，襯底112可包括摻雜的磊晶層、梯度半導(dǎo)體層、與/或在不同型式的另一半導(dǎo)體層上方的半導(dǎo)體層，例如硅鍺層上的硅層。

互連114位于襯底112上方。在一些實(shí)施例中，互連114位于第二結(jié)構(gòu)160與襯底112之間?；ミB114經(jīng)配置以電耦合襯底112內(nèi)的電性組件。在一些實(shí)施例中，互連114經(jīng)配置以電耦合襯底112與第一襯底110外部的裝置或組件?；ミB114可包括多個(gè)金屬層。所述金屬層各自可包括導(dǎo)電接線或線，并且經(jīng)由至少一金屬通路而電耦合至相鄰的上方或下方金屬層。在本實(shí)施例中，金屬層131、133、135與137位于層狀結(jié)構(gòu)中，并且經(jīng)由對應(yīng)的金屬通路132、134與136而互連。提供互連114的金屬層與通路的數(shù)目與圖案作為說明。其它數(shù)目的金屬層、金屬通路或?qū)щ娊泳€以及其它布線圖案也屬于本揭露實(shí)施例的范圍的內(nèi)。

再者，上述的金屬層與金屬通路與其它組件電性絕緣?？赏ㄟ^絕緣材料而達(dá)到所述絕緣。在一些實(shí)施例中，以金屬間介電質(zhì)(inter-metaldielectric，imd)123填充互連114的剩余部分。imd123的介電材料可由氧化物形成，例如未摻雜的硅酸鹽玻璃(un-dopedsilicateglass，usg)、氟化的硅酸鹽玻璃(fluorinatedsilicateglass，fsg)、低介電常數(shù)介電材料、或類似物。所述低介電常數(shù)介電材料可具有小于3.8的k值，然而imd123的介電材料也可接近3.8。在一些實(shí)施例中，所述低介電常數(shù)介電材料的k值低于約3.0，并且可低于約2.5。

在一些實(shí)施例中，第一襯底220可為感測裝置，經(jīng)配置以捕捉物理性數(shù)據(jù)(physicaldata)。典型的感測裝置包括加速度計(jì)、陀螺儀、慣性測量單元(inertialmeasurementunit，imu)、聲音傳感器、溫度傳感器等。

在一些實(shí)施例中，凹槽140形成于第一襯底110與第二襯底160之間。在其它的實(shí)施例中，凹槽140包含一側(cè)于第一襯底110或第二襯底160上。形成凹槽140以容納感測組件157與第一墊152。第一墊152可位于所述凹槽的一側(cè)上，并且自第一襯底110的表面114a突出。在一些實(shí)施例中，第一襯底110或第二襯底160包含凹部，以及可通過接合第一襯底110與第二襯底160而形成凹槽140，從而使得所述凹部轉(zhuǎn)型為在所述凹槽140中。在一些實(shí)施例中，可用氣體或液體填充凹槽140，以便于數(shù)據(jù)感測。在一些實(shí)施例中，入口通路經(jīng)配置以導(dǎo)入氣體至凹槽140中。在一些實(shí)施例中，凹槽140保持真空或是接近真空環(huán)境。

在一些實(shí)施例中，所述第一墊152經(jīng)配置作為多個(gè)感測電極。例如，第一墊152經(jīng)配置以誘發(fā)可變的電容或阻抗，以響應(yīng)所測量的數(shù)據(jù)的改變。在一些實(shí)施例中，第一墊(例如感測電極)152經(jīng)配置以結(jié)合感測組件157進(jìn)行數(shù)據(jù)感測。在一些實(shí)施例中，所感測到的電性，例如電流或電壓，經(jīng)由互連114而被傳送至第一襯底110中的數(shù)據(jù)收集單元或是信號處理單元。例如，一第一墊152經(jīng)配置以提供感測數(shù)據(jù)經(jīng)由金屬層131、133、135與137及金屬通路132、134與136而至襯底112。

所述第一墊152位于凹槽140中。在一些實(shí)施例中，所述第一墊152位于凹槽140的一側(cè)上。在一些實(shí)施例中，所述第一墊152可位于第一襯底110上。在一些實(shí)施例中，所述第一墊152接近感測組件157。所述第一墊152與感測組件157的配置可彼此靠近但仍彼此分離。

所述第一墊152可由導(dǎo)體形成?；蛘?，所述第一墊152可由導(dǎo)體或半導(dǎo)體材料形成。在一些實(shí)施例中，所述第一墊152可包括金屬，例如金、銀、鋁、鈦、銅、鎢、鎳、鈦、鉻、以及其合金、氧化物、或氮化物。

所述第二墊154位于凹槽140上。在一些實(shí)施例中，所述第二墊154位于第一襯底110的頂表面114a上。在一些實(shí)施例中，所述第二墊154位于互連114的頂表面上且與所述第一墊152齊平。所述第二墊154經(jīng)配置以提供第一襯底110與第二襯底160之間的接合。

在一些實(shí)施例中，第二墊154經(jīng)配置以作為接合墊。例如，第二墊154經(jīng)配置以與第二襯底160形成共晶接合。在一些實(shí)施例中，第二墊154可由導(dǎo)電材料形成。在一些實(shí)施例中，第二墊154可包括金屬，例如金、銀、鋁、鈦、銅、鎢、鎳、鈦、鉻、以及其合金、氧化物、或氮化物。

第二襯底160經(jīng)配置以結(jié)合第一襯底110形成凹槽140。在一些實(shí)施例中，第二結(jié)構(gòu)160經(jīng)配置以作為第一襯底110上方的覆蓋襯底。

第二襯底160包括半導(dǎo)體材料，例如硅。在一些實(shí)施例中，第二襯底160可包括其它半導(dǎo)體材料，例如硅鍺、碳化硅、砷化鎵、或類似物。在一些實(shí)施例中，第二襯底160為p型半導(dǎo)體襯底(受體型)或n型半導(dǎo)體襯底(供應(yīng)者型)?；蛘撸诙r底160包括另一元素半導(dǎo)體，例如鍺；化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、與/或銻化銦；合金半導(dǎo)體，包括sige、gaasp、alinas、algaas、gainas、gainp與/或gainasp；或其組合。又或者，第二襯底160為絕緣體上覆半導(dǎo)體。在一些實(shí)施例中，第二襯底160的材料可與襯底112的材料相同。

第二襯底160包含朝向第一襯底110延伸的數(shù)個(gè)突出。再者，第二襯底160包含接合部162于所述突出的每一個(gè)的一端。所述接合部162經(jīng)配置以與所述第二墊154接合。在一些實(shí)施例中，所述接合部162包含合適的金屬用于組合共晶合金，例如in、sn、si與ge。在一些實(shí)施例中，第二墊154的材料可與接合部162的材料交換，因而所述第二墊154與所述接合部162皆仍構(gòu)成相同共晶合金的所有元素。

感測組件157經(jīng)配置以面對第一襯底110。在一些實(shí)施例中，感測組件157與第一墊152相距約0.5微米至約5微米，或約0.3微米至約5微米。在一些實(shí)施例中，感測組件157為可動(dòng)膜(movablemembrane)。在一些實(shí)施例中，感測組件157為圓形、矩形、四邊形、三角形、六邊形、或任何其它合適的形狀。在一些實(shí)施例中，感測組件157包括多晶硅。在一些實(shí)施例中，感測組件157具導(dǎo)電性與電容性。在一些實(shí)施例中，在進(jìn)行數(shù)據(jù)感測之前，提供預(yù)定電荷至感測組件157。

在一些實(shí)施例中，感測組件157為可動(dòng)的或可振動(dòng)的組件。例如，感測組件157可相對于第一襯底110與第一墊152位移。在一些實(shí)施例中，感測組件157為可動(dòng)膜或隔膜(diaphragm)。在一些實(shí)施例中，感測組件157相對于第一墊152的位移會(huì)造成感測組件157與第一墊152之間的電容變化。在一些實(shí)施例中，感測組件157經(jīng)配置以捕捉凹槽140中的氣體移動(dòng)造成的阻抗變化。而后，電容或阻抗變化由連接感測組件157或第一墊152的電路譯為電子信號。在一些實(shí)施例中，產(chǎn)生的電子信號被傳送至另一裝置、另一襯底、或另一電路，用于進(jìn)一步處理。

在一些實(shí)施例中，可移動(dòng)可動(dòng)膜157以接觸第一墊152，響應(yīng)外部刺激，并且回復(fù)可動(dòng)膜157至其原始的平直結(jié)構(gòu)。在一些實(shí)施例中，在撞擊第一墊152的后，可動(dòng)膜157可附接至第一墊152，并且無法移動(dòng)一段期間。膜靜摩擦的問題可能造成半導(dǎo)體裝置100提供較不準(zhǔn)確且可信度較低的感測結(jié)果。為了避免可動(dòng)膜157的靜摩擦問題，在一些實(shí)施例中，提供抗粘附層158。

抗粘附層158位于感測組件157與第一墊152之間。在一些實(shí)施例中，抗粘附層158附接于感測組件157的表面上、或在接觸部分的第一墊152的側(cè)壁或頂表面上。例如，感測組件157振動(dòng)且接觸第一墊152的頂表面?？拐掣綄?58覆蓋第一墊152的頂表面。在一些實(shí)施例中，感測組件157振動(dòng)且接觸第一墊152的側(cè)壁。在所述例子中，抗粘附層158覆蓋第一墊152的側(cè)壁。

在一些實(shí)施例中，抗粘附層為自組裝單層(self-assembledmonolayer，sam)涂覆。在一些實(shí)施例中，sam涂覆158的厚度約至約在一些實(shí)施例中，sam涂覆158的厚度約至約在一些實(shí)施例中，sam涂覆158的厚度約至約

在一些實(shí)施例中，抗粘附層158包含疏水性表面，有助于抵消感測組件157的靜摩擦強(qiáng)度。在一些實(shí)施例中，可通過疏水特性而測量抗粘附層158的存在。例如，可用水接觸角度量(watercontactangle(wca)metric)測量抗粘附層158。在一些實(shí)施例中，抗粘附層158包含大于約90度的wca。在一些實(shí)施例中，抗粘附層158包含自約90度至約150度的wca。在一些實(shí)施例中，抗粘附層158包含自約100度至約120度的wca。

如前所述，當(dāng)半導(dǎo)體結(jié)構(gòu)100的表面與側(cè)壁上涂覆抗粘附材料時(shí)，例如sam涂覆158，所述sam涂覆158的多個(gè)部分可覆蓋所述第二墊152的頂表面。當(dāng)?shù)谝灰r底110接合第二襯底160的所述接合部162時(shí)，插入的抗粘附材料可能干擾接合效能。習(xí)知方法，例如熱處理，可有效清理接合接口的抗粘附材料。然而，并非對于不同的下方材料而選擇性移除抗粘附層。因此，也可局部或完全移除感測墊上的抗粘附層。感測墊的抗粘附性質(zhì)因而受到破壞。

在本揭露實(shí)施例中，薄膜156被圖案化且位于第一墊152上。薄膜156可作為晶種層，用于抗粘附層158。在一些實(shí)施例中，薄膜156層位于所述第一墊152與抗粘附層158之間。在一些實(shí)施例中，薄膜156層夾在所述第一墊152與抗粘附層158之間。薄膜156耦合所述第一墊152與抗粘附層158。因此，薄膜156經(jīng)配置以促進(jìn)抗粘附層158與所述第一墊152之間的層間接合性。此外，薄膜156包含預(yù)定的圖案，以僅覆蓋所述第一墊152。換句話說，薄膜156經(jīng)配置以暴露所述第二墊154，以助于所述第二墊154與所述接合部162之間的接合。然而，通過薄膜156，保存在所述第一墊152上的抗粘附層158的一部分。因此，當(dāng)進(jìn)行退火過程以移除在所述第二墊的表面上的抗粘附層的其它部分時(shí)，抗粘附層158仍可經(jīng)由薄膜156而穩(wěn)固接合至所述第一墊152。

在一些實(shí)施例中，薄膜156含有硅，或其氧化物?；蛘撸∧?56含有氮化硅。在一些實(shí)施例中，薄膜156包含介電材料，并且例如可為氧化物(例如ge氧化物)、氮氧化物(例如gap氮氧化物)、二氧化硅(sio2)、承氮氧化物(nitrogen-bearingoxide)(例如承氮sio2)、摻氮氧化物(例如植入n2的sio2)、硅氮氧化物(sixoynz)、以及類似物。薄膜156與抗粘附層158可稱為含硅層156/158。

圖1b為根據(jù)本揭露的一些實(shí)施例說明圖1a中的半導(dǎo)體裝置100的局部放大示意圖。具體來說，形成包括所述第一墊152的數(shù)個(gè)突出物(mesa)，并且自第一襯底110的頂表面114a突出。

薄膜156暴露第一襯底110的頂表面114a的至少一部分。例如，互連114的頂表面114a的一部分，其遠(yuǎn)離突出物152，從薄膜156暴露。在一些實(shí)施例中，薄膜156覆蓋突出物152的頂表面152a與側(cè)壁152b。在一些實(shí)施例中，抗粘附層158覆蓋薄膜156的頂表面156a與側(cè)壁156b。在一些例子中，感測組件157于實(shí)質(zhì)平行于頂表面114a的橫向振動(dòng)，并且若無抗粘附層存在，則接觸突出物152的側(cè)壁152b。因此，可能發(fā)生橫向靜摩擦現(xiàn)象。在本揭露實(shí)施例中，抗粘附層158與晶種層156的復(fù)合層覆蓋側(cè)壁152b。復(fù)合層156/158經(jīng)配置以暴露所述第二墊154。因此，所述第二墊154的接合效能不會(huì)受到不利影響。

在一些實(shí)施例中，復(fù)合層156/158包含頂表面158a，其wca高于頂表面114a，以及所述第二墊154的任何表面。在一些實(shí)施例中，復(fù)合層156/158包含具有wca大于90度的頂表面。在一些實(shí)施例中，復(fù)合層156/158包含具有wca為90度至150度之間的頂表面。在一些實(shí)施例中，復(fù)合層156/158包含具有wca為100度與120度之間的頂表面。

在一些實(shí)施例中，復(fù)合層156/158包含側(cè)壁158b，其具有wca高于頂表面114a，以及所述第二墊154的任何表面。在一些實(shí)施例中，復(fù)合層156/158包含具有wca大于90度的側(cè)壁。在一些實(shí)施例中，復(fù)合層156/158包含具有wca為90度與150度之間的側(cè)壁。在一些實(shí)施例中，復(fù)合層156/158包含具有wca為100度與120度之間的側(cè)壁。

在一些實(shí)施例中，晶種層156與抗粘附層158可于厚度有所不同。在一些實(shí)施例中，晶種層156的厚度大于抗粘附層158的厚度。例如，晶種層156的厚度約至約在其它的實(shí)施例中，晶種層156的厚度約至約在一些實(shí)施例中，晶種層156與抗粘附層158之間的厚度比大于約10。在一些實(shí)施例中，晶種層156與抗粘附層158之間的厚度比自約10至約50。在一些實(shí)施例中，晶種層156與抗粘附層158之間的厚度比自約50至約100。

圖2a至2g為剖面圖，根據(jù)一些實(shí)施例，說明制造圖1a的半導(dǎo)體結(jié)構(gòu)的方法的中間結(jié)構(gòu)。在圖2a中，提供襯底112。在一些實(shí)施例中，可在襯底112中，形成至少一有源或無源裝置(圖中未繪示)。襯底112具有第一摻質(zhì)型，例如p型。

參閱圖2b，互連114形成于襯底112上方。互連114可由從底層至頂層的堆棧的金屬層形成。例如，通過沉積屏蔽層(未分別繪示)于襯底112上而形成金屬層137。經(jīng)由蝕刻操作，圖案化屏蔽層，以形成所欲的圖案。而后，在蝕刻的圖案中，填充導(dǎo)電材料。在以導(dǎo)電材料填充所述圖案之后，通過移除操作而剝除屏蔽層。在金屬層137的導(dǎo)電材料之間，可填充imd材料123。同樣地，導(dǎo)電通路層136形成于金屬層137上方，以產(chǎn)生金屬層137與上方金屬層135之間的導(dǎo)電連接。沿著中間導(dǎo)電通路層134與132，順序形成金屬層135、133與131。金屬層131的一部分從互連114暴露。

參閱圖2c，數(shù)個(gè)第一墊152與第二墊154形成于第一互連結(jié)構(gòu)114的最上階。所述第一墊152經(jīng)配置以作為感測電極或金屬凸塊于凸塊停止結(jié)構(gòu)上，而所述第二墊154用于與上方結(jié)構(gòu)接合。

在圖2d中，于所述第一墊152上，沉積圖案化薄膜156。通過提供具有預(yù)定圖案的屏蔽層于互連114上方，而后操作氣相沉積或旋涂，形成圖案化薄膜156。“氣相沉積”是指經(jīng)由氣相沉積材料于襯底上的過程。氣相沉積過程包括任何過程，例如但不限于化學(xué)氣相沉積(cvd)與物理氣相(pvd)。氣相沉積方法的范例包括熱絲(hotfilament)cvd、射頻cvd(rf-cvd)、激光cvd(lcvd)、共形鉆石涂覆(conformaldiamondcoating)過程、金屬有機(jī)cvd(mocvd)、濺鍍、熱蒸鍍pvd、離子化的金屬pvd(impvd)、電子束pvd(ebpvd)、反應(yīng)性pvd、原子層沉積(ald)、等離子輔助cvd(pecvd)、高密度等離子cvd(hdpcvd)、低壓cvd(lpcvd)、以及類似者。在一些實(shí)施例中，薄膜156包括氧化硅或氮化硅。用于沉積過程的前驅(qū)物可包括硅烷(silane)。在沉積操作完成之后，剝除屏蔽層。圖案化薄膜156覆蓋所述第一墊152的頂表面152a與側(cè)壁152b。

參閱圖2e，抗粘附材料158是毯式(blanket)沉積于互連114的頂表面114a上方。此外，抗粘附材料158覆蓋薄膜156的頂表面156a與側(cè)壁156b。在一些實(shí)施例中，抗粘附材料158可覆蓋所述第二墊154的頂表面或側(cè)壁?？赏ㄟ^氣相沉積，形成抗粘附層158。氣相沉積方法的范例包括分子氣相沉積(mvd)、熱絲cvd、射頻cvd(rf-cvd)、激光cvd(lcvd)、共形鉆石涂覆(conformaldiamondcoating)過程、金屬有機(jī)cvd(mocvd)、濺鍍、熱蒸鍍pvd、離子化的金屬pvd(impvd)、電子束pvd(ebpvd)、反應(yīng)性pvd、原子層沉積(ald)、等離子輔助cvd(pecvd)、高密度等離子cvd(hdpcvd)、低壓cvd(lpcvd)、以及類似者。

在圖2f的操作中，對于第一襯底110施加熱處理或退火過程。熱處理的控制參數(shù)包括過程溫度與過程期間。在一些實(shí)施例中，過程溫度可控制于約400攝氏度，以及過程期間可控制為約120分鐘。在熱處理之后，僅與晶種層156接合的抗粘附層158的部分保持完整。換句話說，剩余的晶種層156包括晶種層156的頂表面156a與側(cè)壁156b。由于所述退火操作，抗粘附材料158的其它部分，例如位于晶種層154上的那些，被移除。

參閱圖2g，提供包括感測組件157的第二襯底160，并且接合第一襯底110的互連114。因而形成凹槽140。接合過程可包含合適的操作，例如壓縮接合、熱擴(kuò)散接合、以及共晶接合。在一些實(shí)施例中，所述接合部162經(jīng)配置以與互連114形成共晶接合。所述接合部162與互連114之間的接合接口沒有抗粘附材料158。因此，用晶片級封裝過程，沿著所述第一墊152上方的穩(wěn)固沉積的抗粘附層的接合可協(xié)助提供可信賴的mems產(chǎn)品。

本揭露實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)的制造方法。所述方法包含：提供第一襯底；形成多個(gè)導(dǎo)電接墊于所述第一襯底上方；形成薄膜于所述多個(gè)導(dǎo)電接墊的第一子集上，因而使所述多個(gè)導(dǎo)電接墊的第二子集從所述薄膜暴露；形成自組裝單層(sam)于所述薄膜上方；以及以所述第一襯底與第二襯底，經(jīng)由將所述第二襯底的一部分接合至從所述薄膜暴露的所述多個(gè)導(dǎo)電接墊的所述第二子集而形成凹槽。

本揭露實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)的制造方法。所述方法包含：提供第一襯底；形成導(dǎo)電突出物于所述第一襯底上方；形成含硅層于所述導(dǎo)電突出物上方；以及形成凹槽，所述凹槽包含接近所述第一襯底的可動(dòng)膜。

本揭露實(shí)施例提供半導(dǎo)體結(jié)構(gòu)。所述結(jié)構(gòu)包含被第一襯底與第二襯底包圍的凹槽，所述第二襯底面對所述第一襯底。所述結(jié)構(gòu)也包括可動(dòng)膜于所述凹槽中。再者，所述結(jié)構(gòu)包括突出物于所述凹槽中，并且所述突出物從所述第一襯底的表面突出。此外，所述結(jié)構(gòu)包括介電層于所述突出物上方，其中所述介電層包括第一表面與所述突出物接觸，以及面對所述第一表面的第二表面的配置朝向所述凹槽。

前述內(nèi)容概述一些實(shí)施方式的特征，因而所屬領(lǐng)域的技術(shù)人員可更加理解本揭露實(shí)施例的各方面。所屬領(lǐng)域的技術(shù)人員應(yīng)理解可輕易使用本揭露實(shí)施例作為基礎(chǔ)，用于設(shè)計(jì)或修飾其它過程與結(jié)構(gòu)而實(shí)現(xiàn)與本申請案所述的實(shí)施例具有相同目的與/或達(dá)到相同優(yōu)點(diǎn)。所屬領(lǐng)域的技術(shù)人員也應(yīng)理解此均等架構(gòu)并不脫離本揭露實(shí)施例揭示內(nèi)容的精神與范圍，并且所屬領(lǐng)域的技術(shù)人員可進(jìn)行各種變化、取代與替換，而不脫離本揭露實(shí)施例的精神與范圍。

符號說明

100半導(dǎo)體結(jié)構(gòu)

110襯底

112襯底

114互連結(jié)構(gòu)

114a表面

123金屬間介電質(zhì)

131金屬層

132金屬通路

133金屬層

134金屬通路

135金屬層

136金屬通路

137金屬層

140凹槽

152第一墊

152a頂表面

152b側(cè)壁

154第二墊

156薄膜

156a頂表面

156b側(cè)壁

157感測組件

158抗粘附層

158a頂表面

160第二襯底

162接合部