本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法,特別是涉及一種深硅刻蝕方法。本發(fā)明還涉及一種硅基MEMS運(yùn)動傳感器的制造方法。
背景技術(shù):
如圖1所示,是硅基MEMS運(yùn)動傳感器的示意圖,包括了3片鍵合在一起的硅晶圓,即第一硅晶圓101、第二硅晶圓102和第三硅晶圓103。
其中,硅基MEMS運(yùn)動傳感器的主體部分形成于第二硅晶圓102上,第一硅晶圓101作為第二硅晶圓102的封蓋層,第二硅晶圓103上形成CMOS集成電路,通過CMOS集成電路對硅基MEMS運(yùn)動傳感器進(jìn)行控制。
第一硅晶圓101上形成有空腔1。
硅基MEMS運(yùn)動傳感器的主體部分包括了固定電極和可動電極,固定電極和可動電極之間間隔由溝槽3,溝槽3通過深硅刻蝕工藝實現(xiàn),也即固定電極和可動電極是通過深硅刻蝕實現(xiàn)。其中空腔1在位置上和可動電極相對應(yīng)并為可動電極的移動提供空間。通過固定電極和可動電極的相對位置的變化,能夠?qū)崿F(xiàn)運(yùn)動狀態(tài)的檢查,如實現(xiàn)壓力傳感器,加速度傳感器等,這在智能設(shè)備如智能手機(jī)、汽車和醫(yī)療等方面都有很好的應(yīng)用。
第三硅晶圓103形成有CMOS集成電路,CMOS集成電路的頂部形成有層間膜5,各層層間膜5之間具有金屬層,并通過頂層金屬層(TM)6實現(xiàn)電極的引出。
第一硅晶圓101和第二硅晶圓102之間通過氧化層如二氧化硅層2鍵合在一起。
第三硅晶圓103和第二硅晶圓102之間通過共晶鍵合(Eutectic Bonding)。令,第一硅晶圓101是和第二硅晶圓102的第一面鍵合,則第三硅晶圓103會和第二硅晶圓102的第二面鍵合,第一面和第二面為第二硅晶圓102的正反兩面。
通常,共晶鍵合中,第一鍵合層4為形成于第二硅晶圓102的固定電極的第二面上的鍺層4,第二鍵合層7為形成于頂層金屬層6和層間膜5表面的金屬層組成;第二鍵合層7對應(yīng)的金屬層為多層金屬層的疊加層如Ti、TiN和Al的疊加層,或第二鍵合層7的金屬層由單層金屬組成。第一鍵合層4和第二鍵合層7之間進(jìn)行共晶鍵合后,第三硅晶圓103和第二硅晶圓102會接合在一起,且實現(xiàn)電連接。
現(xiàn)有硅基MEMS運(yùn)動傳感器的制造方法中,通常為:
先在第一硅晶圓101上形成空腔1,之后在通過氧化2實現(xiàn)第一硅晶圓101和第二硅晶圓102之間的鍵合。
之后、通過深硅刻蝕工藝對第二硅晶圓102進(jìn)行刻蝕并形成溝槽3,溝槽3形成后也就自然形成了固定電極和可動電極。
之后在所述第二硅晶圓102的第二面形成鍺層并對鍺層4進(jìn)行圖形化形成第一鍵合層,第一鍵合層位于固定電極上。
之后、在第三硅晶圓103上形成CMOS集成電路,之后形成層間膜和金屬層直至頂層金屬層6,最后再最頂部形成鈍化層,鈍化層一般采用氮化硅形成,在鈍化層中開口引出頂層金屬層6用于引出電極。之后在頂層金屬層6以及鈍化層的表面形成第二鍵合層7。
之后、對第一鍵合層4和第二鍵合層7進(jìn)行共晶鍵合。
由上可知,鍺層4用于共晶鍵合,鍺層4在進(jìn)行共晶鍵合之前需要進(jìn)行圖形化,圖形化采用到了光刻刻蝕工藝,刻蝕工藝一般采用干法刻蝕,干法刻蝕一般采用反應(yīng)離子刻蝕工藝,在等離子體中通過離子的化學(xué)反應(yīng)和物理轟擊實現(xiàn)對鍺的刻蝕。但是現(xiàn)有工藝中,鍺的干法刻蝕一般采用氯源氣體,如氯氣或三氯化硼,刻蝕氣體在進(jìn)行鍺刻蝕的同時,還容易進(jìn)行再沉積,再沉積最后會在光刻膠的頂部表面和側(cè)面形成氯化鍺基聚合物(GeClxpolymer),這種聚合物很然去除,使得在進(jìn)行光刻膠剝離過程中很難去除所述聚合物以及被聚合物覆蓋的光刻膠,所以容易造成光刻膠以及聚合物的殘留,最后導(dǎo)致器件的失效,從而降低產(chǎn)品的良率。
技術(shù)實現(xiàn)要素:
本發(fā)明所要解決的技術(shù)問題是提供一種鍺層圖形化方法,能降低聚合物殘留,提高產(chǎn)品良率。為此,本發(fā)明還提供一種硅基MEMS運(yùn)動傳感器的制造方法。
為解決上述技術(shù)問題,本發(fā)明提供的鍺層圖形化方法包括如下步驟:
步驟11、提供一硅晶圓,在所述硅晶圓表面形成鍺層。
步驟12、采用光刻工藝形成光刻膠圖形定義出所述鍺層需要刻蝕的區(qū)域。
步驟13、采用反應(yīng)離子刻蝕工藝對所述鍺層進(jìn)行第一次鍺刻蝕,所述第一次鍺刻蝕過程中會發(fā)生再沉積形成鍺基聚合物,所述第一次鍺刻蝕完成后在刻蝕區(qū)域外保留一定厚度的所述鍺層且保留的所述鍺層的厚度滿足在后續(xù)步驟14的原位刻蝕處理中用于對底部的所述硅晶圓的硅進(jìn)行保護(hù)。
步驟14、保持所述硅晶圓的位置不變對所述硅晶圓正面進(jìn)行去除所述鍺基聚合物的原位刻蝕處理;所述原位刻蝕處理中所述鍺層需要刻蝕的區(qū)域外的硅通過所保留的所述鍺層保護(hù)。
步驟15、保持所述硅晶圓的位置不變采用反應(yīng)離子刻蝕工藝對所述鍺層進(jìn)行第二次鍺刻蝕,所述第二次鍺刻蝕將所述鍺層需要刻蝕的區(qū)域的所述鍺層全部去除。
步驟16、對去除了所述鍺基聚合物后的所述硅晶圓進(jìn)行光刻膠的剝離。
進(jìn)一步的改進(jìn)是,所述第一次鍺刻蝕和所述第二次鍺刻蝕的刻蝕氣體都為氯源氣體,形成的所述鍺基聚合物為氯化鍺基聚合物。
進(jìn)一步的改進(jìn)是,所述氯源氣體為氯氣或三氯化硼。
進(jìn)一步的改進(jìn)是,步驟14中所述原位刻蝕處理的刻蝕氣體為氟源氣體或氧源氣體。
進(jìn)一步的改進(jìn)是,所述氟源氣體包括四氟化碳,六氟化硫;所述氧源氣體為氧氣。
進(jìn)一步的改進(jìn)是,所述主刻蝕完成后在刻蝕區(qū)域還保留的所述鍺層的厚度為
為解決上述技術(shù)問題,本發(fā)明提供的硅基MEMS運(yùn)動傳感器的制造方法包括如下步驟:
步驟一、提供具有空腔結(jié)構(gòu)的第一硅晶圓,所述第一硅晶圓鍵合在所述第二硅晶圓的第一面上。
步驟二、在所述第二硅晶圓上進(jìn)行深硅刻蝕形成硅基MEMS運(yùn)動傳感器的固定電極和可動電極。
步驟三、在所述第二硅晶圓的第二面上形成鍺層的圖形,以圖形化后的所述鍺層作為第一鍵合層且所述第一鍵合層都位于所述固定電極上;鍺層圖形化方法包括如下步驟:
步驟11、在所述第二硅晶圓的第二面形成鍺層。
步驟12、采用光刻工藝形成光刻膠圖形定義出所述鍺層需要刻蝕的區(qū)域。
步驟13、采用反應(yīng)離子刻蝕工藝對所述鍺層進(jìn)行第一次鍺刻蝕,所述第一次鍺刻蝕過程中會發(fā)生再沉積形成鍺基聚合物,所述第一次鍺刻蝕完成后在刻蝕區(qū)域外保留一定厚度的所述鍺層且保留的所述鍺層的厚度滿足在后續(xù)步驟14的原位刻蝕處理中用于對底部的所述第二硅晶圓的第二面的硅進(jìn)行保護(hù)。
步驟14、保持所述第二硅晶圓的位置不變對所述第二硅晶圓的第二面進(jìn)行去除所述鍺基聚合物的原位刻蝕處理;所述原位刻蝕處理中所述鍺層需要刻蝕的區(qū)域外的硅通過所保留的所述鍺層保護(hù)。
步驟15、保持所述硅晶圓的位置不變采用反應(yīng)離子刻蝕工藝對所述鍺層進(jìn)行第二次鍺刻蝕,所述第二次鍺刻蝕將所述鍺層需要刻蝕的區(qū)域的所述鍺層全部去除。
步驟16、對去除了所述鍺基聚合物后的所述第二硅晶圓進(jìn)行光刻膠的剝離。
步驟三、提供第三硅晶圓,在所述第三硅晶圓上形成CMOS集成電路。
步驟四、在所述第三硅晶圓的頂層金屬以及鈍化層表面形成第二鍵合層,通過所述第一鍵合層和所述第二鍵合層實現(xiàn)所述第三硅晶圓和所述第二硅晶圓的共晶鍵合并實現(xiàn)電極連接。
進(jìn)一步的改進(jìn)是,所述第一次鍺刻蝕和所述第二次鍺刻蝕的刻蝕氣體都為氯源氣體,形成的所述鍺基聚合物為氯化鍺基聚合物。
進(jìn)一步的改進(jìn)是,所述氯源氣體為氯氣或三氯化硼。
進(jìn)一步的改進(jìn)是,步驟14中所述原位刻蝕處理的刻蝕氣體為氟源氣體或氧源氣體。
進(jìn)一步的改進(jìn)是,所述氟源氣體包括四氟化碳,六氟化硫;所述氧源氣體為氧氣。
進(jìn)一步的改進(jìn)是,所述主刻蝕完成后在刻蝕區(qū)域還保留的所述鍺層的厚度為
進(jìn)一步的改進(jìn)是,所述第二鍵合層由多層金屬疊加而成或者由單層金屬組成。
進(jìn)一步的改進(jìn)是,所述第二鍵合層的多層金屬疊加結(jié)構(gòu)為由Ti、TiN和Al疊加而成的結(jié)構(gòu)。
進(jìn)一步的改進(jìn)是,所述第二鍵合層的單層金屬結(jié)構(gòu)為Al層。
本發(fā)明鍺層圖形化方法中,通過將鍺刻蝕分成兩步,第一次鍺刻蝕為主刻蝕,將鍺層的大部分厚度都去除,余下的厚度滿足后續(xù)進(jìn)行原位刻蝕處理時作為底部硅的保護(hù)層即可,由于有了鍺層作為底部的硅層的保護(hù),故能夠在進(jìn)行原位刻蝕處理將鍺基聚合物全部去除而不會影響到底部的硅晶圓;在鍺基聚合物全部去除之后,還是利用所保留的光刻膠圖形為掩模即可將余下的鍺層全部刻蝕掉;由于余下的鍺層的厚度不多,故第二次鍺刻蝕過程中產(chǎn)生的鍺基聚合物基本可以忽略,故后續(xù)進(jìn)行光刻膠剝離時能實現(xiàn)將光刻膠的完全剝離,故本發(fā)明實現(xiàn)了無鍺基聚合物以及光刻膠的殘留,即能降低聚合物殘留,從而能提高產(chǎn)品良率。
另外,本發(fā)明鍺層圖形化方法中,第一次鍺刻蝕、對鍺基聚合物的原位刻蝕處理以及第二次鍺刻蝕過程中,硅晶圓的位置不需要改變,為原位(In-Situ)進(jìn)行,能提高工藝質(zhì)量和效率并降低工藝成本。
通過將本發(fā)明鍺層圖形化方法整合到硅基MEMS運(yùn)動傳感器的制造方法中,本發(fā)明方法降低直至消除硅基MEMS運(yùn)動傳感器的鍺層圖形化工藝中的聚會物的殘留,從而能提高產(chǎn)品的良率。
附圖說明
下面結(jié)合附圖和具體實施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明:
圖1是硅基MEMS運(yùn)動傳感器的示意圖;
圖2A-圖2C是現(xiàn)有鍺層圖形化方法各步驟中的結(jié)構(gòu)示意圖;
圖3是現(xiàn)有鍺層圖形化方法形成的鍺層圖形化后的照片;
圖4是本發(fā)明實施例鍺層圖形化方法的流程圖;
圖5A-圖5E是本發(fā)明實施例鍺層圖形化方法各步驟中的結(jié)構(gòu)示意圖;
圖6是本發(fā)明實施例鍺層圖形化方法形成的鍺層圖形化后的照片。
具體實施方式
在說明本發(fā)明實施例鍺層圖形化方法之前,先根據(jù)附圖說明一下現(xiàn)有鍺層圖形化方法,如圖2A至圖2C所示,是現(xiàn)有鍺層圖形化方法各步驟中的結(jié)構(gòu)示意圖;現(xiàn)有鍺層圖形化方法包括步驟:
步驟1、如圖2A所示,提供一硅晶圓201,在所述硅晶圓201表面形成鍺層202。
步驟2、如圖2A所示,采用光刻工藝形成光刻膠203圖形定義出所述鍺層需要刻蝕的區(qū)域。
步驟3、如圖2B所示,采用反應(yīng)離子刻蝕工藝對所述鍺層202進(jìn)行鍺刻蝕,鍺刻蝕會將所述鍺層需要刻蝕的區(qū)域的鍺層202全部去除,留下的鍺層單獨(dú)用標(biāo)記202a表示。
所述鍺刻蝕過程中會發(fā)生再沉積形成鍺基聚合物204。鍺基聚合物204會形成于光刻膠203的頂部表面和側(cè)面。
步驟4、如圖2B所示,進(jìn)行光刻膠203的剝離,在光刻膠剝離過程中,由于具有鍺基聚合物204的殘留,故光刻膠203無法完全去除干凈,同時鍺基聚合物204也無法完全去除干凈,最后會產(chǎn)生光刻膠203和鍺基聚合物204的殘留?,F(xiàn)有方法中,這種鍺基聚合物204的殘留很難去除,對產(chǎn)品的良率產(chǎn)生了很大的影響。
如圖3所示,是現(xiàn)有鍺層圖形化方法形成的鍺層圖形化后的照片;可以看出,在鍺層202a的表面具有鍺基聚合物204。
如圖4所示,是本發(fā)明實施例鍺層圖形化方法的流程圖;如圖5A至圖5E所示,是本發(fā)明實施例鍺層圖形化方法各步驟中的結(jié)構(gòu)示意圖;本發(fā)明實施例鍺層圖形化方法包括如下步驟:
步驟11、如圖5A所示,提供一硅晶圓301,在所述硅晶圓301表面形成鍺層302。
步驟12、如圖5A所示,采用光刻工藝形成光刻膠303圖形定義出所述鍺層需要刻蝕的區(qū)域。
步驟13、如圖5B所示,采用反應(yīng)離子刻蝕工藝對所述鍺層302進(jìn)行第一次鍺刻蝕,所述第一次鍺刻蝕過程中會發(fā)生再沉積形成鍺基聚合物304,所述第一次鍺刻蝕完成后在刻蝕區(qū)域外保留一定厚度的所述鍺層302b且保留的所述鍺層302b的厚度滿足在后續(xù)步驟14的原位刻蝕處理中用于對底部的所述硅晶圓301的硅進(jìn)行保護(hù)。未被刻蝕的所述鍺層用標(biāo)記302a標(biāo)示,刻蝕區(qū)域外保留的所述鍺層用標(biāo)記302b表示。
所述第一次鍺刻蝕的刻蝕氣體都為氯源氣體,形成的所述鍺基聚合物304為氯化鍺基聚合物304。較佳為,所述氯源氣體為氯氣或三氯化硼。
所述主刻蝕完成后在刻蝕區(qū)域還保留的所述鍺層302b的厚度為
步驟14、如圖5C所示,保持所述硅晶圓301的位置不變對所述硅晶圓301正面進(jìn)行去除所述鍺基聚合物304的原位刻蝕處理;所述原位刻蝕處理中所述鍺層需要刻蝕的區(qū)域外的硅通過所保留的所述鍺層302b保護(hù)。所述原位刻蝕處理后光刻膠303也會有一定的消耗。
所述原位刻蝕處理的刻蝕氣體為氟源氣體或氧源氣體。較佳為,所述氟源氣體包括四氟化碳,六氟化硫等;所述氧源氣體為氧氣。由于在所述鍺層需要刻蝕的區(qū)域外的保留由一定厚度的所述鍺層302b,利用鍺和硅之間具有較高的刻蝕速率差,如F對鍺和硅之間的刻蝕速率差較大,如果沒有鍺,鍺F會對底部的硅產(chǎn)生較多的刻蝕,從而影響形成于硅晶圓301上的器件的性能;所以本發(fā)明實施例方法實現(xiàn)了通過鍺層對所述鍺層需要刻蝕的區(qū)域外的硅的保護(hù)。
步驟15、如圖5D所示,保持所述硅晶圓的位置不變采用反應(yīng)離子刻蝕工藝對所述鍺層進(jìn)行第二次鍺刻蝕,所述第二次鍺刻蝕將所述鍺層需要刻蝕的區(qū)域的所述鍺層302b全部去除。所述第二次鍺刻蝕的刻蝕氣體和所述第二次鍺刻蝕的刻蝕氣體相同。
步驟16、如圖5E所示,對去除了所述鍺基聚合物304后的所述硅晶圓301進(jìn)行光刻膠303的剝離。
如圖6所示,是本發(fā)明實施例鍺層圖形化方法形成的鍺層圖形化后的照片;和圖3比較可以看出,在鍺層302a的表面不再具有鍺基聚合物。
本發(fā)明實施例硅基MEMS運(yùn)動傳感器的制造方法中整合了本發(fā)明實施例鍺層4圖形化方法,硅基MEMS運(yùn)動傳感器的結(jié)構(gòu)請參考圖1所示,本發(fā)明實施例硅基MEMS運(yùn)動傳感器的制造方法包括如下步驟:
步驟一、提供具有空腔結(jié)構(gòu)的第一硅晶圓101,所述第一硅晶圓101鍵合在所述第二硅晶圓102的第一面上。
所述第一硅晶圓101和所述第二硅晶圓102之間通過氧化層如二氧化硅2鍵合。
步驟二、在所述第二硅晶圓102上進(jìn)行深硅刻蝕形成硅基MEMS運(yùn)動傳感器的固定電極和可動電極,圖1中溝槽3為深硅刻蝕形成的溝槽。
步驟三、在所述第二硅晶圓102的第二面上形成鍺層4的圖形,以圖形化后的所述鍺層4作為第一鍵合層且所述第一鍵合層都位于所述固定電極上;鍺層4圖形化方法包括如下步驟:
步驟11、在所述第二硅晶圓102的第二面形成鍺層4。
步驟12、采用光刻工藝形成光刻膠圖形定義出所述鍺層4需要刻蝕的區(qū)域。
步驟13、采用反應(yīng)離子刻蝕工藝對所述鍺層4進(jìn)行第一次鍺刻蝕,所述第一次鍺刻蝕過程中會發(fā)生再沉積形成鍺基聚合物,所述第一次鍺刻蝕完成后在刻蝕區(qū)域外保留一定厚度的所述鍺層4且保留的所述鍺層4的厚度滿足在后續(xù)步驟14的原位刻蝕處理中用于對底部的所述第二硅晶圓102的第二面的硅進(jìn)行保護(hù)。
所述第一次鍺刻蝕的刻蝕氣體都為氯源氣體,形成的所述鍺基聚合物304為氯化鍺基聚合物304。較佳為,所述氯源氣體為氯氣或三氯化硼。
所述主刻蝕完成后在刻蝕區(qū)域還保留的所述鍺層302b的厚度為
步驟14、保持所述第二硅晶圓102的位置不變對所述第二硅晶圓102的第二面進(jìn)行去除所述鍺基聚合物的原位刻蝕處理;所述原位刻蝕處理中所述鍺層4需要刻蝕的區(qū)域外的硅通過所保留的所述鍺層4保護(hù)。
所述原位刻蝕處理的刻蝕氣體為氟源氣體或氧源氣體。較佳為,所述氟源氣體包括四氟化碳,六氟化硫等;所述氧源氣體為氧氣。由于在所述鍺層需要刻蝕的區(qū)域外的保留由一定厚度的所述鍺層,利用鍺和硅之間具有較高的刻蝕速率差,如F對鍺和硅之間的刻蝕速率差較大,如果沒有鍺,鍺F會對底部的硅產(chǎn)生較多的刻蝕,從而影響形成于所述第二硅晶圓102上的器件的性能;所以本發(fā)明實施例方法實現(xiàn)了通過鍺層對所述鍺層需要刻蝕的區(qū)域外的硅的保護(hù)。
步驟15、保持所述第二硅晶圓102的位置不變采用反應(yīng)離子刻蝕工藝對所述鍺層4進(jìn)行第二次鍺刻蝕,所述第二次鍺刻蝕將所述鍺層4需要刻蝕的區(qū)域的所述鍺層4全部去除。所述第二次鍺刻蝕的刻蝕氣體和所述第二次鍺刻蝕的刻蝕氣體相同。
步驟16、對去除了所述鍺基聚合物后的所述第二硅晶圓102進(jìn)行光刻膠的剝離。
步驟三、提供第三硅晶圓103,在所述第三硅晶圓103上形成CMOS集成電路。
CMOS集成電路的頂部形成有層間膜5,各層層間膜5之間具有金屬層,并通過頂層金屬層(TM)6實現(xiàn)電極的引出,最頂層的層間膜5一般采用氮化硅并作為鈍化層,鈍化層將需要引出頂層金屬層6的區(qū)域打開。
步驟四、在所述第三硅晶圓103的頂層金屬6以及鈍化層表面形成第二鍵合層7,通過所述第一鍵合層和所述第二鍵合層7實現(xiàn)所述第三硅晶圓103和所述第二硅晶圓102的共晶鍵合并實現(xiàn)電極連接。
所述第二鍵合層7由多層金屬疊加而成或者由單層金屬組成;其中,所述第二鍵合層7的多層金屬疊加結(jié)構(gòu)為由Ti、TiN和Al疊加而成的結(jié)構(gòu);所述第二鍵合層7的單層金屬結(jié)構(gòu)為Al層。
以上通過具體實施例對本發(fā)明進(jìn)行了詳細(xì)的說明,但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下,本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn),這些也應(yīng)視為本發(fā)明的保護(hù)范圍。