堆疊半導(dǎo)體器件及其形成方法
【專利摘要】本發(fā)明提供了一種堆疊半導(dǎo)體器件，包括第一襯底。多層互連件設(shè)置在第一襯底上方。金屬部分設(shè)置在多層互連件上方。第一接合部件位于金屬部分上方。第二襯底具有正面。腔在第二襯底中從正面延伸到深度D。腔具有內(nèi)表面。停止層設(shè)置在腔的內(nèi)表面上方?？梢苿?dòng)結(jié)構(gòu)設(shè)置在第二襯底的正面上方并懸于腔上?？梢苿?dòng)結(jié)構(gòu)包括介電膜、位于介電膜上方的金屬單元以及位于金屬單元上方的覆蓋介電層。第二接合部件位于覆蓋介電層上方并接合至第一接合部件。第二接合部件延伸穿過覆蓋介電層并電連接至金屬單元。本發(fā)明還提供了堆疊半導(dǎo)體器件的形成方法。
【專利說明】堆疊半導(dǎo)體器件及其形成方法
[0001]相關(guān)申請(qǐng)
[0002]本申請(qǐng)要求于2013年3月13日提交的名稱為“Stacked Semiconductor Deviceand Method of Forming the Same”的美國臨時(shí)專利申請(qǐng)第61/780，047號(hào)的優(yōu)先權(quán),該申請(qǐng)的全部內(nèi)容結(jié)合于此作為參考。
[0003]本申請(qǐng)涉及與其同日提交的名稱為“Stacked Semiconductor Device and Methodof Forming the Same”(代理人案卷號(hào)TSMC2013-0065)的共同轉(zhuǎn)讓的第61/779，992號(hào)美國專利申請(qǐng)，該申請(qǐng)全部內(nèi)容結(jié)合于此作為參考。
【技術(shù)領(lǐng)域】
[0004]一般地，本發(fā)明涉及堆疊半導(dǎo)體器件，更具體而言，涉及包括微機(jī)電系統(tǒng)(MEMS)器件和互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件的堆疊半導(dǎo)體器件以及形成該堆疊半導(dǎo)體器件的方法。
【背景技術(shù)】
[0005]微機(jī)電系統(tǒng)(MEMS)器件是具有超小型部件的一種科技產(chǎn)品。MEMS器件可以具有在微米尺寸范圍內(nèi)的部件，有時(shí)具有在納米尺寸范圍內(nèi)的部件。典型的MEMS器件可以包括加工電路以及用于各種類型的傳感器的機(jī)械部件。MEMS應(yīng)用包括慣性傳感器應(yīng)用，諸如運(yùn)動(dòng)傳感器、加速計(jì)和陀螺儀。其他MEMS應(yīng)用包括諸如可移動(dòng)反射鏡的光學(xué)應(yīng)用、諸如RF開關(guān)和諧振器的RF應(yīng)用以及生物感測(cè)結(jié)構(gòu)。
[0006]對(duì)具有較高性能的較小的IC的需求促進(jìn)了堆疊器件的發(fā)展，其中堆疊器件中的一個(gè)器件專門用于MEMS應(yīng)用，而堆疊器件中的其他器件專門用于邏輯電路或其他類型的CMOS電路。然而，由于不同電路制造技術(shù)的集成問題，難以制造具有多種類型功能的堆疊半導(dǎo)體器件。為嘗試并進(jìn)一步改進(jìn)這些集成半導(dǎo)體器件的性能，已經(jīng)應(yīng)用了各種針對(duì)包括MEMS器件和CMOS器件的這些堆疊半導(dǎo)體器件的配置和制造方法的技術(shù)。
【發(fā)明內(nèi)容】
[0007]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種形成堆疊半導(dǎo)體器件的方法，所述方法包括:提供具有正面的第一襯底；從所述正面對(duì)所述第一襯底的一部分進(jìn)行蝕刻以形成腔；用犧牲材料填充所述腔；在所述犧牲材料以及所述第一襯底的正面的上方形成柔性介電膜；在所述柔性介電膜上方形成金屬單元；在所述金屬單元和所述柔性介電膜上方形成覆蓋介電層；對(duì)部分所述覆蓋介電層進(jìn)行蝕刻以露出所述金屬單元；形成位于所述覆蓋介電層上方并與所述金屬單元接觸的第一接合部件；對(duì)所述覆蓋介電層和所述柔性介電膜的一部分進(jìn)行蝕刻，從而形成貫穿孔以露出部分所述犧牲材料；通過所述貫穿孔從所述腔中去除所述犧牲材料，從而形成懸于所述腔上方的可移動(dòng)結(jié)構(gòu)，所述可移動(dòng)結(jié)構(gòu)包括所述柔性介電膜、所述金屬單元和所述覆蓋介電層；提供第二襯底，具有設(shè)置在所述第二襯底上方的至少一個(gè)晶體管；形成位于所述至少一個(gè)晶體管上方并電連接至所述至少一個(gè)晶體管的多層互連件；在所述多層互連件上方形成金屬部分；在部分所述金屬部分上方形成第二接合部件；以及將所述第二接合部件接合至所述第一接合部件。
[0008]在該方法中，所述可移動(dòng)結(jié)構(gòu)的部分所述金屬單元和部分所述金屬部分構(gòu)建具有可變電容的微加工電容器。
[0009]該方法進(jìn)一步包括:在用所述犧牲材料填充所述腔之前，在所述腔的內(nèi)表面以及所述第一襯底的正面上形成停止層。
[0010]在該方法中，所述犧牲材料相對(duì)于所述柔性介電膜的蝕刻選擇性的比率大于20。[0011 ] 在該方法中，所述犧牲材料包含多晶硅或非晶硅。
[0012]該方法進(jìn)一步包括:形成襯底通孔(TSV)，所述襯底通孔從與所述正面相對(duì)的背面延伸穿過所述第一襯底以電連接至所述金屬單元。
[0013]該方法進(jìn)一步包括:減小所述第一襯底的厚度，在減小所述第一襯底的厚度之后，所述第一襯底的寬度W1小于所述第二襯底的寬度w2。
[0014]該方法進(jìn)一步包括:在形成所述柔性介電膜之前，在所述第一襯底的正面上方形成金屬段。
[0015]該方法進(jìn)一步包括:在所述金屬段和所述第一襯底的正面之間形成介電層。
[0016]在該方法中，所述介電膜的厚度與所述金屬單元的厚度的比率在約2至約7的范圍內(nèi)。
[0017]該方法進(jìn)一步包括:在所述第一接合部件的外部形成凹槽，所述凹槽延伸穿過所述覆蓋介電層、所述柔性介電膜和部分所述第一襯底。
[0018]該方法進(jìn)一步包括:在部分所述金屬部分的上方形成介電凸塊。
[0019]在該方法中，接合的第一接合部件和第二接合部件的一部分構(gòu)成密封環(huán)，所述密封環(huán)環(huán)繞所述可移動(dòng)結(jié)構(gòu)。
[0020]根據(jù)本發(fā)明的另一方面，提供了一種形成堆疊半導(dǎo)體器件的方法，所述方法包括:提供具有正面的第一襯底；從所述正面對(duì)所述第一襯底的一部分進(jìn)行蝕刻以形成腔；用犧牲材料填充所述腔；在所述犧牲材料以及所述第一襯底的正面的上方形成柔性介電膜；在所述柔性介電膜上方形成頂部電極；在所述頂部電極和所述柔性介電膜的上方形成覆蓋介電層；對(duì)部分所述覆蓋介電層進(jìn)行蝕刻以露出所述頂部電極；形成位于所述覆蓋介電層上方且與所述頂部電極接觸的第一接合部件；對(duì)所述覆蓋介電層和所述柔性介電膜的一部分進(jìn)行蝕刻，從而形成貫穿孔以露出部分所述犧牲材料；通過所述貫穿孔從所述腔中去除所述犧牲材料，從而形成懸于所述腔上方的可移動(dòng)結(jié)構(gòu)，所述可移動(dòng)結(jié)構(gòu)包括所述柔性介電膜、所述頂部電極和所述覆蓋介電層；在第二襯底上方形成多層互連件；在所述多層互連件上方形成底部電極；在所述底部電極上方形成第二接合部件；以及將所述第二接合部件接合至所述第一接合部件，其中，所述頂部電極和所述底部電極構(gòu)建具有可變電容的電容器。
[0021]該方法進(jìn)一步包括:在用所述犧牲材料填充所述腔之前，在所述腔的內(nèi)表面以及所述第一襯底的正面上形成停止層。
[0022]在該方法中，所述犧牲材料與所述停止層的蝕刻選擇性的比率大于20。
[0023]在該方法中，所述犧牲材料與所述柔性介電膜的蝕刻選擇性的比率大于20。
[0024]該方法進(jìn)一步包括:在形成所述柔性介電膜之前，在填充的犧牲材料以及所述第一襯底的正面的上方形成介電層和金屬段。
[0025]在該方法中，所述頂部電極包括至少一個(gè)信號(hào)元件和鄰近所述至少一個(gè)信號(hào)元件的至少一個(gè)下拉元件，所述至少一個(gè)信號(hào)元件和所述至少一個(gè)下拉元件通過間隙間隔開。
[0026]根據(jù)本發(fā)明的又一方面，提供了一種堆疊半導(dǎo)體器件，包括:第一襯底，具有設(shè)置在所述第一襯底上方的至少一個(gè)晶體管；多層互連件，設(shè)置在所述至少一個(gè)晶體管上方并電連接至所述至少一個(gè)晶體管；金屬部分，設(shè)置在所述多層互連件上方；第一接合部件，位于所述金屬部分上方；第二襯底，具有正面；腔，從所述正面以深度D延伸到所述第二襯底中D，所述腔具有內(nèi)表面；停止層，位于所述腔的內(nèi)表面上方；可移動(dòng)結(jié)構(gòu)，設(shè)置在所述第二襯底的正面上方并懸于所述腔的上方，所述可移動(dòng)結(jié)構(gòu)包括位于所述正面上方并懸于所述腔上方的介電膜、位于所述介電膜上方的金屬單元和位于所述金屬單元上方的覆蓋介電層；以及第二接合部件，在所述覆蓋介電層上方與所述第一接合部件接合，其中，所述第二接合部件延伸穿過所述覆蓋介電層并電連接至所述金屬單元。
【專利附圖】
【附圖說明】
[0027]根據(jù)下面的詳細(xì)描述和附圖可以更好地理解本發(fā)明的各方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有按比例繪制。實(shí)際上，為了清楚論述起見，各種部件的尺寸可以被任意增大或減小。
[0028]圖1A和圖1B是根據(jù)本發(fā)明的至少一個(gè)實(shí)施例的形成包括MEMS器件和CMOS器件的堆疊半導(dǎo)體器件的方法的流程圖。
[0029]圖2A至圖2K是根據(jù)本發(fā)明的一個(gè)或多個(gè)實(shí)施例處于各個(gè)制造階段的堆疊半導(dǎo)體器件中的MEMS器件的截面圖。
[0030]圖3A至圖3E是根據(jù)本發(fā)明的一個(gè)或多個(gè)實(shí)施例處于各個(gè)制造階段的堆疊半導(dǎo)體器件中的CMOS器件的截面圖。
[0031]圖4A和圖4B是根據(jù)本發(fā)明的至少一個(gè)實(shí)施例處于各個(gè)制造階段的包括MEMS器件和CMOS器件的堆疊半導(dǎo)體器件的截面圖。
[0032]圖5A至圖5E是根據(jù)本發(fā)明的一些實(shí)施例處于各個(gè)制造階段的包括MEMS器件和CMOS器件的堆疊半導(dǎo)體器件的截面圖。
【具體實(shí)施方式】
[0033]在下面詳細(xì)論述示例性實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的發(fā)明構(gòu)思。所論述的具體實(shí)施例僅是示例性的，而不是限制本發(fā)明的范圍。而且，提及的諸如“頂部”、“正面”、“底部”和“背面”的相對(duì)位置術(shù)語用于提供元件之間的相對(duì)關(guān)系，而不用于暗示任何絕對(duì)方向。為了簡(jiǎn)明和清楚起見，可以任意地以不同比例對(duì)各種部件進(jìn)行繪制。
[0034]根據(jù)本發(fā)明的一個(gè)或多個(gè)實(shí)施例，堆疊半導(dǎo)體器件包括接合至互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件的微機(jī)電系統(tǒng)(MEMS)器件。MEMS器件包括運(yùn)動(dòng)傳感器(例如陀螺儀或加速計(jì))、RF MEMS器件(例如RF開關(guān)、諧振器或過濾器)、MEMS磁力計(jì)、光學(xué)MEMS器件(例如MEMS微反射鏡)、MEMS振蕩器、MEMS麥克風(fēng)和/或任何其他MEMS類型的器件。CMOS器件包括邏輯器件、存儲(chǔ)器件(例如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、射頻(RF)器件、輸入/輸出(I/O)器件、芯片上系統(tǒng)(SoC)、其他適合類型的器件或它們的組合。
[0035]圖1A和圖1B是根據(jù)本發(fā)明的至少一個(gè)實(shí)施例形成包括MEMS器件和CMOS器件的堆疊半導(dǎo)體器件的方法100的流程圖。圖2A至圖2K、圖3A至圖3E、圖4A和圖4B以及圖5A至圖5E是根據(jù)圖1A和圖1B的方法100的各個(gè)實(shí)施例處于各個(gè)制造階段的包括MEMS器件200和CMOS器件300的堆疊半導(dǎo)體器件400 (或500)的截面圖?？梢栽趫D1A和圖1B的方法100之前、期間或之后提供其他工藝。各個(gè)附圖已被簡(jiǎn)化以便更好地理解本發(fā)明的發(fā)明構(gòu)思。
[0036]現(xiàn)參照?qǐng)D1A和圖1B，方法100中的操作101至113用于堆疊半導(dǎo)體器件中的MEMS器件。方法100中的操作114至117用于堆疊半導(dǎo)體器件中的CMOS器件。方法100中的操作118用于將MEMS器件接合至CMOS器件以形成堆疊半導(dǎo)體器件。方法100的流程開始于操作101。在操作101中，提供具有正面(front surface)的第一襯底。接下來，方法100繼續(xù)進(jìn)行操作102，其中，從正面對(duì)第一襯底的一部分進(jìn)行蝕刻以在第一襯底中形成腔。
[0037]圖2A至圖2K是根據(jù)本發(fā)明的一個(gè)或多個(gè)實(shí)施例處于各個(gè)制造階段的堆疊半導(dǎo)體器件中的MEMS器件200的截面圖。參照?qǐng)D2A，該附圖是執(zhí)行操作101和102之后的MEMS器件200的襯底201 (也被稱為MEMS襯底201)的一部分的放大截面圖。在一些實(shí)施例中，襯底201包括在晶圓形式的襯底201上標(biāo)記的多個(gè)MEMS芯片。通過晶圓上的MEMS芯片之間的劃線來劃分多個(gè)MEMS芯片。根據(jù)本發(fā)明的一個(gè)或多個(gè)實(shí)施例，在MEMS襯底201的芯片區(qū)域內(nèi)形成至少一個(gè)MEMS器件200。MEMS襯底201將經(jīng)歷清潔、沉積、圖案化、蝕刻、釋放和摻雜步驟中的許多步驟來形成前文所述的至少一個(gè)MEMS器件。在本文中術(shù)語“襯底”通常是指在其上形成各種層和MEMS結(jié)構(gòu)的塊狀襯底。在一些實(shí)施例中，塊狀襯底包括硅襯底、絕緣體上硅(SOI)襯底或鍺襯底。這些層的實(shí)例包括介電層、摻雜層、多晶硅層或?qū)щ妼?。在圖2A至圖2K的實(shí)施例中，MEMS器件200是指RF MEMS開關(guān)器件。RF MEMS開關(guān)器件包括微加工電容器的柔性頂部電極。根據(jù)電容器的柔性頂部電極的向上狀態(tài)和向下狀態(tài)，RF MEMS開關(guān)器件的電容作為控制RF信號(hào)的傳輸?shù)拈_關(guān)是可變的。
[0038]參照?qǐng)D2A，MEMS襯底201是指硅襯底。MEMS襯底201具有正面201A。在MEMS襯底201中形成腔202。在一些實(shí)施例中，實(shí)施在包含氟的氣氛中的干蝕刻工藝以對(duì)MEMS襯底201的一部分進(jìn)行蝕刻，從而形成腔202。腔202具有從正面201A延伸到MEMS襯底201中的深度D。深度D大于I微米以確保稍后形成的柔性頂部電極的運(yùn)動(dòng)。腔202具有包括底面和側(cè)壁表面的內(nèi)表面。
[0039]再次參照?qǐng)D1A，方法100繼續(xù)進(jìn)行操作103，其中，可選地在腔的內(nèi)表面以及第一襯底的正面上形成停止層。
[0040]圖2B是執(zhí)行操作103之后的MEMS器件200的截面圖。可選地，在腔202的內(nèi)表面以及MEMS襯底201的正面201A上形成停止層204。停止層204可以包括氧化硅、氮化硅、氮氧化硅、TEOS氧化物、磷硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、氟化硅玻璃(FSG)、碳摻雜的氧化硅、低k介電材料或它們的組合。與隨后形成的犧牲材料相比，停止層204具有較高的耐蝕刻性或耐拋光性。在一個(gè)實(shí)例中，停止層204可以是沿著腔202的內(nèi)表面和MEMS襯底201的正面201A的共形襯層。停止層204的厚度小于腔202的深度D。停止層204的形成方法包括化學(xué)汽相沉積(CVD)、低壓CVD (LPCVD)、大氣壓CVD (APCVD)、等離子體增強(qiáng)CVD (PECVD)、熱氧化或它們的組合。
[0041]再次參照?qǐng)D1A，方法100繼續(xù)進(jìn)行操作104，其中，用犧牲材料填充腔。
[0042]圖2C是執(zhí)行操作104之后的MEMS器件200的截面圖。在MEMS襯底201的正面201A上用犧牲材料206過填充腔202至停止層204的頂面之上的平面。在至少一個(gè)實(shí)例中，犧牲材料206包括多晶硅、非晶硅或與在操作103中所形成的停止層204相比具有較小的耐蝕刻性或耐拋光性的其他適合的材料?？梢酝ㄟ^CVD、PECVD或低壓化學(xué)汽相沉積(LPCVD)來形成犧牲材料206。對(duì)犧牲材料206實(shí)施諸如化學(xué)機(jī)械拋光(CMP)工藝和/或蝕刻工藝的平坦化操作以減少犧牲材料206的厚度，從而露出停止層204的一部分。當(dāng)露出停止層204的頂面時(shí)可以停止平坦化操作。在一個(gè)實(shí)例中，犧牲材料206與停止層204的去除速率的比率大于約20。在至少一個(gè)實(shí)施例中，平坦化的犧牲材料206的頂面在MEMS襯底201的正面201A上與停止層204的頂面基本共面。在一些實(shí)施例中，在平坦化操作期間完全去除正面201A上的停止層204。平坦化的犧牲材料206的頂面與MEMS襯底201的正面201A基本共面。在某些實(shí)施例中，如果在平坦化操作期間MEMS襯底201相對(duì)于犧牲材料206具有更高的耐蝕刻性或耐拋光性，則在操作103中不形成停止層204。
[0043]再次參照?qǐng)D1A，方法100繼續(xù)進(jìn)行操作105，其中，可選地，在填充的犧牲材料以及第一襯底的正面的上方形成介電層。接下來，方法100繼續(xù)進(jìn)行操作106，其中，可選地在介電層上形成金屬段(metal segment)。
[0044]圖2D是執(zhí)行操作105和106之后的MEMS器件200的截面圖。在MEMS襯底201的正面201A上，介電層203形成在填充的犧牲材料206和停止層204上。介電層203在隨后的蝕刻工藝中比犧牲材料206具有更高的耐蝕刻性，以將介電層203與犧牲材料206的頂面分離。下文中將描述具體內(nèi)容。在一些實(shí)例中，介電層203包括氧化硅、氮化硅或氮氧化硅。在某些實(shí)例中，介電層203的厚度在約500埃至約1200埃的范圍內(nèi)。介電層203的形成方法包括化學(xué)汽相沉積(CVD)、低壓CVD (LPCVD)、大氣壓CVD (APCVD)、等離子體增強(qiáng)CVD (PECVD)、熱氧化或它們的組合。
[0045]仍參照?qǐng)D2D，使用各種沉積工藝、光刻圖案化工藝、蝕刻工藝或它們的組合來形成金屬層，以在介電層203上形成金屬段205A至205C。在一些實(shí)例中，金屬層包括招、銅、招/銅合金、鈦、鉭、鎢、金屬硅化物、金或它們的組合。在某些實(shí)例中，金屬段205A至205C的厚度在約3000埃至約7000埃的范圍內(nèi)。
[0046]再次參照?qǐng)D1A，方法100繼續(xù)進(jìn)行操作107，其中，在第一襯底的正面上方形成柔性介電膜。
[0047]圖2E是執(zhí)行操作107之后的MEMS器件200的截面圖。在金屬段205A至205C和介電層203的上方形成介電層207。介電層207提供機(jī)械強(qiáng)度和剛性以用作MEMS器件200中的可移動(dòng)結(jié)構(gòu)的柔性懸浮膜或橫梁。介電層207也被稱為介電膜207。在某些實(shí)例中，介電膜207的厚度T在約0.5微米至約5微米范圍內(nèi)。介電膜207可以包括氧化硅、氮化硅、氮氧化硅或任何適合的材料。介電膜207的形成方法包括化學(xué)汽相沉積(CVD)、低壓CVD(LPCVD)、大氣壓CVD(APCVD)、等離子體增強(qiáng)CVD(PECVD)或它們的組合。
[0048]在形成介電膜207之后，在介電膜207中形成開口 209以露出金屬段205B和205C的一部分。使用各種光刻圖案化工藝、包括干蝕刻或濕蝕刻的蝕刻工藝來形成開口 209。
[0049]再次參照?qǐng)D1A，方法100繼續(xù)進(jìn)行操作108，其中，在第一襯底的正面上方金屬單元形成在柔性介電膜上。
[0050]圖2F是執(zhí)行操作108之后的MEMS器件200的截面圖。在介電膜207上、沿著開口 209的內(nèi)表面以及在金屬段205B和205C的露出部分上共形形成金屬層。使用各種光刻圖案化工藝、蝕刻工藝或它們的組合對(duì)金屬層進(jìn)行圖案化從而在介電膜207上方形成金屬單元211A至211D。在一些實(shí)例中，金屬單元211A至211D包括鋁、銅、鋁/銅合金、鈦、鉭、鎢、金屬硅化物、金或它們的組合。在某些實(shí)例中，金屬單元21IA至21ID的厚度在約3000埃至約7000埃的范圍內(nèi)。
[0051]金屬單元21IA至21IC被稱為MEMS器件200的頂部電極。金屬單元21IB和21IC分別地位于介電膜207的一部分上、沿著開口 209的內(nèi)表面以及位于金屬段205B和205C的露出部分上。被配置成從MEMS器件200連接電源的金屬單元211B和211C是頂部電極的下拉元件。金屬單元211A與金屬單元211B和211C鄰近。金屬單元211A通過間隙與金屬單元211B和211C間隔開，該金屬單元211A被配置成傳輸MEMS器件200的信號(hào)。金屬單元21IA被稱為頂部電極的信號(hào)元件。
[0052]再次參照?qǐng)D1A，方法100繼續(xù)進(jìn)行操作109，其中，在金屬單元和柔性介電膜的上方形成覆蓋介電層。接下來，方法100繼續(xù)進(jìn)行操作110，其中，對(duì)部分覆蓋介電層進(jìn)行蝕刻以露出金屬單兀。
[0053]圖2G是執(zhí)行操作109和110之后的MEMS器件200的截面圖。在金屬單元21IA至211D上、沿著開口 209的內(nèi)表面以及在介電膜207的露出部分上共形地形成覆蓋介電層213。覆蓋介電層213可以包括氧化硅、氮化硅、氮氧化硅或任何適合的材料。在某些實(shí)例中，覆蓋介電層213的厚度在約500埃至約1200埃的范圍內(nèi)。覆蓋介電層213的形成方法包括化學(xué)汽相沉積(CVD)、低壓CVD (LPCVD)、大氣壓CVD (APCVD)、等離子體增強(qiáng)CVD (PECVD)或它們的組合。覆蓋介電層213可以在后續(xù)的諸如接合或犧牲材料206去除的工藝中保護(hù)下面的金屬單元211A至211D或頂部電極免受損害。
[0054]在覆蓋介電層213中形成多個(gè)通孔215以露出金屬單元211B、211C和211D的一部分。使用各種光刻圖案化工藝、包括干蝕刻或濕蝕刻的蝕刻工藝來形成通孔215。
[0055]參照?qǐng)D1B，方法100繼續(xù)進(jìn)行操作111，其中，第一接合部件形成在覆蓋介電層上方且與金屬單元接觸。
[0056]圖2H是執(zhí)行操作111之后的MEMS器件200的截面圖。接合部件217A和217B形成在部分覆蓋介電層213上、多個(gè)通孔215中且分別地與金屬單元211B、211C和211D接觸。接合部件(217A和217B)包括諸如金屬材料的導(dǎo)電材料或半導(dǎo)體材料。接合部件的金屬材料包括鋁、銅或鋁/銅合金。接合部件的半導(dǎo)體材料包括硅或鍺。通過在圖案化的覆蓋介電層213上沉積導(dǎo)電材料并過填充通孔215，然后根據(jù)MEMS器件200的設(shè)計(jì)要求對(duì)導(dǎo)電材料進(jìn)行圖案化來形成接合部件(217A和217B)。沉積工藝包括化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、等離子體增強(qiáng)CVD(PECVD)、低壓CVD(LPCVD)、原子層CVD(ALCVD)、大氣壓CVD(APCVD)、其他沉積方法或它們的組合。使用光刻圖案化工藝、蝕刻工藝、其他適合的工藝或它們的組合對(duì)導(dǎo)電材料進(jìn)行圖案化。
[0057]接合部件217A分別與金屬單元211B和211C接觸，被配置成提供從外部電源到MEMS器件200的頂部電極的下拉元件(金屬單元211B和211C)的電通路。接合部件217B位于MEMS器件200的邊緣并環(huán)繞接合部件217A、頂部電極的信號(hào)元件(金屬單元211A)和頂部電極的下拉元件(金屬單元211B和211C)形成閉環(huán)的密封環(huán)。接合部件217B形成在金屬單元211D上方。當(dāng)存在金屬單元211D時(shí)，接合部件217B與位于金屬單元211B或211C上方的接合部件217A基本共面。由于接合部件217A和接合部件217B的共面性，MEMS器件200能夠在后續(xù)的接合工藝中與CMOS器件具有更好的接合界面和接合強(qiáng)度。
[0058]再次參照?qǐng)D1B，方法100繼續(xù)進(jìn)行操作112，其中，對(duì)部分的覆蓋介電層和柔性介電膜進(jìn)行蝕刻以露出部分的填充的犧牲材料。在一些實(shí)施例中，如果在操作105中形成介電層，則蝕刻位于填充的犧牲材料上方的部分介電層進(jìn)行蝕刻。
[0059]圖21是執(zhí)行操作112之后的MEMS器件200的截面圖。在圖2H示出的MEMS器件200中形成貫穿孔219。貫穿孔219延伸穿過覆蓋介電層213、介電膜207、介電層203和犧牲材料206的露出部分。使用各種光刻圖案化工藝、包括干蝕刻或濕蝕刻的蝕刻工藝形成貫穿孔219。在一些實(shí)例中，在包含氟的氣氛中用干蝕刻工藝形成貫穿孔219。
[0060]參照?qǐng)D2J，MEMS器件200可以進(jìn)一步包括在MEMS器件200的邊緣所形成的凹槽221A。凹槽221A位于接合部件217B的外部。凹槽221A延伸穿過覆蓋介電層213、介電膜207、介電層203和部分MEMS襯底201。使用各種光刻圖案化工藝、包括干蝕刻或濕蝕刻的蝕刻工藝來形成凹槽221A。
[0061]再次參照?qǐng)D1B，方法100繼續(xù)進(jìn)行操作113，其中，通過貫穿孔從腔中去除填充的犧牲材料，從而形成懸于腔上方的包括柔性介電膜、金屬單元和覆蓋介電層的可移動(dòng)結(jié)構(gòu)。
[0062]圖2K是執(zhí)行操作113之后的MEMS器件200的截面圖。在一些實(shí)例中，通過貫穿孔219和凹槽221A實(shí)施在包含氟的氣氛中的干蝕刻工藝，從而對(duì)填充的犧牲材料206和部分MEMS襯底201進(jìn)行各向同性蝕刻。腔202出現(xiàn)在MEMS襯底201中的介電膜207的下方，并且在圖2J所示的凹槽221A的位置形成凹槽221B。介電層203、介電膜207和覆蓋介電膜213在蝕刻工藝中比犧牲材料206和MEMS襯底201具有更高的耐蝕刻性，從而形成腔202和凹槽221B。作為實(shí)例，犧牲材料206 (和MEMS襯底201)相對(duì)于介電層203、介電層207或覆蓋介電層213的蝕刻選擇性大于20。而且，停止層204在蝕刻工藝中比犧牲材料206具有更高的耐蝕刻性，從而去除犧牲材料206并保護(hù)MEMS襯底201免受損害。
[0063]在形成腔202之后，將可移動(dòng)結(jié)構(gòu)250與MEMS襯底201 (或犧牲材料206)分離，并且可移動(dòng)結(jié)構(gòu)250懸于腔202的上方。可移動(dòng)結(jié)構(gòu)250包括夾置于可移動(dòng)頂部電極(金屬單元211A至211C)和金屬段(205A至205C)之間的介電膜207?？梢苿?dòng)結(jié)構(gòu)250進(jìn)一步包括分別位于可移動(dòng)結(jié)構(gòu)250的頂面和底面上的覆蓋介電層213和介電層203。腔202的深度D從介電層203的底面至腔202的底面。深度D大于I微米以確保可移動(dòng)結(jié)構(gòu)250的運(yùn)動(dòng)。
[0064]在圖2A至圖2K的實(shí)施例中，可移動(dòng)結(jié)構(gòu)250是設(shè)置在介電膜207的每個(gè)側(cè)面上的金屬層(例如金屬單元211A至211C或金屬段205A至205C)和介電層(例如覆蓋介電層213或介電層203)的對(duì)稱結(jié)構(gòu)。位于介電膜207的底面上方的金屬段205A至205C和介電層203可以平衡來自位于介電膜207的頂面上方的金屬單元21IA至21IC和覆蓋介電層213的應(yīng)力。由于兩側(cè)面的應(yīng)力平衡，可移動(dòng)結(jié)構(gòu)250可以不向上彎曲或向下彎曲。在某些實(shí)施例中，可移動(dòng)結(jié)構(gòu)250是僅設(shè)置在介電膜207的頂面上方的金屬層(例如金屬單元211A至211C)和介電層(例如覆蓋介電層213)的不對(duì)稱結(jié)構(gòu)。
[0065]介電膜207提供機(jī)械強(qiáng)度和剛性以在MEMS器件200中用作可移動(dòng)結(jié)構(gòu)250的懸浮膜或橫梁。在一些實(shí)例中，介電膜207的厚度與金屬單元21IA至21IC或金屬段205A至205C的厚度的比率在約2至約7的范圍內(nèi)。在某些實(shí)例中，介電膜207的厚度與介電層203或覆蓋介電層213的厚度的比率在約5至約70的范圍內(nèi)。
[0066]圖3A至圖3E是根據(jù)形成堆疊半導(dǎo)體器件400的各個(gè)實(shí)施例處于各個(gè)制造階段的堆疊半導(dǎo)體器件中的CMOS器件300的截面圖?？梢栽趫D3A至圖3E的制造階段之前、期間或之后提供其他工藝。各個(gè)附圖已被簡(jiǎn)化以便更好地理解本發(fā)明的發(fā)明構(gòu)思。
[0067]與MEMS器件200相似，在CMOS襯底的芯片區(qū)域內(nèi)形成至少一個(gè)CMOS器件300。通過晶圓形式的CMOS襯底中的CMOS芯片之間的劃線來劃分多個(gè)CMOS芯片。CMOS襯底將經(jīng)歷清潔、沉積、圖案化、蝕刻和摻雜步驟中的許多步驟以在芯片區(qū)域內(nèi)形成至少一個(gè)CMOS器件。CMOS器件包括邏輯器件、存儲(chǔ)器件(例如，靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、射頻(RF)器件、輸入/輸出(I/o)器件、芯片上系統(tǒng)(SoC)、其他適合類型的器件或它們的組合。在CMOS器件中可以形成各種器件結(jié)構(gòu)，包括晶體管、電阻器和/或電容器，可以通過互連層將這些器件結(jié)構(gòu)連接至其他集成電路。
[0068]再次參照?qǐng)D1B，方法100中的操作114至117用于堆疊半導(dǎo)體器件中的CMOS器件。方法100繼續(xù)進(jìn)行操作114，其中，提供具有至少一個(gè)晶體管的第二襯底。方法100繼續(xù)進(jìn)行操作115，其中，形成位于至少一個(gè)晶體管的上方并且電連接至該至少一個(gè)晶體管的多層互連件。方法100繼續(xù)進(jìn)行操作116，其中，在多層互連件上方形成金屬部分。
[0069]圖3A是執(zhí)行操作114至116之后的CMOS器件300的截面圖。參照?qǐng)D3A，該附圖是CMOS器件300的一部分的放大截面圖。CMOS器件300包括襯底301 (也被稱為CMOS襯底301)。在所述的實(shí)施例中，CMOS襯底301是包括硅的半導(dǎo)體襯底?？蛇x地或者另外地，CMOS襯底301包括另一元素半導(dǎo)體,諸如鍺；化合物半導(dǎo)體，包括碳化娃、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導(dǎo)體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP ;或它們的組合。襯底301可以是絕緣體上半導(dǎo)體(SOI)。CMOS器件300可以進(jìn)一步包括位于CMOS襯底301上方的各種器件結(jié)構(gòu)(未示出)。各種器件結(jié)構(gòu)可以包括晶體管、電阻器和/或電容器。
[0070]在CMOS襯底301的正面上方形成多層互連件(MLI) 350。MLI350連接至CMOS器件300的各個(gè)器件結(jié)構(gòu)或部件。MLI350包括各種導(dǎo)電部件，其可以是位于不同層中的垂直互連件，諸如通孔Vl和V2 ;以及位于不同層中的水平互連件，諸如線305A和305B。MLI350中的各種導(dǎo)電部件包括鋁、銅、鋁/硅/銅合金、鈦、氮化鈦、鎢、多晶硅、金屬硅化物或它們的組合。通過形成垂直和水平互連件的適合工藝(包括沉積、光刻圖案化和蝕刻工藝)來形成MLI350中的導(dǎo)電部件。
[0071]在層間介電(ILD)層303內(nèi)設(shè)置MLI350的各種導(dǎo)電部件。在一些實(shí)例中，ILD層303可以具有多層結(jié)構(gòu)。ILD層303可以包括二氧化硅、氮化硅、氮氧化硅、TEOS氧化物、磷硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、氟化硅玻璃(FSG)、摻碳氧化硅、低k介電材料或它們的組合。ILD層303的形成工藝包括化學(xué)汽相沉積(CVD)、PECVD, LPCVD, APCVD、其他沉積方法或它們的組合。
[0072]仍參照?qǐng)D3A，CMOS器件300進(jìn)一步包括形成在ILD層303上并連接至MLI 350的多個(gè)金屬部分(307A至307D)。通過包括沉積、光刻圖案化和蝕刻工藝的適合工藝來形成金屬部分(307A至307D)。金屬部分(307A至307D)包括導(dǎo)電材料，諸如鋁、鋁/硅/銅合金、鈦、氮化鈦、鎢、金、金屬硅化物或它們的組合。
[0073]在所述的實(shí)施例中，金屬部分307A至307C被稱為CMOS器件300中的底部電極。對(duì)應(yīng)于MEMS器件200中的頂部電極的下拉元件(金屬單元21IB和211C)，金屬部分307B和307C是底部電極的下拉元件，其被配置成從CMOS器件300連接電源。對(duì)應(yīng)于MEMS器件200中的頂部電極的信號(hào)元件(金屬單元211A)，CM0S器件300中的金屬部分307A被稱為底部電極的信號(hào)元件，其被配置成與MEMS器件200的頂部電極(金屬單元211A)協(xié)作來傳輸信號(hào)。金屬部分307A鄰近金屬部分307B和307C。金屬部分307A通過間隙與金屬部分307B和307C間隔開。金屬部件307D被配置成在隨后的工藝中連接形成在金屬部分307D上方的接合部件。
[0074]參照?qǐng)D3B，CMOS器件300進(jìn)一步包括在CMOS器件300的金屬部分(307A至307D)和露出的ILD層303上形成的介電層309。介電層309包括二氧化娃、氮化娃、氮氧化娃、TEOS氧化物、PSG、BPSG、FSG、摻碳氧化硅、低k介電材料或它們的組合。去除部分介電層309以在金屬部分307B和307C(底部電極的下拉元件)上形成介電凸塊309A。介電層309的其余部分覆蓋金屬部分307D并露出金屬部分307D的一部分。
[0075]參照?qǐng)D3C，在圖3B所示的CMOS器件300上形成保護(hù)介電層311。保護(hù)介電層311包括二氧化硅、氮化硅、氮氧化硅、TEOS氧化物、PSG、BPSG、FSG、摻碳氧化硅、低k介電材料或它們的組合。保護(hù)介電層311可以在后面的諸如接合的工藝中保護(hù)下面的金屬部分(307A至307D)或底部電極免受損害。由于在金屬部分307A上無介電凸塊309A，位于金屬部分307B和307C上的由介電凸塊309A和保護(hù)介電層311所組成的組合凸塊的高度高于單獨(dú)位于金屬部分307上的保護(hù)介電層311的高度。組合凸塊可以在堆疊器件的移動(dòng)操作期間抵抗MEMS器件200的頂部電極的下拉元件(金屬單元211B和211C)與CMOS器件300的底部電極的下拉元件(金屬部分307B和307C)接觸。如果在頂部電極和底部電極之間存在殘余的靜電場(chǎng)力，則組合凸塊309A還可以對(duì)MEMS器件200中的頂部電極提供反作用力以阻止其粘附在CMOS器件300中的底部電極上。
[0076]參照?qǐng)D3D，形成延伸穿過保護(hù)介電層311和介電層309的孔313以露出部分金屬部分307D。通過包括光刻圖案化和蝕刻工藝的適合工藝來形成孔313。
[0077]再次參照?qǐng)D1B，方法100繼續(xù)進(jìn)行操作117，其中，在部分金屬部分上方形成第二接合部件。
[0078]圖3E是執(zhí)行操作117之后的CMOS器件300的截面圖。參照?qǐng)D3E，在圖3D所示的CMOS器件300上方形成接合部件315A和315B。接合部件315A形成在部分的保護(hù)介電層311上，形成在孔313中并與金屬部分307D接觸。在MEMS器件200接合至CMOS器件300以形成堆疊半導(dǎo)體器件以后，接合部件315A被配置成通過MLI350和接合部件217A提供從外部電源到MEMS器件200的頂部電極的下拉元件的電通路。在CMOS器件300的邊緣接合部件315B形成在部分保護(hù)介電層311上。接合部件315B環(huán)繞接合部件315A、底部電極的信號(hào)元件(金屬部分307A)和底部電極的下拉元件(金屬部分307B和307C)形成閉環(huán)的密封環(huán)。在金屬部分307D上方形成接合部件315B。在一些實(shí)例中，接合部件315A與接合部件315B基本共面。
[0079]接合部件(315A和315B)包括諸如金屬材料的導(dǎo)電材料或半導(dǎo)體材料。接合部件的金屬材料包括鋁、銅或鋁/銅合金。接合部件的半導(dǎo)體材料包括硅或鍺。通過在圖案化的保護(hù)介電層311上沉積導(dǎo)電層并過填充孔313，然后根據(jù)MEMS器件200的設(shè)計(jì)要求對(duì)導(dǎo)電層進(jìn)行圖案化來形成接合部件(315A和315B)。導(dǎo)電層的沉積工藝包括化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)或其他沉積方法。使用光刻圖案化工藝、蝕刻工藝、其他適合的工藝或它們的組合對(duì)導(dǎo)電層進(jìn)行圖案化。
[0080]圖4A和圖4B是根據(jù)本發(fā)明的一個(gè)或多個(gè)實(shí)施例處于各個(gè)制造階段的包括MEMS器件200和CMOS器件300的堆疊半導(dǎo)體器件400的截面圖。
[0081]再次參照?qǐng)D1B，方法100中的操作118是用于將MEMS器件接合至CMOS器件以形成堆疊半導(dǎo)體器件。在操作118中，將第二接合部件接合至第一襯底上方的第一接合部件。
[0082]圖4A是執(zhí)行操作118之后的堆疊半導(dǎo)體器件400的截面圖。參照?qǐng)D4A，MEMS器件200接合至CMOS器件300，從而形成堆疊半導(dǎo)體器件400。在所示的實(shí)施例中，MEMS器件200的接合部件217A和217B分別接合至CMOS器件300的接合部件315A和315B。接合部件217A與接合部件315A接觸并與接合部件315A協(xié)作以電連接MEMS器件200和CMOS器件300。接合部件217B與接合部件315B接觸并與接合部件315B協(xié)作以形成閉環(huán)組合的密封環(huán)。閉環(huán)組合的密封環(huán)環(huán)繞MEMS器件200的可移動(dòng)結(jié)構(gòu)250 (包括頂部電極)、CMOS器件300的底部電極和接合部件217A和315A。閉環(huán)組合的密封環(huán)位于堆疊半導(dǎo)體器件400的邊緣，并且保護(hù)內(nèi)部的頂部電極和底部電極在后續(xù)工藝中或者在堆疊半導(dǎo)體器件400的操作中免受濕氣或其他化學(xué)物質(zhì)的損害?？梢苿?dòng)結(jié)構(gòu)250(包括頂部電極)和底部電極被密封在MEMS襯底201和CMOS襯底301之間。由于接合部件217A和217B以及接合部件315A和315B介于MEMS器件200和CMOS器件300之間，可移動(dòng)結(jié)構(gòu)250懸于CMOS器件300的正面上方。
[0083]在某些實(shí)例中，實(shí)施共晶接合工藝來接合MEMS器件200和CMOS器件300。通過加熱相接觸的兩種(或更多種)材料來實(shí)施共晶接合工藝以使這兩種(或更多種)材料相互擴(kuò)散以形成合金成分。由于接合部件(217A和217B以及315A和315B)包括金屬材料或半導(dǎo)體材料，所以共晶接合工藝可以形成金屬/金屬接合(例如A1/A1接合)界面或金屬/半導(dǎo)體材料接合(例如Al/Ge接合)界面。
[0084]參照?qǐng)D4B，在接合工藝之后，從MEMS襯底201的與可移動(dòng)結(jié)構(gòu)250相對(duì)的背面對(duì)堆疊半導(dǎo)體器件400中的MEMS襯底201進(jìn)行減薄。在至少一個(gè)實(shí)施例中，對(duì)MEMS襯底201的背面實(shí)施諸如化學(xué)機(jī)械拋光(CMP)工藝、研磨和/或化學(xué)蝕刻的平坦化工藝以減少M(fèi)EMS襯底201的厚度。在一些實(shí)施例中，在對(duì)MEMS襯底201的背面進(jìn)行減薄之后，去除位于如圖4A所示的凹槽221B上方的一部分MEMS襯底201。因此，在堆疊半導(dǎo)體器件400中，減薄后的MEMS襯底201的寬度W1小于CMOS襯底301的寬度W2。位于CMOS器件300的邊緣附近的多個(gè)金屬部分307D延伸超出MEMS器件200的邊緣。位于CMOS器件300的邊緣附近的金屬部分307D能夠在后續(xù)工藝中形成與外部電路的電連接結(jié)構(gòu)。
[0085]在減薄工藝之后，去除部分保護(hù)介電層311以露出CMOS器件300的邊緣附近的金屬部分307D。在CMOS器件300的邊緣附近的金屬部分307D上方形成電連接結(jié)構(gòu)401以與外部電路連接。在一些實(shí)例中，如圖4B所示，電連接結(jié)構(gòu)401是通過引線接合工藝制成的引線。在某些實(shí)例中，電連接結(jié)構(gòu)401是通過凸塊工藝制成的焊料凸塊。因此，堆疊半導(dǎo)體器件400集成有MEMS器件200和CMOS器件300。CMOS器件300和MEMS器件200可以通過電連接結(jié)構(gòu)401、金屬部分(307A至307D)、MLI350、接合部件315A、接合部件217A和金屬單元211B、211C電連接至外部電路。
[0086]以下描述了包括至少一個(gè)RF MEMS開關(guān)器件200的堆疊半導(dǎo)體器件400的操作。當(dāng)可移動(dòng)結(jié)構(gòu)250 (包括柔性頂部電極)處于向上狀態(tài)時(shí)，MEMS器件200中的頂部電極和CMOS器件300中的底部電極之間的電容為“小”。在金屬部分307A (底部電極的信號(hào)元件)中傳輸?shù)腞F信號(hào)一直單獨(dú)地通過金屬部分307A。RF信號(hào)處于“導(dǎo)通”狀態(tài)。
[0087]當(dāng)在頂部電極的下拉元件(金屬單元21IB至211C)和底部電極的下拉元件(金屬部分307B至307C)之間施加預(yù)定電壓時(shí)，可移動(dòng)結(jié)構(gòu)250(包括柔性頂部電極)被靜電力牽引并向下彎曲到達(dá)處于“向下”狀態(tài)的底部電極。下拉頂部電極的信號(hào)元件(金屬單元211A)直到其符合(conform to)底部電極的信號(hào)元件(金屬部分307A)上方的保護(hù)介電層311。保護(hù)介電層311和覆蓋介電層213阻止頂部電極和底部電極電短路。MEMS器件200中的頂部電極和CMOS器件300中的底部電極之間的電容為“大”。在底部電極的信號(hào)元件(金屬部分307A)中傳輸?shù)腞F信號(hào)可以分流到頂部電極的信號(hào)元件(金屬單元211A)。RF信號(hào)沒用自始至終單獨(dú)地通過金屬部分307A。RF信號(hào)從底部電極中的金屬部分307A到達(dá)頂部電極中的金屬單元211A。RF信號(hào)處于“斷開”狀態(tài)。MEMS器件200中的可移動(dòng)頂部電極作為開關(guān)是可變的，從而控制RF信號(hào)的傳輸。
[0088]如果在斷開預(yù)定電壓時(shí)頂部電極和底部電極之間存在殘余的靜電力，則組合凸塊(介電凸塊309A和保護(hù)介電層311)可以對(duì)MEMS器件200中的頂部電極提供反作用力以阻止頂部電極粘附在底部電極上。
[0089]圖5A至圖5E是處于圖2A至圖2K、圖3A至圖3E和圖4A和圖4B的各個(gè)制造階段的包括MEMS器件200和CMOS器件300的堆疊半導(dǎo)體器件500的截面圖。圖5A至圖5E中的一些結(jié)構(gòu)可以基本相似于圖2A至圖2K、圖3A至圖3E和圖4A和圖4B中所公開的實(shí)施例，并且盡管其也可以完全應(yīng)用于下面的實(shí)施例中，但共同結(jié)構(gòu)的描述這里不再重復(fù)。
[0090]參照?qǐng)D5A，堆疊半導(dǎo)體器件500包括如圖21所示的MEMS器件200。MEMS襯底201、腔202、停止層204、犧牲材料206、介電層203、金屬段205A至205C、介電(膜)層207、金屬單元211A至211D、覆蓋介電層213、接合部件217A和217B以及貫穿孔219的材料和制造方法的具體內(nèi)容可以在與圖2A至圖21相關(guān)的內(nèi)容中找到，因而這里不再重復(fù)。
[0091]參照?qǐng)D5B，通過貫穿孔219實(shí)施在包含氟的氣氛中的干蝕刻工藝以在MEMS襯底201中蝕刻犧牲材料206。在MEMS襯底201中，腔202出現(xiàn)在介電膜207的下方。介電層203、介電膜207和覆蓋介電層213在該蝕刻工藝中比犧牲材料206具有更高的耐蝕刻性，從而生成腔202。犧牲材料206相對(duì)于介電層203、介電層207或覆蓋介電層213的蝕刻選擇性的比率大于20。
[0092]在形成腔202之后，可移動(dòng)結(jié)構(gòu)250與MEMS襯底201 (或犧牲材料206)分離并懸于腔202的上方?？梢苿?dòng)結(jié)構(gòu)250可以基本類似于圖2K中所公開的實(shí)施例，并且對(duì)可移動(dòng)結(jié)構(gòu)250的描述可以在與圖2K相關(guān)的內(nèi)容中找到，因而這里不再重復(fù)。
[0093]介電層207提供機(jī)械強(qiáng)度和剛性以在MEMS器件200中用作可移動(dòng)結(jié)構(gòu)250的懸浮膜或橫梁。在一些實(shí)施例中，介電膜207的厚度與金屬單元21IA至21IC或金屬段205A至205C的厚度的比率在約2至約7的范圍內(nèi)。在某些實(shí)例中，介電膜207的厚度與介電層203或覆蓋介電層213的厚度的比率在約5至約70的范圍內(nèi)。
[0094]參照?qǐng)D5C，堆疊半導(dǎo)體器件500包括如圖3E所示的CMOS器件300。CMOS襯底301、ILD層303、MLI350、線350A和350B、通孔Vl和V2、金屬部分307A至307D、介電層309、介電凸塊309A、保護(hù)介電層311以及接合部件315A至315B的材料和制造方法的具體內(nèi)容可以在與圖3A至圖3E相關(guān)的內(nèi)容中找到，因而這里不再重復(fù)。
[0095]參照?qǐng)D5D，將MEMS器件200接合至CMOS器件300以形成堆疊半導(dǎo)體器件500。在所述的實(shí)施例中，分別將MEMS器件200的接合部件217A至217B接合至CMOS器件的接合部件315A至315B。接合部件217A與接合部件315A接觸，并與接合部件315A協(xié)作以電連接MEMS器件200和CMOS器件300。接合部件217B與接合部件315B接觸，并與接合部件315B協(xié)作以形成閉環(huán)組合的密封環(huán)。閉環(huán)組合的密封環(huán)環(huán)繞MEMS器件200和CMOS器件300的可移動(dòng)結(jié)構(gòu)(包括頂部電極)和底部電極。閉環(huán)組合的密封環(huán)位于堆疊半導(dǎo)體器件500的邊緣，并在后續(xù)的工藝中或者在堆疊半導(dǎo)體器件500的操作中保護(hù)內(nèi)部的頂部電極和底部電極以免受濕氣或其他化學(xué)物質(zhì)的損害?？梢苿?dòng)結(jié)構(gòu)250 (包括頂部電極)和底部電極被密封在MEMS襯底201和CMOS襯底301之間。由于接合部件217A和217B以及接合部件315A和315B介于MEMS器件200和CMOS器件300之間，可移動(dòng)結(jié)構(gòu)250懸于CMOS器件300的正面上方。
[0096]參照?qǐng)D5E，在接合工藝之后，在襯底201內(nèi)形成襯底通孔(TSV) 505，從MEMS襯底201的與可移動(dòng)結(jié)構(gòu)250相對(duì)的背面分別延伸到部分的金屬段205B和205C。這樣，TSV505為堆疊半導(dǎo)體器件500提供內(nèi)部和外部兩種電連接。TSV505包括沿著TSV505的側(cè)壁以及在襯底201的背面上方所形成的絕緣層501。TSV505在襯底201的背面上方還可以包括位于絕緣層501上方的金屬跡線。金屬跡線可以接合至焊球或?qū)щ娡箟K以提供與MEMS器件200的金屬段205B至205C和金屬單元211B至211C的外部電連接。而且，金屬跡線可以通過TSV505、金屬段205B和205C、金屬單元211B和211C、接合部件217A、接合部件315A、金屬部分(307A至307D)和MLI350提供與CMOS器件300的外部電連接。因此，堆疊的半導(dǎo)體器件500集成有MEMS器件200和CMOS器件300，從而在低組裝成本下提供使不期望的電寄生現(xiàn)象最小化和穩(wěn)定的器件。
[0097]在一些實(shí)例中，使用光刻圖案化工藝和蝕刻工藝在MEMS襯底201中形成襯底貫穿孔以露出部分金屬段205B和205C。在襯底貫穿孔的側(cè)壁上以及在MEMS襯底201的背面上方形成絕緣層501。絕緣層501包括氧化硅、氮化硅或氮氧化硅。用導(dǎo)電材料過填充襯底貫穿孔，并去除多余的導(dǎo)電材料，然后根據(jù)MEMS器件200的設(shè)計(jì)要求對(duì)導(dǎo)電材料進(jìn)行圖案化以形成TSV 505。TSV 505的導(dǎo)電材料包括鋁、銅或鋁/銅合金。導(dǎo)電材料的形成方法包括化學(xué)鍍、濺射、印刷、電鍍或CVD。在至少一個(gè)實(shí)施例中，在形成襯底貫穿孔之前，對(duì)MEMS襯底201的背面實(shí)施諸如化學(xué)機(jī)械拋光(CMP)工藝、研磨和/或化學(xué)蝕刻的平坦化工藝以減少M(fèi)EMS襯底201的厚度。
[0098]本發(fā)明的一個(gè)方面描述了一種形成堆疊半導(dǎo)體器件的方法。提供了具有正面的第一襯底。從正面對(duì)第一襯底的一部分進(jìn)行蝕刻以形成腔。用犧牲材料填充腔。在犧牲材料以及第一襯底的正面的上方形成柔性介電膜。在柔性介電膜上方形成金屬單元。在金屬單元和柔性介電膜上方形成覆蓋介電層。對(duì)部分覆蓋介電層進(jìn)行蝕刻以露出金屬單元。形成位于覆蓋介電層上方并與金屬單元接觸的第一接合部件。對(duì)部分的覆蓋介電層和柔性介電膜進(jìn)行蝕刻以形成貫穿孔，從而露出部分犧牲材料。通過貫穿孔從腔中去除犧牲材料，從而形成可移動(dòng)結(jié)構(gòu)?？梢苿?dòng)結(jié)構(gòu)包括懸于腔上方的柔性介電膜、金屬單元和覆蓋介電層。提供第二襯底，在第二襯底上方具有至少一個(gè)晶體管。多層互連件形成在至少一個(gè)晶體管上方并電連接至該至少一個(gè)晶體管。在多層互連件上方形成金屬部分。在部分金屬部分上方形成第二接合部件。將第二接合部件接合至第一接合部件。
[0099]本發(fā)明的另一方面描述了一種形成堆疊半導(dǎo)體器件的方法。提供了具有正面的第一襯底。從正面對(duì)第一襯底的一部分進(jìn)行蝕刻以形成腔。用犧牲材料填充腔。在犧牲材料以及第一襯底的正面上方形成柔性介電膜。在柔性介電膜上方形成頂部電極。在頂部電極和柔性介電膜上方形成覆蓋介電層。對(duì)部分覆蓋介電層進(jìn)行蝕刻以露出頂部電極。第一接合部件形成在覆蓋介電層的上方并與頂部電極接觸。對(duì)部分的覆蓋介電層和柔性介電膜進(jìn)行蝕刻以形成貫穿孔，從而露出部分犧牲材料。通過貫穿孔從腔中去除犧牲材料，從而形成可移動(dòng)結(jié)構(gòu)?？梢苿?dòng)結(jié)構(gòu)包括懸于腔上方的柔性介電膜、頂部電極和覆蓋介電層。在第二襯底上方形成多層互連件。在多層互連件上方形成底部電極。在底部電極上方形成第二接合部件。將第二接合部件接合至第一接合部件。頂部電極和底部電極構(gòu)成具有可變電容的電容器。
[0100]本發(fā)明還描述了一種堆疊半導(dǎo)體器件。第一襯底具有設(shè)置在第一襯底上方的至少一個(gè)晶體管。多層互連件設(shè)置在該至少一個(gè)晶體管上方并電連接至該至少一個(gè)晶體管。金屬部分設(shè)置在多層互連件上方。第一接合部件位于金屬部分上方。第二襯底具有正面。腔從正面在第二襯底中延伸至深度D。腔具有內(nèi)表面。停止層設(shè)置在腔的內(nèi)表面上方?？梢苿?dòng)結(jié)構(gòu)設(shè)置在第二襯底的正面上方并懸于腔上方?？梢苿?dòng)結(jié)構(gòu)包括位于正面上方并懸于腔上方的介電膜、位于介電膜上方的金屬單元以及位于金屬單元上方的覆蓋介電層。第二接合部件位于覆蓋介電層上方并接合至第一接合部件。第二接合部件延伸穿過覆蓋介電層并電連接至金屬單元。
[0101]盡管已經(jīng)詳細(xì)地描述了實(shí)施例及其優(yōu)勢(shì)，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，進(jìn)行各種改變、替換和更改。作為本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明將很容易理解，根據(jù)本發(fā)明可以利用現(xiàn)有的或今后開發(fā)的用于執(zhí)行與本文所述相應(yīng)實(shí)施例基本上相同的功能或者獲得基本上相同的結(jié)果的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟。因此，所附權(quán)利要求預(yù)期在其范圍內(nèi)包括這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟。
【權(quán)利要求】
1.一種形成堆疊半導(dǎo)體器件的方法，所述方法包括: 提供具有正面的第一襯底； 從所述正面對(duì)所述第一襯底的一部分進(jìn)行蝕刻以形成腔； 用犧牲材料填充所述腔； 在所述犧牲材料以及所述第一襯底的正面的上方形成柔性介電膜； 在所述柔性介電膜上方形成金屬單元； 在所述金屬單元和所述柔性介電膜上方形成覆蓋介電層； 對(duì)部分所述覆蓋介電層進(jìn)行蝕刻以露出所述金屬單元； 形成位于所述覆蓋介電層上方并與所述金屬單元接觸的第一接合部件； 對(duì)所述覆蓋介電層和所述柔性介電膜的一部分進(jìn)行蝕刻，從而形成貫穿孔以露出部分所述犧牲材料； 通過所述貫穿孔從所述腔中去除所述犧牲材料，從而形成懸于所述腔上方的可移動(dòng)結(jié)構(gòu)，所述可移動(dòng)結(jié)構(gòu)包括所述柔性介電膜、所述金屬單元和所述覆蓋介電層； 提供第二襯底，具有設(shè)置在所述第二襯底上方的至少一個(gè)晶體管； 形成位于所述至少一個(gè)晶體管上方并電連接至所述至少一個(gè)晶體管的多層互連件； 在所述多層互連件上方形成金屬部分； 在部分所述金屬部分上方形成第二接合部件；以及 將所述第二接合部件接合至所述第一接合部件。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述可移動(dòng)結(jié)構(gòu)的部分所述金屬單元和部分所述金屬部分構(gòu)建具有可變電容的微加工電容器。
3.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括:在用所述犧牲材料填充所述腔之前，在所述腔的內(nèi)表面以及所述第一襯底的正面上形成停止層。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述犧牲材料相對(duì)于所述柔性介電膜的蝕刻選擇性的比率大于20。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述犧牲材料包含多晶硅或非晶硅。
6.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括: 形成襯底通孔(TSV)，所述襯底通孔從與所述正面相對(duì)的背面延伸穿過所述第一襯底以電連接至所述金屬單元。
7.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括: 減小所述第一襯底的厚度，在減小所述第一襯底的厚度之后，所述第一襯底的寬度W1小于所述第二襯底的寬度W2。
8.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括: 在形成所述柔性介電膜之前，在所述第一襯底的正面上方形成金屬段。
9.一種形成堆疊半導(dǎo)體器件的方法，所述方法包括: 提供具有正面的第一襯底； 從所述正面對(duì)所述第一襯底的一部分進(jìn)行蝕刻以形成腔； 用犧牲材料填充所述腔； 在所述犧牲材料以及所述第一襯底的正面的上方形成柔性介電膜； 在所述柔性介電膜上方形成頂部電極；在所述頂部電極和所述柔性介電膜的上方形成覆蓋介電層； 對(duì)部分所述覆蓋介電層進(jìn)行蝕刻以露出所述頂部電極； 形成位于所述覆蓋介電層上方且與所述頂部電極接觸的第一接合部件； 對(duì)所述覆蓋介電層和所述柔性介電膜的一部分進(jìn)行蝕刻，從而形成貫穿孔以露出部分所述犧牲材料； 通過所述貫穿孔從所述腔中去除所述犧牲材料，從而形成懸于所述腔上方的可移動(dòng)結(jié)構(gòu)，所述可移動(dòng)結(jié)構(gòu)包括所述柔性介電膜、所述頂部電極和所述覆蓋介電層； 在第二襯底上方形成多層互連件； 在所述多層互連件上方形成底部電極； 在所述底部電極上方形成第二接合部件；以及 將所述第二接合部件接合至所述第一接合部件，其中，所述頂部電極和所述底部電極構(gòu)建具有可變電容的電容器。
10.一種堆疊半導(dǎo)體器件，包括: 第一襯底，具有設(shè)置在所述第一襯底上方的至少一個(gè)晶體管； 多層互連件，設(shè)置在所述至少一個(gè)晶體管上方并電連接至所述至少一個(gè)晶體管； 金屬部分，設(shè)置在所述多層互連件上方； 第一接合部件，位于所述金屬部分上方； 第二襯底，具有正面； 腔，從所述正面以深度D延伸到所述第二襯底中D，所述腔具有內(nèi)表面； 停止層，位于所述腔的內(nèi)表面上方； 可移動(dòng)結(jié)構(gòu)，設(shè)置在所述第二襯底的正面上方并懸于所述腔的上方，所述可移動(dòng)結(jié)構(gòu)包括位于所述正面上方并懸于所述腔上方的介電膜、位于所述介電膜上方的金屬單元和位于所述金屬單元上方的覆蓋介電層；以及 第二接合部件，在所述覆蓋介電層上方與所述第一接合部件接合，其中，所述第二接合部件延伸穿過所述覆蓋介電層并電連接至所述金屬單元。
【文檔編號(hào)】B81B7/00GK104045051SQ201310409982
【公開日】2014年9月17日 申請(qǐng)日期:2013年9月10日 優(yōu)先權(quán)日:2013年3月13日
【發(fā)明者】朱家驊, 鄭鈞文 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司