專利名稱：高深寬比微結構體的制造方法
技術領域：
本發(fā)明涉及一種微結構體的制造方法，特別是涉及一種以集成電路工藝技術制作的高深寬比微結構體的制造方法。
背景技術：
目前有許多微機電組件與集成電路整合在單一芯片上技術被提出。其中一種即是懸浮結構的微機電組件，是在集成電路布局完成后，再以蝕刻的方式，將微機電組件底部的硅基板掏空，以形成一微懸浮結構。
微懸浮結構例如梳狀致動器，利用靜電力驅動使得懸浮的結構產生位移，以作為其它微機結構的動力來源。另一例如加速度計，因外力使得懸浮的質量塊結構產生位移而改變電極閘板間原有的電荷量，進而測得其物體的加速度，這些組件的特征之一是其為高深寬比微機電組件。
高深寬比微結構體應用于彈簧常數K比較大的機械組件，因為彈簧常數K比較大的機械組件若需要比較快的反應時間，就需要以高深寬比微結構體來制作才能達到最佳的效果。
公知的工藝技術中已公開了許多關于制作高深寬比(High AspectRatio)微結構體的方法，例如Kevin A.Shaw、Z.Lisa Zhang、Noel C.MacDonald等人所提出的技術(載于美國專利公告第5719073號、第5846849號、第6051866號中)“Microstructures And Single Mask，Single-crystalProcess For Fabrication Thereof”中所提出的高深寬比微結構體及其制作方法，其主要的技術特征在于利用微影工藝、薄膜沉積工藝、干蝕刻工藝等以制作出微結構。其主要步驟如下先沉積一氧化層薄膜當屏蔽層，再使用光微影定義出屏蔽形狀，接著以非等向性蝕刻定義出高深寬比結構，續(xù)沉積一氧化層薄膜并以蝕刻移除溝槽底部的薄膜，再以非等向性蝕刻而蝕刻硅基板，再利用等向性干蝕刻將結構體底部掏空使其結構懸浮，最后再沉積一層金屬層當作電極。
上述所公開的技術中，存在許多仍可改進的空間。例如在制作高深寬比微結構的部分，需要多道光微影及薄膜沉積的工藝，才能定義出一微結構體，再利用非等向性蝕刻定義出高深寬比的微結構，最后經由一蝕刻信道以進行微結構懸浮的工藝。
另外該蝕刻信道在往硅基板蝕刻前，必須先對復晶硅層以及復晶硅層與硅基板間的二氧化硅介電層進行蝕刻之后，才能對硅基板進行等向性工藝。而在使微結構懸浮的工藝步驟中，倘若以干蝕刻方式，時間需要比較久，若以濕蝕刻方式，則金屬電極容易在蝕刻的過程中被破壞。一般說來，光微影步驟的次數是工藝難易程度的主要決定因素，換而言之，上述所公開的方法在工藝上較為繁復。

發(fā)明內容
鑒于以上公知技術的問題，本發(fā)明的主要目的在于提供一種高深寬比微結構的制造方法，利用集成電路的布局技巧及后續(xù)的蝕刻步驟即可形成高深寬比的微懸浮結構。
本發(fā)明的上述目的是這樣實現的一種高深寬比微結構體的制造方法，其中，其步驟包含有提供一基板；在該基板表面依序沉積多層介電層、多層金屬層與多層復晶硅層以形成一微結構體與一接觸窗插塞，其中該多層金屬層間有多個介層窗插塞相接，該接觸窗插塞不填入金屬以形成一蝕刻信道；以及經由該蝕刻信道蝕刻該微結構下方的該基板，使該微結構懸空成為一高深寬比懸浮結構。
本發(fā)明所述的高深寬比微結構體的制造方法，其中，該基板為一硅基板。
本發(fā)明所述的高深寬比微結構體的制造方法，其中，該多層介電層為二氧化硅介電層。
本發(fā)明所述的高深寬比微結構體的制造方法，其中，該多層金屬層為鋁、銅和銅鋁合金所組合而成。
本發(fā)明所述的高深寬比微結構體的制造方法，其中，該蝕刻信道是以非等向性蝕刻工藝完成。
本發(fā)明所述的高深寬比微結構體的制造方法，其中，該經由該蝕刻信道蝕刻該微結構下方的該基板部分的步驟為等向性蝕刻工藝。
本發(fā)明所述的高深寬比微結構體的制造方法，其中，該經由該蝕刻信道蝕刻該微結構下方的該基板部分的步驟，其蝕刻方法為濕蝕刻與干蝕刻地其中之一。
本發(fā)明所述的高深寬比微結構體的制造方法，其中，該濕蝕刻方法的蝕刻液為適當比例的硫酸蝕刻液。
本發(fā)明所述的高深寬比微結構體的制造方法，其中，該干蝕刻方法的蝕刻氣體為SF6與XeF2的其中之一。
根據本發(fā)明所述的技術是利用連接金屬層間的介層窗插塞以及連接第一層金屬層與硅基板間的接觸窗插塞定義蝕刻硅基板的蝕刻信道，在制作微結構體的同時，就以上述的方法同時形成一蝕刻信道，亦即蝕刻信道會隨著微結構體完成，最后再以等向性干蝕刻方式蝕刻硅基板，直到微結構體懸浮為止。
根據本發(fā)明所述的高深寬比微懸浮結構的制造方法，其步驟包括有首先，提供一基板；接著，在硅基板表面依序沉積各層薄膜以形成一微結構與一蝕刻信道，其中蝕刻信道是以介層窗插塞與接觸窗插塞的方式挖開該各層介電層而成；最后以干蝕刻氣體經由蝕刻信道蝕刻微結構下方的該基板部分，使該微結構懸空成為一微懸浮結構。
有關本發(fā)明的特征與實作，現配合附圖作最佳實施例的詳細說明。


圖1是公知一層復晶硅三層金屬的互補式金氧半導體堆棧示意圖；圖2是本發(fā)明的微結構的結構示意圖；圖3是本發(fā)明的高深寬比懸浮微結構示意圖；圖4A至圖4G是本發(fā)明所述的高深寬比懸浮微結構的工藝步驟示意圖。
具體實施例方式
為更詳細說明本發(fā)明，請參考圖1，為公知一層復晶硅三層金屬(Singleploy three metal，1P3M)的互補式金氧半導體(Complementary Metal-OxideSemiconductor，CMOS)堆棧結構示意圖，其堆棧結構是在硅基板100表面形成所需的多層線路結構，包含有復晶硅層110、第一金屬層120、第二金屬層121、第三金屬層122以及間隔于其間的介電層130，第一金屬層120、第二金屬層121間有第一介層窗插塞(via plug)151，第二金屬層121與第三金屬層122之間有第二介層窗插塞152，第一金屬層120與硅基板100間有接觸窗插塞153，第三金屬層上覆蓋有一保護層(Passivation)140以避免集成電路遭受外來雜質及機械性的傷害，另復晶硅層110與硅硅基板100間尚覆蓋有一氧化層131。
接觸窗插塞與介層窗插塞是多重金屬化工藝中所使用的技術，接觸窗插塞是指用以連接MOS晶體管各極與金屬層的鑲入部分，而介層窗插塞則專指用以聯系上下不同金屬層，而為了不讓金屬層相接而造成短路，金屬層間會有一層用來隔離的介電層。
觀察圖1中可以得知，如果將第一介層窗插塞151、第二介層窗插塞152以及接觸窗插塞153使用微影將其布局在同一位置，便可以在微結構體一層一層堆積完成時，同時完成一蝕刻信道，使微結構體工藝完成后，可以借助該蝕刻信道對硅基板100進行蝕刻以使微結構體懸浮。在公知技術中，其接觸窗并不會直接挖開至硅基板，而只是挖開至復晶硅層，因此在蝕刻至硅基板時，還需要多道的光微影工藝及蝕刻工藝才能達成。
也就是說，以介電層與金屬層所堆棧的結構視為一微結構體，再以介層窗插塞與接觸窗插塞挖開各層薄膜以定義微結構的形狀，挖開介電層薄膜后，介層窗插塞與接觸窗插塞將形成一蝕刻信道，再以第三金屬層與保護層作為硅基板的屏蔽，向下進行非等向性蝕刻至硅基板，至此完成微結構以及蝕刻信道的工藝，如圖2所示。
接著再以干蝕刻方式，以干蝕刻反應氣如SF6或XeF2經由蝕刻信道150蝕刻硅基板，直到微結構體懸浮為止，如圖3所示。如此，便可形成一高深寬比的微懸浮結構。
續(xù)以一層復晶硅三層金屬結構的實施例詳細說明上述的概念。請參考圖4A至圖4G，為本發(fā)明高深寬比的微結構體的工藝步驟示意圖。首先在一硅基板100上，分別以光微影工藝、沉積工藝以及蝕刻工藝依序形成一復晶硅層110與介電層130，如圖4A所示，接著在介電層130中以接觸窗插塞形成蝕刻信道150，如圖4B所示。形成蝕刻信道150的工藝步驟包括有以微影工藝將接觸窗插塞位置的圖案轉移到介電層上方的光阻。接著以干蝕刻的方式，將未被光阻保護的介電層，以非等向性蝕刻的方式加以去除。而這個因蝕刻而在介電層中所留下來的柱狀空洞，就是要填入插塞的位置，但本發(fā)明不進行填入插塞的工藝，以作為蝕刻硅基板的蝕刻信道。
接著，再繼續(xù)完成第一介層窗插塞151與第一金屬層120，并在繼續(xù)以相同的工藝形成蝕刻信道150，如圖4C所示。接著繼續(xù)進行第二介層窗插塞152與第二金屬層121，第三介層窗插塞154與第三金屬層122，分別如圖4D與圖4E所示，最后再沉積一保護層，以完成微結構體。
完成之后，再以蝕刻工藝蝕刻的保護層，如圖4F所示，以形成一完整的蝕刻信道150，如圖4F所示。從圖中可以發(fā)現，其側壁結構體的金屬被介電層130所包覆，因此結構體間不會以金屬接觸造成短路。
最后，進行微結構體懸浮工藝，以等向性干蝕刻反應氣(如SF6與XeF2等)，蝕刻硅基板直到微結構體懸浮為止，如圖4G所示。
本發(fā)明利用集成電路布局的技巧及一道蝕刻后工藝，就能掏空組件底部的硅基板使其懸浮，因此本發(fā)明具有下列優(yōu)點1、不需額外的黃光工藝以完成微結構體，只需要一道干蝕刻工藝即可完成。
2、使用等向性蝕刻干蝕刻對硅基板進行蝕刻，使結構體懸浮。
3、以介電層保護集成電路與微機電組件，可以避免蝕刻造成傷害。
4、使用保護層及金屬層當作蝕刻系基板的屏蔽以提高對硅的蝕刻選擇比。
5、側壁結構體的金屬被介電層所包覆，因此結構體彼此間不會有金屬接觸造成短路。
雖然本發(fā)明以前述的較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習相關技藝者，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因此本發(fā)明的專利保護范圍以權利要求范圍所界定者為準。
權利要求
1.一種高深寬比微結構體的制造方法的制造方法，其特征在于，其步驟包含有提供一基板；在該基板表面依序沉積多層介電層、多層金屬層與多層復晶硅層以形成一微結構體與一接觸窗插塞，其中該多層金屬層間有多個介層窗插塞相接，該接觸窗插塞不填入金屬以形成一蝕刻信道；以及經由該蝕刻信道蝕刻該微結構下方的該基板，使該微結構懸空成為一高深寬比懸浮結構。
2.如權利要求1所述的高深寬比微結構體的制造方法，其特征在于，該基板為一硅基板。
3.如權利要求1所述的高深寬比微結構體的制造方法，其特征在于，該多層介電層為二氧化硅介電層。
4.如權利要求1所述的高深寬比微結構體的制造方法，其特征在于，該多層金屬層為鋁、銅和銅鋁合金所組合而成。
5.如權利要求1所述的高深寬比微結構體的制造方法，其特征在于，該蝕刻信道是以非等向性蝕刻工藝完成。
6.如權利要求1所述的高深寬比微結構體的制造方法，其特征在于，該經由該蝕刻信道蝕刻該微結構下方的該基板部分的步驟為等向性蝕刻工藝。
7.如權利要求1所述的高深寬比微結構體的制造方法，其特征在于，該經由該蝕刻信道蝕刻該微結構下方的該基板部分的步驟，其蝕刻方法為濕蝕刻與干蝕刻地其中之一。
8.如權利要求7所述的高深寬比微結構體的制造方法，其特征在于，該濕蝕刻方法的蝕刻液為適當比例的硫酸蝕刻液。
9.如權利要求7所述的高深寬比微結構體的制造方法，其特征在于，該干蝕刻方法的蝕刻氣體為SF6與XeF2的其中之一。
全文摘要
本發(fā)明涉及一種高深寬比微結構體的制作方法，是利用介層窗插塞(VIA)與接觸窗插塞(CONTACT)定義微結構的形狀，并且借以形成一蝕刻信道，在微結構形成后，蝕刻信道也隨之形成，最后再以等向性的蝕刻工藝經由蝕刻信道掏空微結構下方的硅基板，以制造高深寬比的懸浮微結構體，與公知技術相比較可以節(jié)省大量的光微影步驟，且易于整合至現有的工藝，利用現有的集成電路工藝設備即可完成高深寬比微懸浮結構的制造。
文檔編號B81C1/00GK1506297SQ0215587
公開日2004年6月23日 申請日期2002年12月12日 優(yōu)先權日2002年12月12日
發(fā)明者郭乃豪, 顏凱翔, 邱景宏, 蔡柏豪, 李裕文 申請人:財團法人工業(yè)技術研究院