專利名稱：車載電子控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于汽車發(fā)動機(jī)燃料供給控制的內(nèi)裝微處理器的車載電子控制裝置，尤其涉及改進(jìn)大量輸入輸出信號的處理方法、實(shí)現(xiàn)裝置的小型化及標(biāo)準(zhǔn)化、同時提高裝置安全性的車載電子控制裝置。
背景技術(shù)：
圖14所示為以往的車載電子控制裝置的電路框圖。
在圖14中，1是在1塊印刷線路板上構(gòu)成的ECU(發(fā)動機(jī)控制組件)，2是ECU1的大型LSI(集成電路器件)，這個LSI2是將CPU(微處理器)3。非易失性鎖存存儲器4、RAM存儲器5、輸入用數(shù)據(jù)選擇器6、A/D轉(zhuǎn)換器7、輸出鎖存存儲器8等以數(shù)據(jù)總線30連接構(gòu)成的。9是對ECU1供給控制電源的電源組件，10是車載蓄電池，11是車載蓄電池10與ECU1間的電源連接線，12是電源開關(guān)。
ECU1從電源組件9接受供給的控制電源進(jìn)行工作，電源組件9從車載蓄電池10經(jīng)電源連接線11及電源開關(guān)12供電，它的執(zhí)行程序及發(fā)動機(jī)控制用控制參數(shù)等預(yù)先存儲在非易失性鎖存存儲器4中。
13是各種傳感器開關(guān)，14是附加電阻，15是串聯(lián)電阻，16是并聯(lián)電容器，17是輸入電阻，18是正反饋電阻，19是比較器；來自各種傳感器開關(guān)13的許多ON/OFF輸入信號，從作為上拉電阻或下拉電阻的附加電阻14，經(jīng)構(gòu)成噪聲濾波器的串聯(lián)電阻15與并聯(lián)電容器16，送往比較器19，輸入電阻17及正反饋電阻18與比較器19連接，并聯(lián)電容器16的兩端電壓如果超過疊加在比較器19的負(fù)端的基準(zhǔn)電壓，就把邏輯“H”的信號送給數(shù)據(jù)選擇器6。
但是，在并聯(lián)電容器16的兩端電壓下降時，由于與利用正反饋電阻18產(chǎn)生的輸入相加，因此將下降到比基準(zhǔn)電壓更低的電壓，這樣比較器19的輸出將回到邏輯“L”。
這樣，比較器19具有包含遲滯功能的作為電平判斷用比較器的功能，許多比較器19的輸出經(jīng)數(shù)據(jù)選擇器6及數(shù)據(jù)總線30存入RAM存儲器5。
又，數(shù)據(jù)選擇器6是例如處理16位輸入，在接受來自CPU3的片選信號時，將它送往數(shù)據(jù)總線30，但由于輸入點(diǎn)數(shù)多達(dá)幾十點(diǎn)，所以，可采用多個數(shù)據(jù)選擇器。
20是各種模擬傳感器，21是串聯(lián)電阻，22是并聯(lián)電容器。
又，來自各種模擬傳感器20的許多模擬信號，經(jīng)構(gòu)成噪聲濾波器的串聯(lián)電阻21及并聯(lián)電容器22，送到A/D轉(zhuǎn)換器7，接受來自CPU3的片選信號的A/D轉(zhuǎn)換器7的數(shù)字輸出，經(jīng)數(shù)據(jù)總線30存入RAM存儲器5。
CPU3的控制輸出經(jīng)數(shù)據(jù)總線30存入鎖存存儲器8，經(jīng)輸出晶體管23去驅(qū)動外部負(fù)載，但為了與許多控制輸出點(diǎn)數(shù)相對應(yīng)，要使用多個鎖存存儲器8，將控制輸出對由CPU3進(jìn)行片選的鎖存存儲器8進(jìn)行存儲。
又，24是晶體管23的驅(qū)動用基極電阻，25是晶體管23的基極/發(fā)送極端子間連接的穩(wěn)定電阻，26是外部負(fù)載，27是對外部負(fù)載26供電用的電源繼電器。
在這樣構(gòu)成的以往的裝置中存在下列一些問題，即CPU3為了處理非常多的輸入輸出，就要加大LSI 2的規(guī)模，同時作為噪聲濾波器的并聯(lián)電容器16及22，為了確保作為目標(biāo)的濾波器參數(shù)，必須使用各種各樣容量的電容器，這給標(biāo)準(zhǔn)化帶來困難，而且為確保大的濾波器參數(shù)，必須采用大型電容器，將導(dǎo)致ECU1大型化。
作為減少LSI2的輸入輸出端以實(shí)現(xiàn)小型化的手段，如特許公開公報1995-13912號「輸入輸出處理IC」所示，提出了采用串行通信塊對大量輸入輸出信號分時收發(fā)的方法。
但是，按這種方式，需要各種電容量的噪聲濾波器，這不適合裝置的標(biāo)準(zhǔn)化，而為了確保足夠的濾波器參數(shù)，也需要用大容量的電容器，這不適合于裝置的小型化。
另一方面已經(jīng)知道一個概念，即作為針對ON/OFF輸入信號的噪聲濾波器，可采用數(shù)字濾波器，借助于微處理器對它的濾波器參數(shù)進(jìn)行控制。
例如，在特許公開公報1993-119811號「可編程控制器」中，取樣的外部輸入信號的輸入邏輯值如果多次連續(xù)出現(xiàn)相同的值，那就用它存入輸入圖象存儲器，同時，備有能改變?nèi)又芷诘臑V波器參數(shù)變更指令。
這種方式的特征是可自由地改變?yōu)V波器參數(shù)，但問題是在處理大量輸入信號時，微處理器的負(fù)擔(dān)較重，微處理器的本來用途即控制響應(yīng)性能將下降。
此外，作為對ON/OFF信號的數(shù)字濾波器，如特許公開公報2000-89974號「數(shù)據(jù)存儲控制裝置」中所見到的那樣，也可設(shè)置作為硬件的移位寄存器，按上述同樣的概念，進(jìn)行取樣處理。
又，在特許公開公報1997-83301號「開關(guān)電容器濾波器」中，作為針對多路模擬輸入信號的噪聲濾波器，提出采用開關(guān)電容器的數(shù)字濾波器。
在這種情況下同樣存在問題，即在處理大量模擬輸入信號時，微處理器的負(fù)擔(dān)也較重，微處理器的本來目的即控制的響應(yīng)性更下降。
此外，在特許公開公報1996-305681號「微計算機(jī)」中，提出了針對由電阻/電容器形成的模擬濾波器的電阻進(jìn)行多級切換以改變?yōu)V波器參數(shù)的方法，在特許公開公報2000-68833號「數(shù)字濾波器方式」中，提出了將模擬量進(jìn)行數(shù)字轉(zhuǎn)換后把多個時間序列取樣數(shù)據(jù)的相加平均值作為現(xiàn)在時刻的數(shù)據(jù)進(jìn)行處理的移動平均方式的數(shù)字濾波器。
此外，作為與本發(fā)明有關(guān)的、與微處理器的失控監(jiān)視及再起動控制相關(guān)的各種常用技術(shù)，有下述一些內(nèi)容。
在特許公開公報1995-196003號「車輛安全裝置的控制系統(tǒng)」中提出，對于通過微計算機(jī)驅(qū)動控制的車輛安全裝置的驅(qū)動電路中設(shè)有AND電路，利用微計算機(jī)的監(jiān)視脈沖正常時產(chǎn)生準(zhǔn)許動作信號的判斷電路的輸出與微計算機(jī)的動作指令信號的“與”邏輯，來驅(qū)動例如氣囊等車輛安全裝置。此時存在的問題是，如果用復(fù)位脈沖重新起動微計算機(jī)，則車輛的駕駛員無法知道微計算機(jī)產(chǎn)生的暫時失控。
又，特許公開公報1993-81222號「雙CPU的動作監(jiān)視方法」敘述了以下內(nèi)容在由主CPU及子CPU的2個CPU構(gòu)成的系統(tǒng)中，當(dāng)主CPU失控或故障的時，由設(shè)置在外部的監(jiān)視計時器電路輸出的復(fù)位信號對2個CPU一起進(jìn)行初始化及再起動，另外，當(dāng)子CPU失控或故障時，主CPU對它進(jìn)行監(jiān)視，從主CPU向子CPU輸出復(fù)位信號，對子CPU進(jìn)行初始化及再起動。此時，如果用復(fù)位脈沖重新起動微計算機(jī)，也有導(dǎo)致車輛的駕駛員無法知道微計算機(jī)產(chǎn)生的暫時失控的問題。
另外，根據(jù)特許公開公報1996-339308號「字處理裝置」，采用了以下的結(jié)構(gòu)即利用對微計算機(jī)進(jìn)行監(jiān)視的監(jiān)視計時器發(fā)出的異常檢測信號使微計算機(jī)完全停止，必須在為了讓它復(fù)原，將微計算機(jī)的動作電源暫時停止供電后，再重新供電。
這種情況的特點(diǎn)在于，車輛的駕駛員，如果不進(jìn)行電源開關(guān)的開閉動作，就不能重新起動微計算機(jī)，所以就能知道微計算機(jī)產(chǎn)生異常。

發(fā)明內(nèi)容
(1)以往技術(shù)存在問題的說明如上所述，上述那樣的以往的技術(shù)，是部分的小型化及標(biāo)準(zhǔn)化技術(shù)，它不能將其集中進(jìn)行真正的小型化及標(biāo)準(zhǔn)化。
特別是，在微處理器的輸入輸出電路的小型化及標(biāo)準(zhǔn)化達(dá)到以后，產(chǎn)生不能避免微處理器原有的控制能力及響應(yīng)性下降的問題。
又，在對包含微處理器的中央集成電路器件附加附屬集成電路器件時，對于噪聲帶來的微處理器誤動作等情況，則必需考慮充分的安全措施。
(2)本發(fā)明目的的說明本發(fā)明的第1目的在于，在為了對于輸入輸出點(diǎn)數(shù)的變化實(shí)現(xiàn)微處理器標(biāo)準(zhǔn)化而在外部采用集成電路器件時，得到不僅能提高輸入輸出處理的響應(yīng)性、且可提高針對微處理器的噪聲誤動作的安全性的車載電子控制裝置。
本發(fā)明的第2目的在于得到不僅適應(yīng)輸入輸出點(diǎn)數(shù)的變化、且改進(jìn)輸入濾波器部分以達(dá)到裝置小型化及標(biāo)準(zhǔn)化的車載電子控制裝置。
在與本發(fā)明相關(guān)的車載電子控制裝置中，包括含有微處理器的中央集成電路器件，以及與這個中央集成電路器件連接進(jìn)行串行通信的、作為低速數(shù)字信號輸入用的第1附屬集成電路器件，以及與中央集成電路器件連接進(jìn)行串行通信、作為模擬信號輸入用的第2附屬集成電路器件；中央集成電路器件包括在與被控制裝置間進(jìn)行信號的輸入及輸出的直接并行輸入電路和直接并行輸出電路，以及能分別進(jìn)行串并行轉(zhuǎn)換而構(gòu)成的第1主機(jī)串并行轉(zhuǎn)換器及第2主機(jī)串并行轉(zhuǎn)換器，以及以外部工具寫入對被控制裝置進(jìn)行控制的控制程序的第1非易失性存儲器，以及與運(yùn)算處理用的第1RAM存儲器以總線連接的微處理器；第1附屬集成電路器件這樣構(gòu)成，它具有與中央集成電路器件的第1主機(jī)串并行轉(zhuǎn)換器連接進(jìn)行串行通信并進(jìn)行串并行轉(zhuǎn)換的第1子機(jī)串并行轉(zhuǎn)換器，以及并行輸入低速數(shù)字信號的間接并行輸入電路，它能將輸入到間接并行輸入電路的數(shù)字信號經(jīng)第1子機(jī)串并行轉(zhuǎn)換器輸出到中央集成電路器件；第2附屬集成電路器件這樣構(gòu)成，它具有與中央集成電路器件的第2主機(jī)串并行轉(zhuǎn)換器連接進(jìn)行串行通信并進(jìn)行串并行轉(zhuǎn)換的第2子機(jī)串并行轉(zhuǎn)換器，以及并行輸入模擬信號、并將輸入的模擬信號轉(zhuǎn)換成數(shù)字信號的多路AD轉(zhuǎn)換器，它將通過多路AD轉(zhuǎn)換器轉(zhuǎn)換的數(shù)字信號經(jīng)第2子機(jī)串并行轉(zhuǎn)換器輸出到中央集成電路器件；中央集成電路器件可將與來自被控制裝置的輸入信號、來自第1附屬集成電路器件的輸入信號及來自第2附屬集成電路器件的輸入信號相對應(yīng)的控制信號輸出到被控制裝置。
又，第1附屬集成電路器件具有將中央集成電路器件形成的控制信號輸出到被控制裝置的間接并行輸出電路。
中央集成電路器件的微處理器這樣構(gòu)成，它產(chǎn)生監(jiān)視信號，中央集成電路器件具有對來自第1附屬集成電路器件的輸入信號及來自第2附屬集成電路器件的輸入信號進(jìn)行超時校驗(yàn)及和數(shù)校驗(yàn)的第1相互監(jiān)視手段，而且第1附屬集成電路器件及第2附屬集成電路器件的至少一方具有在中央集成電路器件的微處理器產(chǎn)生的監(jiān)視信號的脈沖寬度超過規(guī)定值時將微處理器復(fù)位的第2相互監(jiān)視手段。
又，第1附屬集成電路器件及第2附屬集成電路器件的至少一方，采用產(chǎn)生監(jiān)視信號的子微處理器構(gòu)成，同時上述第1相互監(jiān)視手段具有在上述子微處理器產(chǎn)生的監(jiān)視信號的脈沖寬度超過規(guī)定值時將上述子微處理器復(fù)位的失控監(jiān)視程序。
又，第1附屬集成電路器件具有對通過第1相互監(jiān)視手段及第2相互監(jiān)視手段檢測出的異常發(fā)生進(jìn)行記憶的異常記憶電路，以及檢測車載電子控制裝置接通電源并將上述異常記憶電路復(fù)位的電源檢測電路，以及在上述異常記憶電路記憶異常發(fā)生時將與被控制裝置的電源電路連接的負(fù)載電源繼電器切斷的邏輯電路。
又，設(shè)置在第1附屬集成電路器件的間接并行輸入電路的各輸入電路具有輸入接口部及可變?yōu)V波器電路，上述輸入接口部由高電阻的串聯(lián)電阻及小容量電容器形成的噪聲濾波器、以及具有遲滯功能的電平判斷用比較器所構(gòu)成，該高電阻的串聯(lián)電阻與成為輸入開關(guān)的負(fù)載的低電阻的附加電阻連接，同時，上述可變?yōu)V波器電路由以下部分構(gòu)成當(dāng)規(guī)定的周期內(nèi)取樣記憶的連續(xù)多個電平判斷結(jié)果的多數(shù)為正時被置位、當(dāng)連續(xù)多個電平判斷結(jié)果的多數(shù)不為正時被復(fù)位的輸入確定觸發(fā)器電路，以及將上述取樣周期及進(jìn)行置位復(fù)位的邏輯判斷點(diǎn)數(shù)的至少一方的值作為濾波器參數(shù)進(jìn)行存儲的參數(shù)設(shè)定寄存器。
還有，可變?yōu)V波器電路由根據(jù)上述電平判斷用比較器的輸出邏輯電平對時鐘信號進(jìn)行可逆計數(shù)的可逆計數(shù)器構(gòu)成，當(dāng)上述可逆計數(shù)器的現(xiàn)在值為設(shè)定值或0時，上述輸入確定觸發(fā)器電路被置位或復(fù)位。
又，第1附屬集成電路器件具有運(yùn)算處理用的第2RAM存儲器、第2非易失性存儲器及子微處理器，同時間接并行輸入電路的各輸入電路具有輸入接口部與可變?yōu)V波器手段，該高電阻的串聯(lián)電阻與成為輸入開關(guān)的負(fù)載的低電阻的附加電阻連接，上述輸入接口部由高電阻的串聯(lián)電阻及小容量電容器形成的噪聲濾波器、以及具有滯后功能的電平判斷用比較器所構(gòu)成，上述可變?yōu)V波器手段，由被存儲在利用上述子微處理器執(zhí)行的第2非易失性存儲器中的、當(dāng)以規(guī)定的周期取樣記憶的連續(xù)多個電平判斷結(jié)果的多數(shù)為正時被置位、當(dāng)連續(xù)多個電平判斷結(jié)果的多數(shù)不為正時被復(fù)位的輸入確定程序構(gòu)成，上述取樣周期及進(jìn)行置位復(fù)位的邏輯判斷點(diǎn)數(shù)的至少一方的值作為濾波器參數(shù)存儲在上述第2RAM存儲器中。
又，第1附屬集成電路器件具有與中央集成電路器件的直接并行輸入電路前段級連接的輸入接口電路和可變閾值電路，上述輸入接口電路由高電阻的串聯(lián)電阻及小容量電容器形成的噪聲濾波器、以及具有滯后功能的電平判斷用比較器所構(gòu)成，該高電阻的串聯(lián)電阻與成為輸入開關(guān)的負(fù)載的低電阻的附加電阻連接，同時，上述可變閾值電路，由上述電平判斷用比較器和將這個電平判斷用比較器的判斷電平的設(shè)定值作為閾值參數(shù)進(jìn)行存儲的參數(shù)設(shè)定寄存器構(gòu)成。
另外，設(shè)置在第2附屬集成電路裝置中的多路AD轉(zhuǎn)換器的各路輸入電路部，具有輸入接口電路及可變?yōu)V波器電路，上述輸入接口電路由含有正負(fù)箝位二極管及小容量電容器的噪聲濾波器構(gòu)成，同時，上述可變?yōu)V波器電路，由與開關(guān)電容器形成的等效電阻或選擇切換電阻形成的可變電阻的電容器、以及存儲決定上述可變電阻的電阻值的濾波器參數(shù)的參數(shù)設(shè)定寄存器構(gòu)成。
又，第2附屬集成電路器件具有運(yùn)算處理用的第2RAM存儲器、第2非易失性存儲器及子微處理器，同時，多路AD轉(zhuǎn)換器的各路輸入電路部具有輸入接口部與可變?yōu)V波器手段，輸入接口部由含有正負(fù)箝位二極管及小容量電容器的噪聲濾波器構(gòu)成，可變?yōu)V波器手段，由存儲在利用子微處理器執(zhí)行的第2非易失性存儲器的、算出以規(guī)定周期被取樣記憶的連續(xù)多個數(shù)據(jù)轉(zhuǎn)換值的平均值的移動平均程序構(gòu)成，將取樣周期及移動平均點(diǎn)數(shù)的至少一方的值作為濾波器參數(shù)存儲在第2RAM存儲器中。
又，包含可變?yōu)V波器電路的濾波器參數(shù)及可變閾值電路的閾值參數(shù)的至少一方的控制參數(shù)，以及利用微處理器執(zhí)行的、將控制參數(shù)傳輸?shù)絽?shù)設(shè)定寄存器的參數(shù)傳輸程序，存儲在中央集成電路器件的第1非易失性存儲器中。
還有，包含可變?yōu)V波器電路的濾波器參數(shù)及可變閾值電路的閾值參數(shù)的至少一方的控制參數(shù)，以及利用微處理器執(zhí)行的、將上述控制參數(shù)傳輸?shù)絽?shù)設(shè)定寄存器的參數(shù)傳輸程序，存儲在中央集成電路器件的第1非易失性存儲器中，同時，接收由參數(shù)傳輸程序傳輸?shù)目刂茀?shù)的參數(shù)接收程序存儲在第2非易失性存儲器中。
又，第1附屬集成電路器件，具有以總線連接第2非易失性存儲器及運(yùn)算處理用的第2RAM存儲器的子微處理器、以及與中央集成電路器件的直接并行輸入電路前級連接的輸入接口電路及監(jiān)視用并行輸入電路；同時，輸入接口電路由高電阻的串聯(lián)電阻及小容量電容器形成的噪聲濾波器、以及具有滯后功能的電平判斷用比較器所構(gòu)成，所述高電阻的串聯(lián)電阻與成為輸入開關(guān)的負(fù)載的低電阻的附加電阻連接，監(jiān)視并行輸入電路，由將電平判斷用比較器的輸出有選擇地對子微處理器進(jìn)行總線連接的數(shù)據(jù)選擇器構(gòu)成。
又，在第2附屬集成電路器件中設(shè)置多個多路AD轉(zhuǎn)換器，對同一測量對象設(shè)置的又重系統(tǒng)模擬傳感器的一方與多個多路AD轉(zhuǎn)換器1個連接，同時，又重系統(tǒng)模擬傳感器的另一方與多個多路AD轉(zhuǎn)換器的另1個連接。
還有，第2附屬集成電路器件具有對一部分模擬信號設(shè)置的、將模擬輸入信號轉(zhuǎn)換成數(shù)字信號輸出的數(shù)字轉(zhuǎn)換輸出電路，同時，第1附屬集成電路器件具有與數(shù)字轉(zhuǎn)換輸出電路的輸出連接的監(jiān)視用數(shù)字轉(zhuǎn)換輸入電路。
又，中央集成電路器件具有利用第1非易失性存儲器中存儲的控制程序?qū)Ρ豢刂蒲b置進(jìn)行控制的自動控制手段，同時，第1附屬集成電路器件具有利用存儲在第2非易失性存儲器中的控制程序?qū)Ρ豢刂蒲b置進(jìn)行監(jiān)視的自動控制監(jiān)視手段。
又，第2附屬集成電路器件具有作為具有相同值的又重系統(tǒng)模擬輸入的第1目標(biāo)值及第2目標(biāo)值輸入，分別與第1目標(biāo)值及第2目標(biāo)值對應(yīng)的檢測被控制裝置的動作的第1檢測值及第2檢測值輸入，以及輸出第2目標(biāo)值及第2檢測值的監(jiān)視用輸出電路；第1附屬集成電路器件具有與上述監(jiān)視用輸出電路連接的監(jiān)視用輸入電路，中央集成電路器件的自動控制手段這樣構(gòu)成，它根據(jù)經(jīng)第2附屬集成電路器件輸入的第1目標(biāo)值及第1檢測值對被控制裝置進(jìn)行控制，第1附屬集成電路器件的自動控制監(jiān)視手段這樣構(gòu)成，它將對被控制裝置具有的驅(qū)動機(jī)構(gòu)系統(tǒng)的近似傳遞函數(shù)輸入從監(jiān)視用輸入電路得到的第2目標(biāo)值時的近似傳遞函數(shù)的輸出與從監(jiān)視用輸入電路得到的第2檢測值進(jìn)行比較，當(dāng)比較偏差超過規(guī)定值時，產(chǎn)生控制錯誤輸出，并對異常記憶電路置位。


圖1所示為本發(fā)明實(shí)施形態(tài)1的車載電子控制裝置的電路方框圖。
圖2所示為本發(fā)明實(shí)施形態(tài)1的車載電子控制裝置的ON/OFF輸入電路的圖。
圖3所示為本發(fā)明實(shí)施形態(tài)1的車載電子控制裝置的模擬可變?yōu)V波器電路的圖。
圖4所示為本發(fā)明實(shí)施形態(tài)1的車載電子控制裝置的通信幀結(jié)構(gòu)圖。
圖5所示為本發(fā)明實(shí)施形態(tài)1的車載電子控制裝置的主CPU動作流程圖。
圖6所示為本發(fā)明實(shí)施形態(tài)1的車載電子控制裝置的子CPU動作流程圖。
圖7所示為本發(fā)明實(shí)施形態(tài)2的車載電子控制裝置的電路方框圖。
圖8所示為本發(fā)明實(shí)施形態(tài)2的車載電子控制裝置的數(shù)字可變?yōu)V波器電路圖。
圖9所示為本發(fā)明實(shí)施形態(tài)2的車載電子控制裝置的子CPU動作流程圖。
圖10所示為本發(fā)明實(shí)施形態(tài)3的車載電子控制裝置的數(shù)字可變?yōu)V波器電路圖。
圖11所示為本發(fā)明實(shí)施形態(tài)4的車載電子控制裝置的模擬可變?yōu)V波器電路圖。
圖12所示為本發(fā)明實(shí)施形態(tài)5的車載電子控制裝置的電路方框圖。
圖13所示為本發(fā)明實(shí)施形態(tài)6的車載電子控制裝置的電路方框圖。
圖14所示為以往的車載電子控制裝置的電路方框圖。
符號的說明100a，100b，100c，100d，ECU(車載電子控制裝置)106外部設(shè)備107附加電阻110a，110b，110c，110d中央集成電路器件111，111c主CPU(微處理器)112a，112b第1非易失性存儲器113第1RAM存儲器114數(shù)據(jù)選擇器(直接并行輸入電路)115鎖存存儲器(直接并行輸出電路)116a第1主機(jī)串并行轉(zhuǎn)換器116b第2主機(jī)串并行轉(zhuǎn)換器120a，120b，120c，120d第1附屬集成電路器件121a，121b子CPU(子微處理器)122第2非易失性存儲器123第2RAM存儲器124a數(shù)據(jù)選擇器(監(jiān)視用并行輸入電路)124b數(shù)據(jù)選擇器(間接并行輸入電路)124c監(jiān)視用數(shù)字轉(zhuǎn)換輸入電路124d監(jiān)視用輸入電路125鎖存存儲器(間接并行輸出電路)126第1子機(jī)串并行轉(zhuǎn)換器129監(jiān)視計時器(相互監(jiān)視手段)130輸入開關(guān)131噪聲濾波器132a可變閾值電路132b電平判斷用比較器133a，133b可變?yōu)V波器電路134a，134b參數(shù)設(shè)定寄存器135串聯(lián)電阻136小容量電容器140a，140b，140c，140d第2附屬集成電路器件141b子微處理器142第2非易失性存儲器143第2RAM存儲器145數(shù)字轉(zhuǎn)換輸出電路145a監(jiān)視用輸出電路146第2子機(jī)串并行轉(zhuǎn)換器151噪聲濾波器153a 153b可變?yōu)V波器電路154，154a，154b多路AD轉(zhuǎn)換器156a，156b參數(shù)設(shè)定寄存器160異常記憶電路162電源檢測電路163邏輯電路164a負(fù)載電源繼電器165異常報警裝置171a第1加速踏板位置傳感器171b第2加速踏板位置傳感器172節(jié)氣門開閉驅(qū)動用電動機(jī)174a第1節(jié)氣門位置傳感器174b第2節(jié)氣門位置傳感器180自動控制手段182近似傳遞函數(shù)183，184比較手段(自動控制監(jiān)視手段)193a參數(shù)設(shè)定寄存器195輸入確定觸發(fā)器電路300箝位二極管(正側(cè))301箝位二極管(負(fù)側(cè))313開關(guān)電容器315電容器352a，352b，352c，352d選擇切換電阻354電容器
504通信監(jiān)視手段(通信監(jiān)視程序)509參數(shù)傳輸手段(參數(shù)傳輸程序)528通信監(jiān)視手段(通信監(jiān)視程序)532通信監(jiān)視手段(通信監(jiān)視程序)546失控監(jiān)視手段(失控監(jiān)視程序)609參數(shù)接收手段(參數(shù)接收程序)623輸入確定手段(輸入確定程序)626輸入確定手段(輸入確定程序)631可變?yōu)V波器手段809輸入確定觸發(fā)器電路909參數(shù)接收手段(參數(shù)接收程序)917可變?yōu)V波器手段(移動平均程序)具體實(shí)施方式
實(shí)施形態(tài)1.
(1)實(shí)施形態(tài)1的構(gòu)成的詳細(xì)說明以下，根據(jù)附圖就本發(fā)明的實(shí)施形態(tài)1的車載電子控制裝置進(jìn)行說明。
圖1所示為本發(fā)明實(shí)施形態(tài)1的車載電子控制裝置的電路框圖。
在圖1中，100a是對被控制裝置進(jìn)行控制的ECU(車載電子控制裝置)，以中央集成電路器件110a、第1附屬集成電路器件120a以及第2附屬集成電路器件140a為主要部件，用一塊電路板構(gòu)成。
101a是輸入進(jìn)行例如用來控制發(fā)動機(jī)的點(diǎn)火時期及燃料噴射時期的曲柄轉(zhuǎn)角傳感器和自動行駛控制用的車速傳感器等比較頻繁的動作、需要進(jìn)行快速取入信號的ON/OFF動作的高速輸入信號IN1～I(xiàn)Nr連接器端子。
101b是輸入進(jìn)行例如檢測變速桿位置的選擇器開關(guān)及空調(diào)開關(guān)等相對不頻繁的動作、信號取得的滯后不大成問題的ON/OFF動作的低速輸入信號IN1～I(xiàn)Ns連接器端子。
102是例如輸入進(jìn)氣量傳感器、氣缸壓傳感器、進(jìn)氣閥開度檢測用節(jié)氣門位置傳感器、加速踏板踏下度檢測用加速踏板位置傳感器、水溫傳感器、排氣氣體氧濃度傳感器等模擬輸入信號AN1～ANt的連接器端子。
103a是輸出進(jìn)行例如發(fā)動機(jī)的點(diǎn)火線圈驅(qū)動輸出(汽油發(fā)動機(jī)場合)和燃料噴射控制用電磁閥驅(qū)動用輸出等比較頻繁的動作，需要產(chǎn)生無滯后驅(qū)動輸出的ON/OFF動作的高速輸出OUT1～OUTm連接器端子。
103b是輸出進(jìn)行例如變速機(jī)用電磁閥驅(qū)動輸出和空調(diào)用電磁離合器驅(qū)動輸出等相對不頻繁的動作、驅(qū)動輸出的響應(yīng)滯后不大成問題的ON/OFF動作的低速輸出OUT1～OUTn連接器端子。
104是連接用來對ECU100a預(yù)先傳送寫入控制程序及控制參數(shù)等的外部設(shè)備106的可脫卸連接器，外部設(shè)備106在產(chǎn)品出廠時及維護(hù)作業(yè)時使用，通過可脫卸連接器104與ECU100a連接。
105是連接車載蓄電池的電源端子，它由通過未圖示的電源開關(guān)供電的端子以及為了保持后述的存儲器的工作而直接從車載蓄電池供電的帶控定時用端子構(gòu)成。
107是與ON/OFF信號用的輸入連接器端子101a及101b連接的幾kΩ的低電阻的附加電阻，這個附加電阻107如同成為輸入開關(guān)的負(fù)載，將各輸入端上拉或下拉，它與第1附屬集成電路器件120a外部的印刷線路板連接，使得未圖示的輸入開關(guān)為OFF時，輸入信號電平穩(wěn)定，而且在輸入開關(guān)為ON時，能使通電電流增大，以防止接觸不良。
108是設(shè)置在中央集成電路器件110a及第1附屬集成電路器件120a的輸出級的晶體管等輸出接口電路，109是從電源端子105供電、產(chǎn)生控制用的穩(wěn)定電壓并對各集成電路器件供電的電源組件。
中央集成電路器件110a由主CPU(微處理器)111、第1非易失性存儲器112a、運(yùn)算處理用的第1RAM存儲器113、直接并行輸入電路的輸入用數(shù)據(jù)選擇器114、直接并行輸出電路的輸出用鎖存存儲器115、在后述的第1及第2附屬集成電路器件120a及140a之間進(jìn)行串行信號通信的第1及第2主機(jī)串并行轉(zhuǎn)換器116a及116b、以及與外部設(shè)備106進(jìn)行串行信號通信的SCI(串行通信接口)117等構(gòu)成，這些構(gòu)成部件通過8～32位的數(shù)據(jù)總線118與主CPU111連接。
又，第1非易失性存儲器112a，例如是可以進(jìn)行成批寫入的鎖存存儲器，傳輸控制程序、車輛控制用程序及車輛控制用參數(shù)等從外部設(shè)備106經(jīng)第1RAM存儲器113被傳輸寫入。
第1附屬集成電路器件120a由子CPU(子微處理器)121a，第2非易失性存儲器122、運(yùn)算處理用的第2RAM存儲器123、監(jiān)視用并行輸入電路的輸入用數(shù)據(jù)選擇器124a、間接并行輸入電路的輸入用數(shù)據(jù)選擇器124b、監(jiān)視用數(shù)字轉(zhuǎn)換輸入電路的輸入用數(shù)據(jù)選擇器124c、間接并行輸出電路的輸出用鎖存存儲器125、以及與第1主機(jī)串并行轉(zhuǎn)換器116a串行連接的第1子機(jī)串并行轉(zhuǎn)換器126構(gòu)成，這些構(gòu)成部件通過8位數(shù)據(jù)總線128與子CPU121a連接。
又，第2非易失性存儲器122例如是掩膜ROM(只讀存儲器)，其中存入子CPU121a處理的輸入輸出控制程序以及與主CPU111通信用的程序等。
129是與主CPU111的監(jiān)視信號輸出端與復(fù)位信號輸入端直接連接的、在監(jiān)視信號的脈沖寬度超過規(guī)定值時產(chǎn)生復(fù)位信號脈沖并重新起動主CPU111的監(jiān)視計時器。
又，與輸入用數(shù)據(jù)選擇器114的各輸入端連接著圖2中詳述的噪聲濾波器131、以及由電平判斷用比較器132b與參數(shù)設(shè)定寄存器134a構(gòu)成的可變閾值電路132a，與輸入用數(shù)據(jù)選擇器124b的各輸入端連接著后述的噪聲濾波器131和電平判斷用比較器132b。
第2附屬集成電路器件140a由在圖3中詳述的通信控制電路141a、例如10位、16路的多路AD轉(zhuǎn)換器154a及154b存儲這個AD轉(zhuǎn)換器的一部分AD轉(zhuǎn)換輸出的數(shù)字轉(zhuǎn)換輸出電路的輸出鎖存存儲器145、以及與第2主機(jī)串并行轉(zhuǎn)換器116b串行連接的第2子機(jī)串并行轉(zhuǎn)換器146構(gòu)成，這些構(gòu)成要素通過數(shù)據(jù)總線148相互連接。
又，與多路AD轉(zhuǎn)換器154a及154b的模擬輸入電路連接著具有圖3中詳述的噪聲濾波器151及參數(shù)設(shè)定寄存器156a的濾波器電路153a。
又，如接下來詳細(xì)所述，對多路AD轉(zhuǎn)換器154a，輸入一對加速踏板位置傳感器APS1及APS2中的一個、以及一對進(jìn)氣閥位置傳感器TPS1及TPS2中的一個，對多路AD轉(zhuǎn)換器154b，輸入一對加速踏板位置傳感器APS1及APS2中的另一個、以及一對進(jìn)氣閥位置傳感器TPS1及TPS2中的另一個，對于加速踏板位置傳感器及節(jié)氣門位置傳感器構(gòu)成又重系統(tǒng)電路。
還有，加速踏板位置傳感器是的一個與進(jìn)氣閥位置傳感器中的一個的AD轉(zhuǎn)換輸出被存入輸出鎖存存儲器145，輸出鎖存存儲器145的輸出與設(shè)置在第1附屬集成電路器件120a內(nèi)的監(jiān)視用數(shù)字轉(zhuǎn)換輸入電路即輸入用數(shù)據(jù)選擇器124c的輸入端連接。
圖2所示為本發(fā)明實(shí)施形態(tài)1的車載電子控制裝置的ON/OFF輸入電路圖，圖2(a)與圖2(b)所示分別為可變閾值電路與電平判斷用比較器。
在圖2中，107、131、132a、132b與圖1中的部件相同。130是輸入開關(guān)，134a是參數(shù)設(shè)定寄存器，135是串聯(lián)電阻，136是小容量電容器，137是比較器，138a是輸入電阻，138b是正反饋電阻，139a、139b是基準(zhǔn)電壓電路。
在圖2(a)中，在輸入開關(guān)130連接的輸入端INr設(shè)置有低電阻的附加電阻107，經(jīng)能夠?qū)嵱玫纳舷拗禐閹装賙Ω的高阻值串聯(lián)電阻135，與十幾pF的小容量電容器136連接。噪聲濾波器131由串聯(lián)電阻135與小容量電容器136構(gòu)成，吸收高頻噪聲加以濾波。
由輸入電阻138a、正反饋電阻138b、比較器137構(gòu)成的電平判斷用比較器132b中，在比較器137的負(fù)端輸入加上由基準(zhǔn)電壓電路139a產(chǎn)生的規(guī)定的基準(zhǔn)電壓Von。
因此，小容量電容器136的充電電壓如果超過基準(zhǔn)電壓Von，則比較器137的輸出為“H”(邏輯“1”)，一旦比較器137的輸出為“H”，則利用正反饋電阻138產(chǎn)生與輸入相加的量，所以如果小容量電容器136的充電電壓如不降到Voff(小于Von)，比較器137的輸出就不會成為“L”(邏輯“0”)，具有這樣的遲滯功能。
這是為了防止由于小容量電容器上疊加的干擾波動導(dǎo)致比較器137的輸出頻繁地發(fā)生翻轉(zhuǎn)變化。
基準(zhǔn)電壓電路139a產(chǎn)生的電壓的分壓比參數(shù)被存入?yún)?shù)設(shè)定寄存器134a內(nèi)，與參數(shù)設(shè)定寄存器134a內(nèi)的參數(shù)對應(yīng)的分壓基準(zhǔn)電壓加到比較器137的反相輸入端。
可變閾值電路132a由電平判斷用比較器132b與參數(shù)設(shè)定寄存器134a構(gòu)成。
在圖2(b)中，與上述圖2(a)的情況比較，除了沒有參數(shù)設(shè)定寄存器134a、基準(zhǔn)電壓電路139b也能產(chǎn)生固定的基準(zhǔn)電壓以外，其他都一樣，由針對ON/OFF輸入電路的噪聲濾波器131及電平判斷用比較器132b構(gòu)成。
圖3所示為本發(fā)明實(shí)施形態(tài)1的車載電子控制裝置的模擬可變?yōu)V波器電路圖。
在圖3中，141a、146、151、153a以及156a都與圖1中的相同，154代表154a與154b。
151是針對模擬信號ANt的噪聲濾波器，這個噪聲濾波器151由正側(cè)的箝位二極管300、負(fù)側(cè)的箝位二極管301、串聯(lián)電阻302、以及小容量電容器303構(gòu)成。
箝位二極管300及301的作用是在模擬輸入信號ANt上疊加了過大的噪聲時，能使這個噪聲電壓在電源的正負(fù)電路中形成環(huán)流，從而不會有超過預(yù)想模擬信號最大及最小值的電壓加到小容量電容器303上。
又，在模擬傳感器具有相應(yīng)內(nèi)阻的情況下，可省略串聯(lián)電阻302。
310是放大器，312是切換開關(guān)，313是開關(guān)電容器，315是電容器，316是放大器，320是多路轉(zhuǎn)換器，321是AD轉(zhuǎn)換部。
構(gòu)成開關(guān)電容器313的電容器C0通過切換開關(guān)312周期性地被切換到信號側(cè)①或輸出側(cè)②，這個切換周期T是利用周期設(shè)定手段即參數(shù)設(shè)定寄存器156a進(jìn)行設(shè)定的值。
小容量電容器303的兩端電壓V1經(jīng)放大器310加到在信號側(cè)①，電容器315與輸出側(cè)②連接，電容器315的兩端電壓V2經(jīng)過放大器316及輸入選擇電路的多路轉(zhuǎn)換器320，被送到另一路AD轉(zhuǎn)換器154的AD轉(zhuǎn)換部321。
又，311a及311b是放大器310的負(fù)反饋用分壓電阻；317a及317b是放大器316的負(fù)反饋用分壓電阻；322是將通過AD轉(zhuǎn)換部321進(jìn)行AD轉(zhuǎn)換的與各模擬信號對應(yīng)的數(shù)字轉(zhuǎn)換值進(jìn)行存儲的例如10位、16點(diǎn)的緩沖存儲器。
318是例如產(chǎn)生4種頻率的時鐘脈沖的時鐘信號發(fā)生器，314a、314b、314c、314d是在時鐘信號發(fā)生器318的各時鐘信號輸出端設(shè)置的作為門電路的與門元件，314是與門元件314a、314b、314c、314d的輸出的或門元件，參數(shù)設(shè)定寄存器156a的各位存儲器與與門元件314a～314d連接，由參數(shù)設(shè)定寄存器156a選擇的某一個與門元件314a～314d的時鐘脈沖輸出，經(jīng)或門元件314加到切換開關(guān)312的切換周期設(shè)定電路上。
在這樣構(gòu)成的開關(guān)電容器313中，對電容器C0的充放電電阻足夠小時，以下關(guān)系成立。
①側(cè)的電容器C0的貯存電荷Q1＝C0×V1②側(cè)的電容器C0的貯存電荷Q2＝C0×V2T秒間的移動電荷Q＝Q1-Q2＝C0×(V1-V2)T秒間的平均電流I＝Q/T＝C0×(V1-V2)/T等效電阻R0＝(V1-V2)/I＝T/C0因此，這樣的開關(guān)電容器313與由串聯(lián)電阻R0和電容器315組成的濾波器等效，串聯(lián)電阻R0與切換周期T成正比，數(shù)值較大，切換周期T存入?yún)?shù)設(shè)定寄存器156a。
323是存入經(jīng)第2子機(jī)串并行轉(zhuǎn)換器146從主CPU111發(fā)送的命令信息及可變?yōu)V波器參數(shù)的緩沖存儲器、以及校驗(yàn)這個緩沖存儲器的內(nèi)容的和數(shù)校驗(yàn)電路，324是當(dāng)和數(shù)校驗(yàn)正常時輸入命令信息并識別這個命令信息內(nèi)容的譯碼電路，325是根據(jù)譯碼電路324的輸出、選擇相當(dāng)于接收到的數(shù)據(jù)的存儲目標(biāo)及準(zhǔn)備發(fā)送的數(shù)據(jù)的存儲源的片選電路，326是由片選電路325選擇、并存儲ACK及NACK等返回命令的命令表，從和數(shù)校驗(yàn)電路323到指令表326為止的電路構(gòu)成通信控制電路141a(2)實(shí)施形態(tài)1的動作的詳細(xì)說明圖4所示為本發(fā)明實(shí)施形態(tài)1的車載電子控制裝置的通信幀結(jié)圖，共給出圖4(a)～圖4(e)的5種通信幀結(jié)構(gòu)。
圖5所示為本發(fā)明的實(shí)施形態(tài)1的車載電子控制裝置的主CPU動作流程圖。
圖6所示為本發(fā)明的實(shí)施形態(tài)1的車載電子控制裝置的子CPU動作流程圖。
對于如圖1所示構(gòu)成的實(shí)施形態(tài)1的動作，首先對圖4所示的串行通信的數(shù)據(jù)傳輸幀構(gòu)進(jìn)行說明。
圖4(a)所示為將存儲在非易失性存儲器112a的ON/OFF信號用的濾波器參數(shù)及閾值參數(shù)經(jīng)過主CPU111、第1主機(jī)串并行轉(zhuǎn)換器116a、第1子機(jī)串并行轉(zhuǎn)換器126及子CPU121a發(fā)送到第1附屬集成電路器件120a內(nèi)的第2RAM存儲器113及參數(shù)設(shè)定寄存器134a用的參數(shù)發(fā)送幀結(jié)構(gòu)，上部是主CPU111側(cè)的發(fā)送數(shù)據(jù)，下部是對方側(cè)的返回數(shù)據(jù)即主CPU111的接收數(shù)據(jù)。
又，各幀構(gòu)成中的一幀，它是由包含8位數(shù)據(jù)及起動位、奇偶位、停止位在內(nèi)的合計11位的數(shù)據(jù)構(gòu)成的。
又，和數(shù)幀SUM，它是由包含一連串幀的各位的垂直位的相法值(不進(jìn)行進(jìn)位的二進(jìn)制加法)即8位數(shù)據(jù)及起動位、奇偶位、停止位在內(nèi)的合計11位的數(shù)據(jù)構(gòu)成的。
在圖4(a)中，400a所示為由下列部分構(gòu)成的數(shù)字參數(shù)發(fā)送引導(dǎo)幀結(jié)構(gòu)圖發(fā)送開始幀STX(例如16進(jìn)制的55)，命令幀COM1(例如16進(jìn)制的10)，對應(yīng)于間接ON/OFF輸入信號IN1～I(xiàn)Ns的濾波器參數(shù)幀DF1～DFs，對應(yīng)于直接ON/OFF輸入信號IN1～I(xiàn)Nr的閾值參數(shù)幀DC1～DCr，發(fā)送結(jié)束幀ETX(例如16進(jìn)制的AA)，以及和數(shù)幀SUM。
401所示為由下列部分構(gòu)成的正常返回幀結(jié)構(gòu)圖發(fā)送開始幀STX，正常接收幀ACK(例如16進(jìn)制的81)，發(fā)送結(jié)束幀ETX，和數(shù)幀SUM。
但是，當(dāng)接收數(shù)據(jù)不正常時，則返回不正常接收幀NACK(例如16進(jìn)制的82)取代正常接收幀ACK，接收它的主CPU111進(jìn)行重新參數(shù)發(fā)送等處理。
圖4(b)所示為將存儲在非易失性存儲器112a中的模擬信號用的濾波器參數(shù)經(jīng)主CPU111、第2主機(jī)串并行轉(zhuǎn)換器116b、第2子機(jī)串并行轉(zhuǎn)換器146及通信控制裝置141a發(fā)送到第2附屬集成電路器件140a內(nèi)的參數(shù)設(shè)定寄存器156a用的參數(shù)發(fā)送引導(dǎo)幀結(jié)構(gòu)圖；上部是主CPU111側(cè)的發(fā)送數(shù)據(jù)，下部是對方側(cè)的返回數(shù)據(jù)即主CPU111的接收數(shù)據(jù)。
圖4(b)中，400b所示為由下列部分構(gòu)成的模擬參數(shù)發(fā)送引導(dǎo)幀結(jié)構(gòu)圖發(fā)送開始幀STX，命令幀COM1，對應(yīng)于模擬輸入信號AN1～ANt的濾波器參數(shù)幀AF1～AFt，發(fā)送結(jié)束幀ETX，和數(shù)幀SUM；與它對應(yīng)的正常返回幀401的結(jié)構(gòu)與圖4(a)的情況相同。
圖4(c)所示為將輸入到第1附屬集成電路器件120a的間接輸入信號IN1～I(xiàn)Ns經(jīng)過子CPU121a、第1子機(jī)串并行轉(zhuǎn)換器126、第1主機(jī)串并行轉(zhuǎn)換器116a及主CPU111發(fā)送到RAM存儲器113用的數(shù)字輸入信息返回引導(dǎo)幀403a的結(jié)構(gòu)及輸入信息發(fā)送允許幀402的結(jié)構(gòu)圖；上部是主CPU111側(cè)的發(fā)送數(shù)據(jù)，下部是對方側(cè)的返回數(shù)據(jù)即主CPU111的接收數(shù)據(jù)。
在圖4(c)中，402所示為由下列部分構(gòu)成的輸入信息發(fā)送允許幀結(jié)構(gòu)圖發(fā)送開始幀STX，命令幀COM2(例如16進(jìn)制的20)，發(fā)送結(jié)束幀ETX，和數(shù)幀SUM；如果把命令幀COM2的內(nèi)容改變?yōu)镃OM4(例如16進(jìn)制的40)，則可改變?yōu)檩斎胄畔l(fā)送禁止。
403a所示為由下列部分構(gòu)成的數(shù)字輸入信息返回引導(dǎo)幀結(jié)構(gòu)圖發(fā)送開始幀STX，命令幀COM3(例如16進(jìn)制的30)，把間接ON/OFF輸入信號IN1～I(xiàn)Ns統(tǒng)一成以8點(diǎn)為單位的數(shù)字輸入幀DI1、DI2、DI3，發(fā)送結(jié)束幀ETX，和數(shù)幀SUM。
又，對于輸入信息的返回，在利用命令COM2允許發(fā)送輸入信息后，在接受命令COM4禁止發(fā)送輸入信息前，可重復(fù)進(jìn)行自發(fā)的、定期的返回。
又，數(shù)字輸入幀的個數(shù)，隨間接ON/OFF輸入信號的點(diǎn)數(shù)而變化，在實(shí)用中如果有24點(diǎn)/3幀，已足夠。
圖4(d)所示為將輸入到第2附屬集成電路器件140a的模擬輸入信號AN1～ANt經(jīng)過通信控制裝置141a、第2子機(jī)串并行轉(zhuǎn)換器146、第2主機(jī)串并行轉(zhuǎn)換器116b及主CPU111發(fā)送到RAM存儲器113用的模擬輸入信息返回引導(dǎo)幀403b的結(jié)構(gòu)及輸入信息發(fā)送允許幀402的結(jié)構(gòu)圖；上部是主CPU111側(cè)的發(fā)送數(shù)據(jù)，下部是對方側(cè)的返回數(shù)據(jù)即主CPU111的接收數(shù)據(jù)。
在圖4(d)中，輸入信息發(fā)送允許/禁止的幀結(jié)構(gòu)402與圖4(c)的情況相同。
403b所示為由下列部分構(gòu)成的模擬輸入信息返回引導(dǎo)幀結(jié)構(gòu)圖發(fā)送開始幀STX，命令幀COM3(例如16進(jìn)制的30)，將對于模擬輸入信號AN1～ANt的10位數(shù)字轉(zhuǎn)換值統(tǒng)一為以2個字節(jié)為單位的數(shù)字輸入幀AI1L、AI1H、…AItL、AItH，發(fā)送結(jié)束幀ETX，和數(shù)幀SUM；又，對于輸入信息的返回，在利用命令COM2允許發(fā)送輸入信息后，在接受命令COM4禁止發(fā)送輸入信息之前，可重復(fù)進(jìn)行自發(fā)的、定期的返回。
圖4(e)所示將存儲于第1RAM存儲器113內(nèi)的間接輸出信息經(jīng)主CPU111、第1主機(jī)串并行轉(zhuǎn)換器116a、第1子機(jī)串并行轉(zhuǎn)換器126及子CPU121a發(fā)送到第1附屬集成電路器件120a內(nèi)的輸出鎖存存儲器125用的輸出信息發(fā)送引導(dǎo)幀404結(jié)構(gòu)圖；上部是主CPU111側(cè)的發(fā)送數(shù)據(jù)，下部是對方側(cè)的返回數(shù)據(jù)即主CPU111的接收數(shù)據(jù)。
在圖4(e)中，404所示為由下列部分構(gòu)成的輸出信息發(fā)送引導(dǎo)幀結(jié)構(gòu)圖發(fā)送開始幀STX，輸出信息定期發(fā)送引導(dǎo)命令幀COM5(例如16進(jìn)制的50)，將間接輸出OUT1～OUTn統(tǒng)一為以8點(diǎn)為單位的數(shù)字輸出幀DO1、DO2，發(fā)送結(jié)束幀ETX，和數(shù)幀SUM。
又，接在命令COM5后面的數(shù)字輸出幀的個數(shù)隨間接輸出OUT1～OUTn的點(diǎn)數(shù)而變化，實(shí)際上如果有2個字節(jié)，已經(jīng)足夠。
又，401是與圖4(a)及圖4(b)一樣的正常返回幀的結(jié)構(gòu)。
下面，按照圖5的流程圖對圖1的主CPU的動作進(jìn)行說明。
500是定期被激活的主CPU111的動作開始步驟；501是接在步驟500后起作用，是判斷在后述的步驟512中初始化結(jié)束標(biāo)志是否已置位的步驟；502是在步驟501是NO時起作用，是判斷對第1及第2附屬集成電路器件120a及140a是否已完成所有參數(shù)設(shè)定的步驟；503是在步驟502為NO時起作用，是利用圖4(a)及圖4(b)中的參數(shù)發(fā)送引導(dǎo)幀400a及400b首先對第1附屬集成電路器件120a發(fā)送濾波器參數(shù)及閾值參數(shù)的步驟；504是接在步驟503后面起作用，是進(jìn)行圖4(a)及圖4(b)的幀構(gòu)成401所示的返回響應(yīng)數(shù)據(jù)的和數(shù)校驗(yàn)與超時校驗(yàn)的步驟。
又，如果在步驟504中有返回響應(yīng)，就馬上進(jìn)行接收數(shù)據(jù)的和數(shù)校驗(yàn)，并轉(zhuǎn)向后面的步驟505，在步驟504中即使等待規(guī)定的時間也未得到返回信號時，則進(jìn)行超時判斷，再轉(zhuǎn)向后面步驟505。
505是接在步驟504后起作用，是判斷步驟504中是否發(fā)生和值校驗(yàn)錯誤或超時錯誤的步驟；506是步驟505正常時轉(zhuǎn)向的作結(jié)束步驟，在這個動作結(jié)束步驟506中，通過重新激活動作開始步驟500，可再重復(fù)進(jìn)行控制動作。
動作開始步驟500被重新激活時，還有，未利用后述的步驟512對初始化標(biāo)志進(jìn)行置位，在所有的參數(shù)設(shè)定沒有結(jié)束時，通過步驟501、502、503、504及505，可按照圖4(b)的幀結(jié)構(gòu)400b對第2附屬集成電路器件140a進(jìn)行參數(shù)設(shè)定。
但是，如果在步驟505判斷為異常，則轉(zhuǎn)向步驟507，判斷步驟505的異常是否是初次異常，當(dāng)判斷是初次異常時，則返回步驟503，并進(jìn)行重新設(shè)定數(shù)據(jù)的發(fā)送。
又，如果步驟507判斷不是初次異常時，則即使再發(fā)送也還是繼續(xù)異常，此時向步驟508移，產(chǎn)生通信異常輸出ER1，并轉(zhuǎn)向動作結(jié)束步驟506。
重復(fù)以上的動作，若步驟502判斷所有的參數(shù)設(shè)定動作完成，則轉(zhuǎn)向步驟510。
在步驟510中，判斷是否已發(fā)送圖4(c)及圖4(d)的輸入信息發(fā)送允許幀402，在尚未發(fā)送時，轉(zhuǎn)向發(fā)送允許手段的步驟511，并發(fā)送輸入信息發(fā)送允許幀402。
此后，步驟504、步驟505、步驟507、步驟508等進(jìn)行選擇動作，這個動作與執(zhí)行步驟503的情況是一樣的。
但是，當(dāng)步驟507判斷為是初次異常而進(jìn)行再發(fā)送處理時，則如虛線所示轉(zhuǎn)向步驟511。
在步驟510中，判斷為對第1及第2附屬集成電路器件120a及140a已發(fā)送輸入信息發(fā)送允許幀402時，轉(zhuǎn)向步驟512，設(shè)定初始化結(jié)束標(biāo)志，接著轉(zhuǎn)向動作結(jié)束步驟506。
又，步驟504是關(guān)于返回響應(yīng)的通信監(jiān)視手段，利用步驟503～步驟508構(gòu)成的步驟塊509構(gòu)成參數(shù)傳輸手段。
又，步驟508的通信異常輸出ER1及步驟512的初始化結(jié)束標(biāo)志可保持到電源重新接通之前。
經(jīng)過以上動作，則完成全部的參數(shù)設(shè)定，允許發(fā)送輸入信息，并將初始化結(jié)束標(biāo)志置位，然后，從動作開始步驟500經(jīng)步驟501轉(zhuǎn)向步驟520。
520是判斷第1及第2主機(jī)串并行轉(zhuǎn)換器116a及116b是否已接收圖4(c)及圖4(d)中的輸入信息返回引導(dǎo)幀403a及403b的判斷步驟；521是在步驟520為YES時起作用，是進(jìn)行接收數(shù)據(jù)的和值校驗(yàn)的步驟；522是在步驟521后面起作用，是當(dāng)接收數(shù)據(jù)中出現(xiàn)異常時轉(zhuǎn)向步驟525、而當(dāng)接收數(shù)據(jù)正常時轉(zhuǎn)向步驟523的判斷步驟；523是將接收的間接輸入信息存入第1RAM存儲器113的步驟。
524是在步驟520判斷為NO時起作用，它是判斷定期數(shù)據(jù)的接收間隔是否超過相當(dāng)于規(guī)定的重復(fù)周期T0的時間的步驟；這個步驟524當(dāng)判斷為超時時向步驟525，當(dāng)判斷為不是超時時，轉(zhuǎn)向步驟530。
525判斷步驟522及步驟524的異常判斷是否為第1次，如果是第1次，就轉(zhuǎn)向步驟526，并對初次標(biāo)志進(jìn)行置位；如果不是第1次，就轉(zhuǎn)向步驟527，并產(chǎn)生通信異常輸出ER1。
接在步驟526、步驟527、步驟523的后面，轉(zhuǎn)向動作結(jié)束步驟506，動作開始步驟500再進(jìn)行激活。
又，528是由步驟521及步驟524構(gòu)成的有關(guān)輸入信息接收的通信監(jiān)視手段。
530是在步驟524判斷未超時時起作用，是判斷是否為間接輸出信號的定期發(fā)送時期的步驟；531是在步驟530為YES時起作用，是利用圖4(e)的輸出信息發(fā)送引導(dǎo)幀404將間接輸出數(shù)據(jù)向鎖存存儲器125發(fā)送用的步驟；這個步驟531成為定期輸出發(fā)送手段。
532是接著步驟531起作用，是進(jìn)行返回響應(yīng)數(shù)據(jù)的和數(shù)校驗(yàn)及超時校驗(yàn)的步驟；這個步驟532中如果有返回響應(yīng)，就馬上進(jìn)行接收數(shù)據(jù)的和數(shù)校驗(yàn)，并轉(zhuǎn)向步驟533，在步驟532即使等待規(guī)定時間仍舊得不到返回信號時，則判斷為超時，然后轉(zhuǎn)向下一步驟533。
533是接著步驟532起作用，是判斷步驟532中是否發(fā)生和數(shù)校驗(yàn)錯誤及超時校驗(yàn)錯誤的步驟；506是步驟533正常時轉(zhuǎn)向的動作結(jié)束步驟；在這個動作結(jié)束步驟506中，動作開始步驟500被再次激活，這樣又能重復(fù)進(jìn)行控制動作。
另一方面，在步驟533中如出現(xiàn)異常判斷，則轉(zhuǎn)向步驟534，判斷步驟533引起的異常是否為初次異常，在判斷為初次異常時，返回步驟531并重新進(jìn)行輸出數(shù)據(jù)的發(fā)送。
又，在在步驟534判斷為不是初次異常時，即即使再發(fā)送仍舊繼續(xù)為異常，此時轉(zhuǎn)向步驟535，產(chǎn)生通信異常輸出ER1，并轉(zhuǎn)向動作結(jié)束步驟506。
又，步驟532就成了與輸出發(fā)送對應(yīng)的返回響應(yīng)的通信監(jiān)視手段。
540是在步驟530判斷為NO時起作用，是判斷子CPU121a產(chǎn)生的監(jiān)視信號是否從“H”變化到“L”、或者從“L”變化到“H”的步驟；541是在步驟540有變化時起作用，是讀出后述的步驟545中作計數(shù)相加的時鐘信號的相加結(jié)果作為監(jiān)視信號脈沖寬度的步驟；542是接在步驟541后面起作用，是判斷讀出相加值是否超過規(guī)定值的步驟；543是在步驟542判斷為超過規(guī)定值、監(jiān)視信號脈沖寬度為異常時起作用，它是產(chǎn)生復(fù)位輸出脈沖并重新起動子CPU121a的步驟；544是接著步驟543起作用，或在步驟542判斷為監(jiān)視信號脈沖寬度正常時起作用，是對在步驟545中相加的時鐘脈沖的相加值進(jìn)行復(fù)位的步驟；545是在步驟540為NO時起作用，是相加時鐘信號的中斷計數(shù)器，利用這個中斷計數(shù)器545可測量監(jiān)視信號的“H”脈沖寬度及“L”脈沖寬度。
在步驟544及步驟545后，轉(zhuǎn)向動作結(jié)束步驟506，在規(guī)定時間內(nèi)進(jìn)行重復(fù)動作，動作開始步驟500被激活。
546是由步驟540～步驟545構(gòu)成的步驟塊，它成為子CPU121a的失控監(jiān)視手段。
下面，根據(jù)圖6的流程圖對子CPU的動作進(jìn)行說明。
600是定期被激活的子CPU121a的動作開始步驟；601是接在步驟600后面起作用，是判斷是否接收圖4(a)的參數(shù)發(fā)送引導(dǎo)命令COM1的步驟；602是在步驟601判斷為接收時起作用，是進(jìn)行利用圖4(a)的幀結(jié)構(gòu)400a的全部接收幀有關(guān)的和數(shù)校驗(yàn)的步驟；603是接在步驟602后面起作用，是判斷和數(shù)校驗(yàn)結(jié)果是否正常的步驟；604是步驟603判斷為正常時起作用，是利用圖4(a)的幀結(jié)構(gòu)401返回正常接收ACK的步驟；605是接在步驟604后面起作用，是將接收的濾波器參數(shù)存入第2RAM存儲器123的步驟；606是接在步驟605后面起作用，是將接收的閾值參數(shù)經(jīng)過第2RAM存儲器123存入?yún)?shù)設(shè)定寄存器134a(參照圖1及圖2(a))的步驟；607是步驟606后面的動作結(jié)束步驟；一系列動作結(jié)束后，在一定時間內(nèi)進(jìn)行重復(fù)，使動作開始步驟600激活。
608是步驟603判斷接收數(shù)據(jù)異常時動作，是在圖4(a)的幀結(jié)構(gòu)401中發(fā)送不正常接收命令NACK以取代正常接收命令A(yù)CK的步驟；接在這個步驟608后面，轉(zhuǎn)向動作結(jié)束步驟607。
又，利用步驟601～步驟606、步驟608構(gòu)成的步驟塊609，構(gòu)成參數(shù)接收手段。
611是在步驟601為ON時起作用，是判斷是否已接收圖4(e)的輸出信息定期發(fā)送引導(dǎo)命令COM5的步驟；612是在步驟611判斷為接收時起作用，是進(jìn)行利用圖4(e)的幀結(jié)構(gòu)404的全部接收幀有關(guān)的和數(shù)校驗(yàn)的步驟；613是接在步驟612后面起作用，是判斷和數(shù)校驗(yàn)結(jié)果是否正常的步驟；614在步驟613判斷為正常時起作用，是利用圖4(e)的幀結(jié)構(gòu)401返回正常接收ACK的步驟；615是接在步驟614后面起作用，是將接收的間接輸出信息存入第2RAM存儲器123的步驟；616是接在步驟615后面起作用，是將接收的間接輸出信息經(jīng)第2RAM存儲器123存入輸出鎖存存儲器125(參照圖1)的步驟；607是步驟616后面的動作結(jié)束步驟；一系列動作結(jié)束后，在一定時間內(nèi)進(jìn)行重復(fù)，使動作開始步驟600激活。
618是在步驟613判斷接收數(shù)據(jù)為異常時動作，是在圖4(e)的幀結(jié)構(gòu)401中發(fā)送不正常接收命令NACK以取代正常接收命令A(yù)CK的步驟；接在這個步驟618后面，轉(zhuǎn)向動作結(jié)束步驟607。
620是在步驟611為NO時起作用，是判斷是否已接收圖4(c)的輸入信息發(fā)送允許命令COM2的步驟；在這個步驟620判斷為NO時，就轉(zhuǎn)向動作結(jié)束步驟607，在判斷為YES時，轉(zhuǎn)向步驟621。
621是設(shè)定作為以軟件構(gòu)成的可變?yōu)V波器成為對象的輸入序號INs的步驟；622是接在步驟621后面起作用，是對于以原來設(shè)定的移位周期T依次取樣的輸入序號INs的ON/OFF狀態(tài)(邏輯“1”或“0”)算出含最新狀態(tài)的N點(diǎn)取樣值的邏輯“1”數(shù)量的步驟；623是接在步驟622后面起作用，它是在步驟622中算出的邏輯“1”的數(shù)量較多時(N點(diǎn)全部為邏輯“1”或者例如90％以上的點(diǎn)數(shù)為邏輯“1”時)轉(zhuǎn)向下面步驟624的判斷步驟；624是把第2RAM存儲器123內(nèi)的輸入圖象存儲器序號Is設(shè)定為ON的步驟；輸入圖象存儲器Is的內(nèi)容表示在現(xiàn)在時刻確定的ON/OFF狀態(tài)。
625是在步驟623判斷為否(邏輯“1”不多)時起作用，是對于輸入序號INs的ON/OFF狀態(tài)(邏輯“1”或“0”)算出含最新狀態(tài)的N點(diǎn)取樣值的邏輯“0”數(shù)量的步驟；626是接在步驟625后面起作用，是在步驟625中算出的邏輯“0”的數(shù)量較多時(N點(diǎn)全部為邏輯“0”或者例如90％以上的點(diǎn)數(shù)為邏輯“0”時)轉(zhuǎn)向下面步驟627的判斷步驟；627是把第2RAM存儲器123內(nèi)的輸入圖象存儲器序號Is復(fù)位到OFF的步驟；輸入圖象存儲器Is的內(nèi)容表示在現(xiàn)在時刻確定的ON/OFF狀態(tài)。
628是當(dāng)通過步驟624或步驟627輸入的圖象存儲器Is的內(nèi)容被更新、或步驟623與步驟626皆為否(處在邏輯“1”及邏輯“0”都不多的中間狀態(tài)，輸入信息存儲器Is的內(nèi)容不變)時把成為對象的輸入序號INs更新為下一個序號的步驟；629是在所有的輸入序號的處理結(jié)束前返回步驟621、當(dāng)所有的輸入序號的處理結(jié)束時轉(zhuǎn)向步驟630的結(jié)束判斷步驟；630是利用圖4(c)的幀結(jié)構(gòu)403a將輸入信息發(fā)送給主CPU111的步驟；在這個步驟630后面轉(zhuǎn)向動作結(jié)束步驟607，然后再一次轉(zhuǎn)向開始步驟600。
631是由步驟622～步驟627構(gòu)成的步驟塊，這個步驟塊構(gòu)成與1點(diǎn)的ON/OFF輸入信號有關(guān)的可變?yōu)V波器手段。
又，構(gòu)為輸入確定手段的步驟623及步驟626通?？梢愿鶕?jù)所有的邏輯是“1”還是“0”來判斷，此時，步驟623可根據(jù)N點(diǎn)的與邏輯、步驟626可根據(jù)N點(diǎn)的或邏輯簡單地進(jìn)行判斷。
利用以上的數(shù)字濾波器手段631，例如輸入觸點(diǎn)發(fā)生抖動造成間歇地反復(fù)成為ON/OFF但停在ON的情況下，對間歇的ON/OFF取樣很少，即使假設(shè)進(jìn)行了取樣，如果多數(shù)取樣值不連續(xù)為ON，就不確定輸入為ON。
又，對于例如空調(diào)開關(guān)那樣的手動操作開關(guān)，即使瞬間開關(guān)為ON，這種情況也可以忽略，結(jié)果可以防止干擾導(dǎo)致的誤動作。
另外，為了避免由高頻噪聲的疊加造成哪怕是偶然的取樣出現(xiàn)虛假的輸入信號(例如本來應(yīng)該是ON的，卻由于噪聲被誤認(rèn)為是OFF的輸入信號)，輸入接口電路可設(shè)置噪聲濾波器131及電平判斷用比較器132b。
以下，根據(jù)圖4、圖5、圖6的動作說明，對圖1～圖3所示實(shí)施形態(tài)1的車載電子控制裝置的動作作簡要的說明。
在圖1中，車載電子控制裝置100a內(nèi)的中央集成電路器件110a通過主CPU111與第1非易失性存儲器112a實(shí)施控制動作。
作為控制動作的輸入信息，具有針對下列3個信號的數(shù)字轉(zhuǎn)換值的3個系統(tǒng)經(jīng)過高速輸入端101a、噪聲濾波器131、可變閾值電路132a及數(shù)據(jù)選擇器114直接與主CPU111總線連接的ON/OFF動作的直接并行輸入；經(jīng)過低速輸入端101b、噪聲濾波器131、電平判斷用比較器132b、數(shù)據(jù)選擇器124b、子CPU121a、第1子機(jī)串并行轉(zhuǎn)換器126及第1主機(jī)串并行轉(zhuǎn)換器116a間接與主CPU111總線連接的ON/OFF動作的間接并行輸入；以及經(jīng)過模擬輸入端102、噪聲濾波器151、可變?yōu)V波器電路153a、多路AD轉(zhuǎn)換器154a、154b、第2子機(jī)串并行轉(zhuǎn)換器146及第2主機(jī)串并行轉(zhuǎn)換器116b間接與主CPU111總線連接的模擬信號。
與此相應(yīng)，作為控制動作的輸出信息，具有從直接與主CPU111總線連接的輸出鎖存存儲器115、經(jīng)輸出晶體管108輸出到高速輸出端103a的直接并行輸出，以及從主CPU111、經(jīng)過第1主機(jī)串并行轉(zhuǎn)換器116a、第1子機(jī)串并行轉(zhuǎn)換器126、子CPU121a、輸出鎖存存儲器125及輸出晶體管108輸出到低速輸出端103b的間接并行輸出。
主CPU111的控制程序及各種控制參數(shù)等，預(yù)先從外部設(shè)備106存入第1非易失性存儲器112a，在車載電子控制裝置100a實(shí)際運(yùn)轉(zhuǎn)開始時，通過第1及第2主機(jī)串并行轉(zhuǎn)換器116a及116b，將存入第1非易失性存儲器112a的濾波器參數(shù)及閾值參數(shù)進(jìn)行傳輸并寫入。
對于第1附屬集成電路器件120a內(nèi)的可變閾值電路132a的閾值參數(shù)被傳輸給參數(shù)設(shè)定寄存器134a，在圖6的可變?yōu)V波器手段631中使用的可變?yōu)V波器參數(shù)則被存入第2RAM存儲器122中。
又，對于第2附屬集成電路器件140a內(nèi)的可變?yōu)V波器電路153a的濾波器參數(shù)，被傳輸給參數(shù)設(shè)定寄存器156a。
又，圖3中的通信控制電路141a與第2的子機(jī)串并行轉(zhuǎn)換器146、參數(shù)設(shè)定寄存器156a以及存入與各模擬輸入對應(yīng)的AD轉(zhuǎn)換信息的緩沖存儲器322等總線連接，它由具有收發(fā)數(shù)據(jù)的和數(shù)校驗(yàn)及和數(shù)生成、按命令的譯碼結(jié)果進(jìn)行的各種存儲器的片選以及返回數(shù)據(jù)的幀結(jié)構(gòu)等功能的硬件構(gòu)成，但也可以設(shè)置通信控制用的第2子CPU。
設(shè)置在第1附屬集成電路器件120a內(nèi)的監(jiān)視計時器129這樣構(gòu)成，它對主CPU111產(chǎn)生的脈沖串即監(jiān)視信號WD1的脈沖寬度進(jìn)行監(jiān)視，如果它超過規(guī)定值，就對主CPU111供給復(fù)位輸出脈沖RST1，重新起動主CPU111。
另一方面，主CPU111這樣構(gòu)成，它對子CPU121a產(chǎn)生的脈沖串即監(jiān)視信號WD2的脈沖寬度進(jìn)行監(jiān)視，如果它超過規(guī)定值，就對子PU121a供給復(fù)位輸出脈沖RST2，重新起動子CPU121a。
此外，對于特定的模擬輸入信號的數(shù)字轉(zhuǎn)換值可從第2附屬集成電路器件140a內(nèi)的數(shù)字轉(zhuǎn)換輸出電路145、經(jīng)第1附屬集成電路器件120a內(nèi)的監(jiān)視用數(shù)字轉(zhuǎn)換輸入電路124c取入后放入子CPU121a中，并在后述的監(jiān)視控制中使用。
又，從監(jiān)視用并行輸入電路124a取入子CPU121a的高速輸入的一部分，例如可用來判斷輸入開關(guān)電路是否有斷線或短路等異?，F(xiàn)象。
按照實(shí)施形態(tài)1具有下述效果，由于具有含微處理器的中央集成電路器件、與這個中央集成電路器件串行連接的低速數(shù)字輸入用的第1附屬集成電路器件、以及模擬輸入用的第2附屬集成電路器件，因此對于因控制對象車型而異的控制輸入輸出點(diǎn)數(shù)的變動，可實(shí)現(xiàn)中央集成電路器件的標(biāo)準(zhǔn)化，同時，利用分離為模擬系統(tǒng)和數(shù)字系統(tǒng)的雙重串行通信電路，可緩解通信電路的阻塞，實(shí)現(xiàn)輸入輸出信息的高速收發(fā)，對應(yīng)于高速、高性能、多功能的性能指標(biāo)，使得本來需要大量開發(fā)時間及費(fèi)用的中央集成電路器件的開發(fā)研制容易實(shí)施。
另外具有的效果是，第1附屬集成電路器件由于具有間接并行輸出電路，所以可減少中央集成電路器件的控制輸出引腳數(shù)，從而能更徹底地實(shí)現(xiàn)中央集成電路器件的小型化及標(biāo)準(zhǔn)化。
另外具有的效果是，中央集成電路器件及第1或第2附屬集成電路器件，由于具有相互監(jiān)視手段，所以，對于集成電路器件利用串行通信電路進(jìn)行分割而有可能導(dǎo)致的干擾誤動作，能夠提高安全性。
另外具有的效果是，在第1附屬集成電路器件設(shè)置的并行輸入電路的各輸入電路中，由于設(shè)置噪聲濾波器與電平判斷用比較器，并具有由軟件形成的可變?yōu)V波器手段，所以，能夠采用可包含在集成電路器件內(nèi)的小容量電容器以構(gòu)成具有足夠?yàn)V波功能的濾波器電路，能方便地改變其濾波器參數(shù)，達(dá)到輸入電路部分的小型化及標(biāo)準(zhǔn)化。
另外具有的效果是，第1附屬集成電路器件，由于具有與中央集成電路器件的直接并行輸入電路的前級連接的輸入接口電路及可變閾值電路，因此，對于高速動作的直接并行輸入電路，可形成范圍有限的等效的可變?yōu)V波器，能方便地改變其濾波器參數(shù)，達(dá)到輸入電路部分的小型化及標(biāo)準(zhǔn)化。
另外具有的效果是，第2附屬集成電路器件設(shè)置的多路AD轉(zhuǎn)換器的各路輸入電路部分，由于具有噪聲濾波器及可變?yōu)V波器電路，所以，能夠采用可包含在集成電路器件內(nèi)的小容量電容器以構(gòu)成具有足夠?yàn)V波功能的濾波器電路，能方便地改變其濾波器參數(shù)，達(dá)到輸入電路部分的小型化及標(biāo)準(zhǔn)化。
還有的效果是，中央集成電路器件內(nèi)的第1非易失性存儲器，由于具有從外部設(shè)備傳輸寫入的控制參數(shù)與參數(shù)傳輸程序，所以可以對各種車型相應(yīng)的控制程序、控制參數(shù)、濾波器參數(shù)及閾值參數(shù)等進(jìn)行統(tǒng)一管理，同時能方便地改變其濾波器參數(shù)及閾值參數(shù)。
實(shí)施形態(tài)2(1)實(shí)施形態(tài)2的構(gòu)成的詳細(xì)說明以下，對于該實(shí)施形態(tài)2，采用圖7并以與圖1的不同點(diǎn)為中心進(jìn)行說明。
圖7所示為本發(fā)明實(shí)施形態(tài)2的車載電子控制裝置的方框圖。
在圖7中，100b是對被控制裝置進(jìn)行控制的ECU(車載電子控制裝置)，以中央集成電路器件110b、第1附屬集成電路器件120b及第2附屬集成電路器件140b為主要部件，用一塊電路板構(gòu)成。
中央集成電路器件110b雖具有同圖1的中央集成電路器件110a一樣的構(gòu)成，但中央集成電路器件110b內(nèi)的主CPU111(微處理器)，在構(gòu)成上能與第1非易失性存儲器112b聯(lián)動。
第1附屬集成電路器件120b，采用以硬件構(gòu)成的通信控制裝置121b以取代圖1的第1附屬集成電路器件120a的子CPU(微處理器)121a，省去了第2非易失性存儲器122、運(yùn)算處理用的第2RAM存儲器123、監(jiān)視用并行輸入電路的輸入用數(shù)據(jù)選擇器124a、以及監(jiān)視用數(shù)字轉(zhuǎn)換輸入電路的輸入用數(shù)據(jù)選擇器124c等。
133a是在圖8中將詳述的、以硬件構(gòu)成的可變?yōu)V波器電路，134b是對可變?yōu)V波器電路133a的濾波器參數(shù)設(shè)定用的參數(shù)設(shè)定寄存器。
第2附屬集成電路器件140b具有子CPU141b、第2非易失性存儲器142及第2RAM存儲器143，以替代圖1中的第2附屬集成電路器件140a的通信控制電路141a，采用如圖9中詳述的可變?yōu)V波器手段917，以替代用硬件構(gòu)成的可變?yōu)V波器電路153a。
子CPU141b的監(jiān)視信號WD2受到主CPU111的監(jiān)視，當(dāng)監(jiān)視信號WD2的脈沖寬度超過規(guī)定值時，從主CPU111向子CPU141b供給復(fù)位輸出脈沖TST2，并重新起動子CPU141b。
圖8所示為本發(fā)明實(shí)施形態(tài)2的車載電子控制裝置的數(shù)字可變?yōu)V波器電路圖。
在圖8中，對輸入開關(guān)130具有低電阻的附加電阻107的輸入信號INs經(jīng)過能夠?qū)嵱玫纳舷拗禐閿?shù)百kΩ的高阻值串聯(lián)電阻135與十幾pF的并聯(lián)小容量電容器136連接。
131是由串聯(lián)電阻135與小容量電容器136構(gòu)成的噪聲濾波器，用以吸收高頻噪聲加以濾波。
132b是由輸入電阻138a、正反饋電阻138b、比較器137構(gòu)成的電平判斷用比較器，規(guī)定的基準(zhǔn)電壓139b(電壓Von)加在比較器137的反相輸入上。
因此，小容量電容器136的充電電壓如果大于基準(zhǔn)電壓Von，則比較器137的輸出為“H”(邏輯“1”)，一旦比較器137的輸出為“H”，則利用正反饋電阻138b產(chǎn)生與輸入相加的量，所以，如果小容量電容器136的充電電壓不下降到Voff(小于Von)，比較器137的輸出不會成為“L”(邏輯“0”)，具有這樣的遲帶功能。
這是為了防止由于小容量電容器136上疊加的噪聲波動導(dǎo)致比較器137的輸出頻繁地發(fā)生翻轉(zhuǎn)變化。
對于構(gòu)成可變?yōu)V波器電路133a的移位寄存器800降了輸入比較器137的輸出信號外，同時供給時鐘發(fā)生器810產(chǎn)生的周期為T的移位用脈沖。
因此，移位寄存器800的后級的邏輯內(nèi)容，依次為過去時刻的比較器137的輸出邏輯內(nèi)容。
801a～807a是把移位寄存器800的各輸出級中的邏輯內(nèi)容與參數(shù)設(shè)定寄存器134b的各位的邏輯內(nèi)容進(jìn)行或邏輯的第1邏輯門電路元件，808a是把第1邏輯門電路元件801a～807a的輸出進(jìn)行結(jié)合的與門元件，809是由以與門元件808a的輸出進(jìn)行置位的觸發(fā)器元件構(gòu)成的輸入確定觸發(fā)器電路。
又，801b～807b是把移位寄存器800的各輸出級中的邏輯內(nèi)容的非邏輯內(nèi)容與參數(shù)設(shè)定寄存器134b的各位的邏輯內(nèi)容進(jìn)行或邏輯的第2邏輯門電路元件，808b是把第2邏輯門電路元件801b～807b的輸出進(jìn)行結(jié)合的與門元件，利用與門元件808b的輸出將輸入確定觸發(fā)器電路809復(fù)位。
在這樣構(gòu)成的可變?yōu)V波器電路133a中，移位寄存器800的各輸出級的內(nèi)容如果全是邏輯“1”，則利用與門元件808a的輸出，將輸入確定觸發(fā)器電路809的輸出置位為邏輯“1”。
但是，如果參數(shù)設(shè)定寄存器134b的一部分內(nèi)容為邏輯“1”，則與此對應(yīng)的移位寄存器800的輸出級的邏輯內(nèi)容也可以為“0”。
因此，在圖8的例中，從移位寄存器800的初級1到第5級的邏輯內(nèi)容如果全部為“1”，那么，輸入確定觸發(fā)器電路809的輸出被置位為邏輯“1”。
又，移位寄存器800的各輸出級的內(nèi)容如果全是邏輯“0”，輸入確定觸發(fā)器電路809的輸出利用與門元件808b的輸出，將輸入確定觸發(fā)器電路809的輸出復(fù)位為邏輯“0”。
但是，如果參數(shù)設(shè)定寄存器134b的一部分內(nèi)容為邏輯“1”，則與此對應(yīng)的移位寄存器800的輸出級的邏輯內(nèi)容也可以為“1”。
因此，在圖8的例中，從移位寄存器800的初級1到第5級的邏輯內(nèi)容如果全部為“0”，那么，輸入確定觸發(fā)器電路809的輸出被復(fù)位為邏輯“0”。
在這樣的構(gòu)成中，用來決定輸入確定觸發(fā)器電路809的輸出電路內(nèi)容的邏輯判斷點(diǎn)數(shù)可根據(jù)參數(shù)設(shè)定寄存器134b的內(nèi)容可變設(shè)定。
又，如上所述，亦可以對時鐘發(fā)生器810的脈沖周期進(jìn)行可變設(shè)定，以取代對邏輯判斷點(diǎn)數(shù)進(jìn)行可變設(shè)定。
(2)實(shí)施形態(tài)2的動作的詳細(xì)說明圖9所示為本發(fā)明實(shí)施形態(tài)2的車載電子控制裝置的子CPU動作流程圖。
在圖9中，900是定期被激活的子CPU141a的動作開始步驟；901是接在步驟900后起作用，是判斷是否已接收圖4(b)的參數(shù)發(fā)送引導(dǎo)命令COM1的步驟；902是在步驟901判斷為接收時起作用，是進(jìn)行利用圖4(b)的幀結(jié)構(gòu)400b的全部接收幀有關(guān)的和數(shù)校驗(yàn)的步驟；903是接在步驟902后面起作用，是判斷和數(shù)校驗(yàn)結(jié)果是否正常的步驟；904是步驟903判斷為正常時起作用，是利用圖4(b)的幀結(jié)構(gòu)401返回正常接收ACK的步驟；905是接在步驟904后面起作用，是將接收的濾波器參數(shù)存入第2RAM存儲器143的步驟。907是步驟905后面的動作結(jié)束步驟，如果一系列動作結(jié)束，則在規(guī)定時間里進(jìn)行重復(fù)，使得動作開始步驟900被激活。
908是在步驟903判斷接收數(shù)據(jù)為異常時動作，是在圖4(b)的幀結(jié)構(gòu)401中替代正常接收指令A(yù)CK發(fā)送不正常接收指令NACK的步驟，接在該步驟908后面，轉(zhuǎn)向動作結(jié)束步驟907。
又，利用步驟901～步驟905、步驟908構(gòu)成的步驟塊909，構(gòu)成參數(shù)接收手段。
910是在步驟901為NO時起作用，是判斷是否已接收圖4(d)的輸入信息發(fā)送允許命令COM2的步驟，這個步驟910如判斷為NO，就轉(zhuǎn)向動作結(jié)束步驟907，在判斷為YES時，轉(zhuǎn)向步驟911。
911是設(shè)定成為可變?yōu)V波器運(yùn)算對象的輸入序號ANt的步驟；912是接在步驟911后面起作用，是計算以已經(jīng)設(shè)定的移位周期T依次取樣的最新的N點(diǎn)數(shù)字值的相加平均值的步驟；913是接在步驟912后面起作用，是把步驟912中算出的相加平均值確定作為現(xiàn)在時刻的數(shù)字值、并存入第2RAM存儲器143內(nèi)的輸入數(shù)據(jù)存儲器IAt的步驟；914是接在步驟913后面起作用，是決定下一個輸入序號的步驟；915是接在步驟914后面起作用，是判斷對全部輸入的處理是否已結(jié)束的步驟；當(dāng)處理未結(jié)束時，返回步驟911，處理結(jié)束時，經(jīng)步驟916轉(zhuǎn)向動作結(jié)束步驟907，由此再開始轉(zhuǎn)向900。
在步驟916中，利用圖4(d)的返回幀結(jié)構(gòu)403b，將模擬輸入信號的數(shù)字轉(zhuǎn)換值從第2子機(jī)串并行轉(zhuǎn)換器146經(jīng)由第2主機(jī)串并行轉(zhuǎn)換器116b向第1RAM存儲器113傳送。
917是由步驟912與步驟913構(gòu)成的可變?yōu)V波器手段，輸入數(shù)據(jù)存儲器IAt的內(nèi)容為每次取樣被更新的移動平均值。
又，為了使得各取樣值不含有噪聲導(dǎo)致的異常值，輸入接口電路可連接噪聲濾波器151。
通過以上這樣的可變?yōu)V波器手段917及可變?yōu)V波器電路133a，具有與電阻/電容器構(gòu)成的噪聲濾波器中加大電容器容量完全等效的作用，但由于加大電容器容量不適合電路集成化，也很難根據(jù)被控制車型改變電容量，所以，在實(shí)施形態(tài)2中，采用子CPU的軟件來構(gòu)成模擬電路的可變?yōu)V波器電路。
根據(jù)圖4(b)、圖4(d)、圖9的動作說明，再以圖7、圖8對實(shí)施形態(tài)2的動作作簡要說明，在圖7中，子CPU從第1附屬集成電路器件側(cè)移至第2附屬集成電路器件側(cè)。
因此，第1附屬集成電路器件120b使用以硬件構(gòu)成的通信控制電路121b，把針對ON/OFF輸入信號的可變?yōu)V波器從以軟件手段構(gòu)成變?yōu)椴捎糜布?gòu)成。
反之，在第2附屬集成電路器件140b中，使用子CPU141b，把針對模擬輸入信號的可變?yōu)V波器從以硬件電路構(gòu)成變?yōu)橐攒浖侄螛?gòu)成。
又，第1附屬集成電路器件120b，由于不具有子CPU，因此監(jiān)視用并行輸入電路124a及監(jiān)視用數(shù)字轉(zhuǎn)換輸入電路124c等監(jiān)視輸入也省略，關(guān)于其他的輸入輸出控制，則進(jìn)行與圖1相同的動作。
按照實(shí)施形態(tài)2，第2附屬集成電路器件由于具有與第2非易失性存儲器及運(yùn)算處理用的第2RAM存儲器進(jìn)行總線連接的子微處理器，同時，在第2附屬集成電路器件設(shè)置的多路AD轉(zhuǎn)換器的各路輸入電路部分中，具有噪聲濾波器，并設(shè)置以軟件構(gòu)成的可變?yōu)V波器手段，所以具有的效果是，可采用能夠在集成電路器件內(nèi)形成的小容量電容器以軟件構(gòu)成具有足夠?yàn)V波功能的濾波器電路，這個濾波器參數(shù)也能簡便地改變，并能夠使輸入電路小型化及標(biāo)準(zhǔn)化的效果。
實(shí)施形態(tài)3.
以下，通過圖10對本發(fā)明實(shí)施形態(tài)3的車載電子控制裝置的ON/OFF信號用可變?yōu)V波器電路進(jìn)行說明。
圖10所示為本發(fā)明實(shí)施形態(tài)3的車載電子控制裝置的數(shù)字可變?yōu)V波器電路圖。
在圖10中，噪聲濾波器131及電平判斷用比較器132b的構(gòu)成和動作與圖8的相同。
190a是連接于比較器137的輸出與可逆計數(shù)器192的加法計數(shù)模式輸入UP間的門電路元件；191是從比較器137的輸出經(jīng)過門電路元件190b與可逆計數(shù)器192的減法計數(shù)模式輸入DN連接的非門元件；可逆計數(shù)器192這樣構(gòu)成，它具有以規(guī)定的取樣周期T進(jìn)行ON/OFF的時鐘輸入端CL，對應(yīng)于模式輸入UP或DN，使其對時鐘輸入進(jìn)行可逆計數(shù)。
193a是存儲相當(dāng)于邏輯判斷點(diǎn)數(shù)N的設(shè)定值的設(shè)定值寄存器；193b是存儲可逆計數(shù)器192的現(xiàn)在值的現(xiàn)在值寄存器；194a是在可逆計數(shù)器192的現(xiàn)在值到達(dá)設(shè)定值時利用成為邏輯“1”的輸出Q去封鎖門電路元件190a、并不再進(jìn)行加法計數(shù)的非門元件；194b是在可逆計數(shù)器192的現(xiàn)在值到達(dá)0時利用成為邏輯“1”的輸出P去封鎖門電路元件190b、并不再進(jìn)行減法計數(shù)的非門元件；195是利用可逆計數(shù)器192的設(shè)定值到達(dá)輸出Q進(jìn)行置位、在現(xiàn)在值為0時利用成為邏輯“1”的輸出P進(jìn)行復(fù)位的輸入確定觸發(fā)器電路，輸入確定觸發(fā)器電路195的輸出與數(shù)據(jù)選擇器124b的輸入端連接。
在這樣構(gòu)成的可逆計數(shù)器192中，在以取樣周期T動作的時鐘輸入CL的輸入脈沖數(shù)到達(dá)設(shè)定值寄存器193a的設(shè)定值N之前，如果比較器137的輸出持續(xù)為“H”，則輸入確定觸發(fā)器電路195被置位，但如果中途比較器137的輸出成為“L”，就對時鐘輸入進(jìn)行減法計數(shù)，當(dāng)比較器137的輸出又成為“H”后，進(jìn)行加法計數(shù)，如現(xiàn)在值終于到達(dá)設(shè)定值，則輸入確定觸發(fā)器電路195被置位。
同樣，一旦輸入確定觸發(fā)器電路195被置位，則在利用以取樣周期T動作的時鐘輸入CL的輸入脈沖將現(xiàn)在值從N減少為0之前，如果比較器137的輸出持續(xù)為“L”，則輸入確定觸發(fā)器電路195被復(fù)位，但如果中途比較器137的輸出成為“H”，就對時鐘輸入進(jìn)行加法計數(shù)，當(dāng)比較器137的輸出又成為“L”后，進(jìn)行減法計數(shù)，如現(xiàn)在值終于到達(dá)0，則輸入確定觸發(fā)器電路195被復(fù)位。
按照實(shí)施形態(tài)3，可采用可逆計數(shù)器構(gòu)成第1附屬集成電路器件的可變?yōu)V波器。
實(shí)施形態(tài)4.
以下，根據(jù)圖11，對本發(fā)明實(shí)施形態(tài)4的車載電子控制裝置的模擬信號用可變?yōu)V波器電路進(jìn)行說明圖11所示為本發(fā)明實(shí)施形態(tài)4的車載電子控制裝置的模擬可變?yōu)V波器電路圖。
在圖11中，151是針對模擬輸入信號ANt的噪聲濾波器，這個噪聲濾波器151由正側(cè)箝位二極管300、負(fù)側(cè)箝位二極管301、串聯(lián)電阻302、并聯(lián)小容量電容器303構(gòu)成。
箝位二極管300及301是用來當(dāng)模擬輸入信號ANt上疊加過大的噪聲時，讓這個噪聲電壓在電源的正負(fù)電路中產(chǎn)生環(huán)流，從而使超過預(yù)想的模擬信號的最大及最小值的電壓不能加到小容量電容器303上。
又，與ANt端子連接的未圖示的模擬傳感器在具有相應(yīng)的內(nèi)阻時，可省略串聯(lián)電阻302。
153b是可變?yōu)V波器電路，這是這樣構(gòu)成的，即構(gòu)成可變?yōu)V波器電路153b的電容器354(容量C)，經(jīng)利用參數(shù)設(shè)定寄存器156b進(jìn)行導(dǎo)通控制的模擬門開關(guān)353a～353d通過選擇切換電阻352a～352d而充電，這個充電電壓為由放大器350對小容量電容器303上的兩端電壓V1放大后的電壓V1。
又，電容器354的兩端電壓V2經(jīng)放大器355輸出，并通過多路AD轉(zhuǎn)換器154轉(zhuǎn)換為數(shù)字量。
又，351a、351b、356a、356b是將放大器350、355的輸出與放大器350、355的反相輸入連接的反饋電路電阻。
因此，這樣的可變?yōu)V波器電路153b與選擇切換電阻352a～352d中的以模擬門電路開關(guān)353a～353d為ON時的電阻的并聯(lián)合成電阻R0和電容器C構(gòu)成的RC濾波器等效，并聯(lián)合成電阻R0可根據(jù)參數(shù)設(shè)定寄存器156b的內(nèi)容進(jìn)行可變切換。
按照實(shí)施形態(tài)4，可構(gòu)成第2附屬集成電路器件的模擬用可變?yōu)V波器電路。
實(shí)施形態(tài)5.
(1)實(shí)施形態(tài)5的構(gòu)成的詳細(xì)說明以下，對于本發(fā)明實(shí)施形態(tài)5的車載電子控制裝置，根據(jù)圖12以與圖1的不同點(diǎn)為中心進(jìn)行說明。
圖12所示為本發(fā)明實(shí)施形態(tài)5的車載電子控制裝置的電路方框圖。
在圖12中，100c是對被控制裝置進(jìn)行控制的ECU(車載電子控制裝置)，以中央集成電路器件110c、第1附屬集成電路器件120c與第2附屬集成電路器件140c為主要部件，用一塊電路板構(gòu)成，與圖1比較，圖12是不具有可變?yōu)V波器電路、重點(diǎn)放在相互異常監(jiān)視與異常記憶電路的電路。
101x是例如用來控制發(fā)動機(jī)的點(diǎn)火時間及燃料噴射時間的曲柄轉(zhuǎn)角傳感器和自動行駛控制用車速傳感器等進(jìn)行較頻繁動作、必須進(jìn)行快速取入信號的ON/OFF動作的高速輸入傳感器組。
101y是例如進(jìn)行檢測變速桿位置的選擇開關(guān)及空調(diào)等比較不頻繁的動作、取入信號的滯后也不太成問題的ON/OFF動作的低速輸入傳感器組。
102x是進(jìn)氣量傳感器、氣缸壓傳感器、進(jìn)氣閥開度檢測用第1節(jié)氣門位置傳感器、加速踏板踏下程度檢測用第1加速踏板位置傳感器等第1模擬輸入傳感器組。
102y是大氣壓傳感器、水溫傳感器、排放氣體的氧濃度傳感器、進(jìn)氣閥開度檢測用第2節(jié)氣門位置傳感器、加速踏板踏下程度檢測用第2加速踏板位置傳感器等第2模擬輸入傳感器組。第1及第2加速踏板位置傳感器以及第1及第2節(jié)氣門位置傳感器構(gòu)成產(chǎn)生相同檢測輸出的雙重系統(tǒng)的傳感器。
103x是例如進(jìn)行發(fā)動機(jī)的點(diǎn)火線圈驅(qū)動輸出(汽油發(fā)動機(jī))及燃料噴射控制用電磁閥驅(qū)動用輸出、或進(jìn)行進(jìn)氣用節(jié)氣門的開閉動作的電動機(jī)等比較頻繁的動作、必須產(chǎn)生無遲滯的驅(qū)動輸出的ON/OFF動作的高速電氣負(fù)載組。
103y是例如進(jìn)行變速機(jī)電磁閥驅(qū)動輸出及空調(diào)用電磁離合器驅(qū)動輸出等比較不頻繁的動作、驅(qū)動輸出的響應(yīng)滯后不太成問題的ON/OFF動作的低速電氣負(fù)載組。
105x是車載蓄電池，105y是電源開關(guān)，車載電子控制裝置100c從車載蓄電池105x經(jīng)電源開關(guān)105y供電，或作為帶控定時電源可不經(jīng)過電源開關(guān)105y而直接供電。
中央集成電路器件110c這樣構(gòu)成，它具有含未圖示的第1非易失性存儲器及運(yùn)算處理用的第1RAM存儲器的主CPU(微處理器)111c，根據(jù)來自各輸入傳感器組101x、101y、102x、102y的輸入信號，對被控制裝置的各種電氣負(fù)載組103x、103y進(jìn)行控制。
主CPU111c產(chǎn)生的脈沖串即監(jiān)視信號WD1利用后述的監(jiān)視計時器129進(jìn)行監(jiān)視，當(dāng)監(jiān)視信號WD1的脈沖寬度超過規(guī)定值時，利用復(fù)位信號輸出RST1重新起動主CPU111c，同時，也使后述的子CPU121c再起動。
又，后述的子CPU121c產(chǎn)生的脈沖串即監(jiān)視信號WD2利用主CPU111c進(jìn)行監(jiān)視，當(dāng)監(jiān)視信號WD2的脈沖寬度超過規(guī)定值時，利用復(fù)位信號輸出RST2重新起動子CPU121c。
還有，主CPU111c產(chǎn)生圖5的步驟508、527、535表示的錯誤輸出或邏輯的錯誤輸出ER1、并檢測第1及第2附屬集成電路器件120c及140c的通信異常。
第1附屬集成電路器件120c內(nèi)裝有監(jiān)視計時器129，同時還具有含未圖示、的第2非易失性存儲器及運(yùn)算處理用第2RAM的子CPU(微處理器)121c，低速輸入傳感器組101y的ON/OFF信號被發(fā)送到主CPU111c，利用來自主CPU111c的控制信號輸出來驅(qū)動低速電氣負(fù)載組103y。
又，子CPU121c對監(jiān)視用數(shù)字轉(zhuǎn)換輸入電路即輸入用數(shù)據(jù)選擇器124c輸入的模擬輸入信號的一部分?jǐn)?shù)字轉(zhuǎn)換值進(jìn)行監(jiān)視，或與主CPU111c聯(lián)動，產(chǎn)生對于特定負(fù)載的電源繼電器驅(qū)動輸出DR。
160是由觸發(fā)器電路構(gòu)成的異常記憶電路，161是復(fù)位信號輸出RST1、RST2與錯誤輸出ER1的或門元件，或門元件161在復(fù)位信號輸出RST1、RST2或錯誤輸出ER產(chǎn)生時，對異常記憶電路160進(jìn)行置位。
162是用來檢測電源開關(guān)105y接通、對異常記憶單元160進(jìn)行復(fù)位并初始化的電源檢測電路。
163是設(shè)置于電源繼電器驅(qū)動輸出DR與負(fù)載電源繼電器164a之間的邏輯電路的門電路元件，164b是負(fù)載電源繼電器164a的輸出觸點(diǎn)，異常記憶電路160的復(fù)位輸出與門電路元件163連接，同時，輸出觸點(diǎn)164b構(gòu)成對進(jìn)氣閥開度控制用電動機(jī)的供電電路。
又，異常警報裝置165與異常記憶電路160的置位輸出端連接。
在第2附屬集成電路器件140c中，320a是利用從第1模擬輸入傳感器組102x中依次選擇一點(diǎn)的模擬輸入信號的例如16路模擬開關(guān)構(gòu)成的選擇電路，321a是逐次轉(zhuǎn)換型16路10位精度的AD轉(zhuǎn)換器的AD轉(zhuǎn)換部，322a是通過AD轉(zhuǎn)換部321a轉(zhuǎn)換的數(shù)字量被依次輸入的10位16點(diǎn)的緩沖存儲器；320b是利用從第2模擬輸入傳感器組102y中依次選擇一點(diǎn)的模擬輸入信號的例如16路模擬開關(guān)構(gòu)成的選擇電路，321b是逐次轉(zhuǎn)換型16路10位精度的AD轉(zhuǎn)換器的AD轉(zhuǎn)換部，322b是通過AD轉(zhuǎn)換部321b轉(zhuǎn)換的數(shù)字量被依次輸入的10位16點(diǎn)的緩沖存儲器；141c是通信控制電路，這個通信控制電路141c，通過第2子機(jī)串并行轉(zhuǎn)換器146及第2主機(jī)串并行轉(zhuǎn)換器116b，把存入緩沖存儲器322a、322b的與模擬輸入信號對應(yīng)的數(shù)字轉(zhuǎn)換值發(fā)送給主CPU111c。
但是，一部分模擬輸入信號相應(yīng)的AD轉(zhuǎn)換輸出，還經(jīng)過第1附屬集成電路器件120c內(nèi)的監(jiān)視用數(shù)字轉(zhuǎn)換輸入電路124c，從數(shù)字轉(zhuǎn)換輸出電路145供給子CPU121c。
(2)實(shí)施形態(tài)5的動作的詳細(xì)說明在這樣的構(gòu)成中，車載電子控制裝置100c內(nèi)的中央集成電路器件110c與第1及第2附屬集成電路器件120c、140c進(jìn)行與輸入輸出信號相關(guān)的串行通信，通過主CPU111c與未圖示的第1非易失性存儲器實(shí)施控制動作。
控制動作的輸入信息是從高速輸入傳感器組101x、低速輸入傳感器組101y、第1模擬輸入傳感器組102x、第2模擬輸入傳感器組102y輸入，控制動作的輸出信息從高速電氣負(fù)載群103x及低速電氣負(fù)載群103y輸出。
一方面，主CPU111c利用監(jiān)視信號WD2對子CPU121c進(jìn)行失控監(jiān)視，當(dāng)異常發(fā)生時，產(chǎn)生復(fù)位信號RST2并重新起動子CPU121c，同時如圖5的步驟508、527、535所示，監(jiān)視第1及第2附屬集成電路器件120c及140c的通信異常，在異常發(fā)生時，產(chǎn)生錯誤輸出ER。
另一方面，設(shè)置在具有主CPU111的中央集成電路器件110c的外部的監(jiān)視計時器129，利用監(jiān)視信號WD1對主CPU111c進(jìn)行失控監(jiān)視，當(dāng)異常發(fā)生時，產(chǎn)生復(fù)位信號輸出RST1，并重新起動主CPU111c，同時子CPU121c也重新起動。
這里，若假設(shè)暫時發(fā)生噪聲誤動作、產(chǎn)生復(fù)位信號RST1及RST2的情況，則主CPU111c或子CPU121c被復(fù)位，再起動，并重新產(chǎn)生正常的監(jiān)視信號WD1及WD2。
因此，作為車載電子控制裝置100c，在駕駛員不知不覺中恢復(fù)到正常運(yùn)轉(zhuǎn)狀態(tài)。
但是，如果暫時發(fā)生誤動作，從而產(chǎn)生復(fù)位信號RST1、RST2及錯誤輸出ER，則異常記憶電路160將此記憶，并使異常報警裝置165動作。
這個異常動作記憶，由于若不斷開電源開關(guān)105y是不能恢復(fù)的，因此駕駛員能知道發(fā)生了噪聲誤動作，這樣的誤動作如果頻繁發(fā)生，應(yīng)判斷為危險狀態(tài)，形成敦促維修檢查處理的信息。
特別是，車載電子控制裝置100c例如在具有對安全性有重大影響的定速運(yùn)行裝置等方便功能時，利用門電路元件的邏輯電路163切斷負(fù)載電源繼電器164a，以確保安全，但這個負(fù)載電源繼電器164a的切斷是由于出現(xiàn)暫時的誤動作時，可通過重新接通電源開關(guān)105y來恢復(fù)動作。
按照實(shí)施形態(tài)5具有下述的效果，即由于電子控制裝置具有負(fù)載電源繼電器及異常報警裝置，同時第1附屬集成電路器件具有異常記憶電路、電源檢測電路及邏輯電路，因此，在由于暫時的噪聲誤動作導(dǎo)致主CPU或子CPU的失控及再起動時，記憶這個狀態(tài)，并切斷危險電氣負(fù)載的電源或發(fā)出異常警報使駕駛員知道、確認(rèn)，同時，燃料噴射等發(fā)動機(jī)旋轉(zhuǎn)驅(qū)動所必須的基本功能能保持不變，并繼續(xù)運(yùn)轉(zhuǎn)。
又，對于這樣暫時的誤動作，通過重新起動發(fā)動機(jī)，異常記憶電路也被復(fù)位，可使整體恢復(fù)到正常的運(yùn)轉(zhuǎn)狀態(tài)。
另外具有的效果是，由于第2附屬集成電路器件中，設(shè)置有多個多路AD轉(zhuǎn)換器，對同一測定對象設(shè)置的雙重系統(tǒng)模擬傳感器的一組與1個多路AD轉(zhuǎn)換器連接，雙重系統(tǒng)模擬傳感器的另一組與另一個多路AD轉(zhuǎn)換器連接，因此對于雙重系統(tǒng)傳感器，采用雙重系統(tǒng)AD轉(zhuǎn)換器，以提高冗余度，同時，利用逐次轉(zhuǎn)換型多路AD轉(zhuǎn)換器，能夠縮短動作滯后的時間，另外具有的效果是，由于第2附屬集成電路器件具有對應(yīng)于一部分模擬輸入信號的數(shù)字轉(zhuǎn)換輸出電路，同時，第1附屬集成電路器件具有與數(shù)字轉(zhuǎn)換輸出電路的輸出連接的監(jiān)視用數(shù)字轉(zhuǎn)換輸入電路，所以，可通過第1附屬集成電路器件對與一部分模擬信號對應(yīng)的數(shù)字轉(zhuǎn)換值進(jìn)行監(jiān)視，在這一監(jiān)視中，利用不經(jīng)過中央集成電路器件的雙重系統(tǒng)電路可提高冗余。
實(shí)施形態(tài)6.
(1)實(shí)施形態(tài)6的構(gòu)成的詳細(xì)說明以下，根據(jù)圖13，對本發(fā)明實(shí)施形態(tài)6的車載電子控制裝置進(jìn)行說明，圖13具有對圖12追加的功能，這里，以其附加功能為中心進(jìn)行說明。
圖13所示為本發(fā)明實(shí)施形態(tài)6的車載電子控制裝置的電路方框圖。
在圖13中，100d是對被控制裝置進(jìn)行控制的ECU(車載電子控制裝置)，以中央集成電路器件100d、第1附屬集成電路器件120d及第2附屬集成電路器件140d為主要部件，在一塊電路板上構(gòu)成。
171a例如是檢測加速踏板踏下度的第1加速踏板位置傳感器；171b是與第1加速踏板位置傳感器171a成對的又重系統(tǒng)構(gòu)成的第2加速踏板位置傳感器；172是開閉驅(qū)動發(fā)動機(jī)進(jìn)氣閥173的電動機(jī)；174a是檢測以電動機(jī)172開閉驅(qū)動的進(jìn)氣閥173的開閉程度的第1節(jié)氣門位置傳感器；174b是與第1節(jié)氣門位置傳感器174a成對的又重系統(tǒng)構(gòu)成的第2節(jié)氣門位置傳感器。第1及第2加速踏板位置傳感器171a、171b是第1及第2的目標(biāo)值輸入；第1及第2節(jié)氣門位置傳感器174a、174b是第1及第2的檢測值輸入；電動機(jī)172相當(dāng)于自動控制用電氣負(fù)載。
中央集成電路器件110d這樣構(gòu)成，它具有含未圖示的第1非易失性存儲器及運(yùn)算處理用的第1RAM存儲器的主CPU(微處理器)，利用由這個微處理器執(zhí)行的自動控制手段180，驅(qū)動控制電動機(jī)172。
又，由第1加速踏板位置傳感器171a產(chǎn)生的第1目標(biāo)值輸入、及由第1節(jié)氣門位置傳感器174a產(chǎn)生的第1檢測值輸入，通過第2附屬集成電路器件140d內(nèi)的多路AD轉(zhuǎn)換器154a，轉(zhuǎn)換成數(shù)字量，這個轉(zhuǎn)換數(shù)字量通過第2子機(jī)串并行轉(zhuǎn)換器146作為串行信號發(fā)送，經(jīng)過中央集成電路器件110d內(nèi)的第2主機(jī)串并行轉(zhuǎn)換器116b取入主CPU，根據(jù)第1目標(biāo)值輸入與第1檢測值輸入的偏差值，自動控制手段180進(jìn)行動作。
181是根據(jù)發(fā)動機(jī)水溫及空調(diào)的使用狀況、加速踏板的踏下或復(fù)位速度進(jìn)行的修正值運(yùn)算手段；例如當(dāng)水溫低時，即使加速踏板的踏下程度相同，也可進(jìn)行修正控制，使進(jìn)氣閥開度稍增大些。
164b是圖12中說明的負(fù)載電源繼電器164a的輸出觸點(diǎn)，它能在異常發(fā)生時強(qiáng)制切斷電動機(jī)172的供電電路。
在第1附屬集成電路器件120d中，124d是數(shù)據(jù)選擇器等監(jiān)視用輸入電路；182是從電動機(jī)172到第1及第2節(jié)氣門位置傳感器174a、174b的整個驅(qū)動機(jī)構(gòu)系統(tǒng)的近似傳遞函數(shù)。183、184是構(gòu)成自動控制監(jiān)視手段的比較手段；185是異常判斷用允許偏差值；與輸入第2附屬集成電路器件140d內(nèi)裝的多路AD轉(zhuǎn)換器154b的第2目標(biāo)值輸入即第2加速踏板位置傳感器171b、以及第2檢測值輸入即第2節(jié)氣門位置傳感器174b的模擬值的相對應(yīng)數(shù)字轉(zhuǎn)換值存儲在監(jiān)視用輸出電路145a，該監(jiān)視用輸出電路145a與監(jiān)視用輸入電路124d連接。
作為比較手段183的一個比較輸入，是將第2檢測值輸入即第2節(jié)氣門位置傳感器174b產(chǎn)生的進(jìn)氣閥開度的數(shù)字值輸入，作為比較手段183的另一個比較輸入，是將第2目標(biāo)值輸入即第2加速踏板位置傳感器171b產(chǎn)生的加速踏板踏下程度的數(shù)字值作為輸入的近似傳遞函數(shù)182的輸出值輸入。
比較手段184的一個比較輸入，是比較手段183的比較偏差值；另一個輸入是允許偏差值185；當(dāng)比較手段183的比較偏差絕對值超過允許偏差值185時，圖12中所示的異常記憶電路160進(jìn)行異常記憶，這個記憶狀態(tài)可利用電源檢測電路162復(fù)位。
又，近似傳遞函數(shù)182及允許偏差值185被存入未圖示的第2非易失性存儲器中，由比較手段183、184進(jìn)行的數(shù)字比較可通過未圖示的子微處理器執(zhí)行。
(2)實(shí)施形態(tài)6的動作的詳細(xì)說明若簡要說明如上所述構(gòu)成的實(shí)施形態(tài)6的動作，即中央集成電路器件110d內(nèi)的主CPU，構(gòu)成自動控制手段180，根據(jù)經(jīng)由第2附屬集成電路器件140d輸入的第1目標(biāo)值輸入171a與第1檢測值輸入174a，對自動控制用電氣負(fù)載172進(jìn)行控制。
第1集成電路器件120d內(nèi)的子CPU，構(gòu)成自動控制監(jiān)視手段183、184，根據(jù)經(jīng)由第2附屬集成電路器件140d輸入的第2目標(biāo)值輸入171b與第2檢測值輸入174b對自動控制用電氣負(fù)載172的動作進(jìn)行監(jiān)視，在控制異常輸出ER2發(fā)生時，通過異常記憶電路160對它加以記憶，并切斷負(fù)載電源。
又，監(jiān)視用輸出電路145a與監(jiān)視用輸入電路124d之間的連接，也可以改為采用第3串并行轉(zhuǎn)換器的串行連接方式，此時，不用增加連接引腳數(shù)就能在第1附屬集成電路器件側(cè)對其他的模擬輸入信號進(jìn)行監(jiān)視。
按照實(shí)施形態(tài)6具有下述的效果，由于第2附屬集成電路器件具有作為具有同樣值的又重系統(tǒng)模擬輸入的第1及第2目標(biāo)值輸入，以及第1及第2檢測值輸入，以及對第2目標(biāo)值輸入和第2檢測值輸入的監(jiān)視用輸出電路，第1附屬集成電路器件，具有利用內(nèi)裝的子微處理器執(zhí)行的自動控制監(jiān)視手段及與監(jiān)視用輸出電路連接的監(jiān)視用輸入電路，因此能夠采用子微處理器(子CPU)對中央集成電路器件內(nèi)的微處理器(主CPU)進(jìn)行動作監(jiān)視，以提高安全性。
其他的實(shí)施形態(tài)在以上說明的實(shí)施形態(tài)1～實(shí)施形態(tài)6中，中央集成電路器件及第1、第2附屬集成電路器件在結(jié)構(gòu)上可形成一體化，此時各集成電路器件的邊界線成為以串行通信連接的部分。
又，在實(shí)施形態(tài)1～實(shí)施形態(tài)6中，不進(jìn)行模擬輸出的處理，但也可根據(jù)需要，將儀表顯示用的DA轉(zhuǎn)換器作為間接輸出附在第2附屬集成電路器件上。關(guān)于間接控制輸出，實(shí)際情況控制點(diǎn)數(shù)不太多，也可以不依賴于串行通信，可以完全從主CPU側(cè)經(jīng)直接并行輸出電路直接輸出。
又，即使是低速動作的輸入信號，維持發(fā)動機(jī)旋轉(zhuǎn)所必需的最低限度的輸入信息也能不依賴于串行通信，如直接輸入到主CPU側(cè)，則對于緊急保存運(yùn)行是有效的。
已經(jīng)考慮到了在第1及第2附屬集成電路器件內(nèi)，無論哪一方包含子微處理器時、兩方都包含時、或都不包含時的各種情況，那么，作為本發(fā)明最好的形態(tài)是，為了提高相互監(jiān)視功能，在第1附屬集成電路器件側(cè)內(nèi)裝子CPU，為了不使模擬技術(shù)與數(shù)字技術(shù)相互混合，第2附屬集成電路器件側(cè)則采用不含CPU的硬件構(gòu)成。
又，將DMAC(直接存儲器存取控制器)與主CPU側(cè)的數(shù)據(jù)總線連接，主CPU在不使用數(shù)據(jù)總線的內(nèi)部運(yùn)算期間，如果在串并行轉(zhuǎn)換器與第1RAM存儲器之間能直接進(jìn)行輸入輸出信息的收發(fā)，就可縮短輸入輸出信息的交換時間。
又，在實(shí)施形態(tài)1～實(shí)施形態(tài)6中，監(jiān)視信號的異常與通信異常即使發(fā)生一次就把它記憶，即使異常情況不再繼續(xù)，也能進(jìn)行負(fù)載電源切斷及報警顯示，反之，也可設(shè)置計數(shù)器電路，使得當(dāng)這些暫時的異常多次發(fā)生時及異常狀態(tài)持續(xù)時，進(jìn)行負(fù)載電源切斷及報警顯示。
又，在實(shí)施形態(tài)1～實(shí)施形態(tài)6中，濾波器參數(shù)及閾值參數(shù)是全部被存入主CPU側(cè)的非易失性存儲器中，，但也可以在子CPU設(shè)置能夠?qū)懭氲牡?非易失性存儲器，從外部設(shè)備進(jìn)行輸入輸出處理用的控制程序及濾波器參數(shù)等的寫入，或在附屬集成電路器件側(cè)設(shè)置EEPROM等非易失性存儲器，使其預(yù)先寫入各種參數(shù)。
本發(fā)明的效果本發(fā)明由于按上述說明進(jìn)行構(gòu)成，因此它能取得以下效果。
由于包括含有微處理器的中央集成電路器件，以及與這個中央集成電路器件連接進(jìn)行串行通信的、作為低速數(shù)字信號輸入用的第1附屬集成電路器件，以及與中央集成電路器件連接進(jìn)行串行通信、作為模擬信號輸入用的第2附屬集成電路器件；中央集成電路器件包括在與被控制裝置間進(jìn)行信號的輸入及輸出的直接并行輸入電路和直接并行輸出電路，以及能分別進(jìn)行串并行轉(zhuǎn)換而構(gòu)成的第1主機(jī)串并行轉(zhuǎn)換器及第2主機(jī)串并行轉(zhuǎn)換器，以及以外部設(shè)備寫入對被控制裝置進(jìn)行控制的控制程序的第1非易失性存儲器，以及與運(yùn)算處理用的第1的RAM存儲器總線連接的微處理器；第1附屬集成電路器件這樣構(gòu)成，它具有與中央集成電路器件的第1主機(jī)串并行轉(zhuǎn)換器連接進(jìn)行串行通信并進(jìn)行串并行轉(zhuǎn)換的第1子機(jī)串并行轉(zhuǎn)換器，以及并行輸入低速數(shù)字信號的間接并行輸入電路，它能將輸入到間接并行輸入電路的數(shù)字信號經(jīng)第1子機(jī)串并行轉(zhuǎn)換器輸出到中央集成電路器件；第2附屬集成電路器件這樣構(gòu)成，它具有與中央集成電路器件的第2主機(jī)串并行轉(zhuǎn)換器連接進(jìn)行串行通信并進(jìn)行串并行轉(zhuǎn)換的第2子機(jī)串并行轉(zhuǎn)換器，以及并行輸入模擬信號、并將輸入的模擬信號轉(zhuǎn)換成數(shù)字信號的多路AD轉(zhuǎn)換器，它將通過多路AD轉(zhuǎn)換器轉(zhuǎn)換的數(shù)字信號經(jīng)第2子機(jī)串并行轉(zhuǎn)換器輸出到中央集成電路器件；中央集成電路器件將與來自被控制裝置的輸入信號、來自第1附屬集成電路器件的輸入信號及來自第2附屬集成電路器件的輸入信號相對應(yīng)的控制信號輸出到被控制裝置。所以，對于根據(jù)被控制裝置的控制輸入輸出點(diǎn)數(shù)的變動，中央集成電路器件能夠?qū)崿F(xiàn)標(biāo)準(zhǔn)化，同時，通過模擬系統(tǒng)與數(shù)字系統(tǒng)分離的雙重串行通信線路，可緩和通信線路的阻塞，從而使輸入輸出信息收發(fā)實(shí)現(xiàn)高速化，能夠?qū)崿F(xiàn)高速、高性能、多功能化。
又，由于第1附屬集成電路器件具有將中央集成電路器件形成的控制信號輸出到被控制裝置的間接并行輸出電路。因此，可減少中央集成電路器件的控制輸出引腳數(shù)，徹底實(shí)現(xiàn)中央集成電路器件的小型化及標(biāo)準(zhǔn)化。
又，由于中央集成電路器件的微處理器這樣構(gòu)成，它產(chǎn)生監(jiān)視信號，中央集成電路器件具有對來自第1附屬集成電路器件的輸入信號及來自第2附屬集成電路器件的輸入信號進(jìn)行超時校驗(yàn)及和數(shù)校驗(yàn)的第1相互監(jiān)視手段，而且第1附屬集成電路器件及第2附屬集成電路器件的至少一方具有在中央集成電路器件的微處理器產(chǎn)生的監(jiān)視信號的脈沖寬度超過規(guī)定值時將微處理器復(fù)位的第2相互監(jiān)視手段。所以，對于集成電路器件因串行通信電路而分割所引起的噪聲誤動作，能夠提高安全性。
又，由于第1附屬集成電路器件及第2附屬集成電路器件的至少一方，采用產(chǎn)生監(jiān)視信號的子微處理器構(gòu)成，同時上述第1相互監(jiān)視手段具有在上述子微處理器產(chǎn)生的監(jiān)視信號的脈沖寬度超過規(guī)定值時將上述子微處理器復(fù)位的失控監(jiān)視程序。因此，利用第1相互監(jiān)視手段可以監(jiān)視子微處理器的失控。
又，由于第1附屬集成電路器件具有記憶通過第1相互監(jiān)視手段及第2相互監(jiān)視手段檢測的異常發(fā)生的異常記憶電路，以及檢測車載電子控制裝置接通電源并將上述異常記憶電路復(fù)位的電源檢測電路，以及在上述異常記憶電路記憶異常發(fā)生時將與被控制裝置的電源電路連接的負(fù)載電源繼電器切斷的邏輯電路。因此具有下述的效果，即在記憶因暫時的噪聲誤動作導(dǎo)致微處理器或子微處理器的異常發(fā)生，同時因暫時的噪聲誤動作導(dǎo)致微處理器或子微處理器失控及再起動時，記憶這個狀態(tài)并切斷危險的電氣負(fù)載的電源，或發(fā)出異常報警，讓駕駛員知道確認(rèn)，而燃料噴射等發(fā)動機(jī)的旋轉(zhuǎn)驅(qū)動所必須的基本功能能夠仍然保持繼續(xù)運(yùn)行。又，對于這樣的誤動作，通過重新起動發(fā)動機(jī)，異常記憶電路也能復(fù)位，從而能恢復(fù)到正常的運(yùn)轉(zhuǎn)狀態(tài)。
又，由于設(shè)置在第1附屬集成電路器件的間接并行輸入電路的各輸入電路具有輸入接口部及可變?yōu)V波器電路，上述輸入接口部由高電阻的串聯(lián)電阻及小容量電容器形成的噪聲濾波器、以及具有滯后功能的電平判斷用比較器所構(gòu)成，該高電阻的串聯(lián)電阻與成為輸入開關(guān)的負(fù)載的低電阻的附加電阻連接，同時，上述可變?yōu)V波器電路由以下部分構(gòu)成以規(guī)定的周期取樣記憶的連續(xù)多個電平判斷結(jié)果的多數(shù)為正時被置位、當(dāng)連續(xù)多個電平判斷結(jié)果的多數(shù)不為正時被復(fù)位的輸入確定觸發(fā)器電路，以及將上述取樣周期及進(jìn)行置位復(fù)位的邏輯判斷點(diǎn)數(shù)的至少一方的值作為濾波器參數(shù)進(jìn)行存儲的參數(shù)設(shè)定寄存器。所以，能夠采用包含在第1附屬集成電路器件內(nèi)的小容量電容器構(gòu)成具有具有濾波功能的濾波器電路，并可方便地改變這個濾波器參數(shù)，使得輸入電路部小型化及標(biāo)準(zhǔn)化。
還有，由于可變?yōu)V波器電路由根據(jù)上述電平判斷用比較器的輸出邏輯電平對時鐘信號進(jìn)行可逆計數(shù)的可逆計數(shù)器構(gòu)成，當(dāng)上述可逆計數(shù)器的現(xiàn)在值為設(shè)定值或0時，上述輸入確定觸發(fā)器電路被置位或復(fù)位。因此，具有對于輸入確定觸發(fā)器的輸入容易進(jìn)行多個邏輯判斷的效果。
又，由于第1附屬集成電路器件具有運(yùn)算處理用的第2RAM存儲器、第2非易失性存儲器及子微處理器，同時，間接并行輸入電路的各輸入電路具有輸入接口部與可變?yōu)V波器手段，上述接口部由高電阻的串聯(lián)電阻及小容量電容器形成的噪聲濾波器、以及具有滯后功能的電平判斷用比較器所構(gòu)成，該高電阻的串聯(lián)電阻與成為輸入開關(guān)的負(fù)載的低電阻的附加電阻連接，上述可變?yōu)V波器手段，由被存儲在利用上述子微處理器執(zhí)行的第2非易失性存儲器中的、當(dāng)以規(guī)定的周期取樣記憶的連續(xù)多個電平判斷結(jié)果的多數(shù)為正時被置位、當(dāng)連續(xù)多個電平判斷結(jié)果的多數(shù)不為正時被復(fù)位的輸入確定程序構(gòu)成，上述取樣周期及進(jìn)行置位復(fù)位的邏輯判斷點(diǎn)數(shù)的至少一方的值作為濾波器參數(shù)存儲在上述第2RAM存儲器中。所以，采用包含在第1附屬集成電路器件內(nèi)的小容量電容器構(gòu)成的具有足夠?yàn)V波功能的濾波器電路可以通過軟件構(gòu)成，并可方便地改變這個濾波器參數(shù)，使得輸入電路部小型化及標(biāo)準(zhǔn)化。
又，由于第1附屬集成電路器件具有與中央集成電路器件的直接并行輸入電路前級連接的輸入接口電路和可變閾值電路，上述輸入接口電路由高電阻的串聯(lián)電阻及小容量電容器形成的噪聲濾波器、以及具有滯后功能的電平判斷用比較器所構(gòu)成，該高電阻的串聯(lián)電阻與成為輸入開關(guān)的負(fù)載的低電阻的附加電阻連接，同時，上述可變閾值電路，由上述電平判斷用比較器和將這個電平判斷用比較器的判斷電平的設(shè)定值作為閾值參數(shù)進(jìn)行存儲的參數(shù)設(shè)定寄存器構(gòu)成。因此，對于高速動作的直接并行輸入電路，能夠構(gòu)成在有限范圍等效的可變?yōu)V波器，并可方便地改變這個濾波器參數(shù)，使得輸入電路部小型化及標(biāo)準(zhǔn)化。
另外，由于設(shè)置在第2附屬集成電路裝置中的多路AD轉(zhuǎn)換器的各路輸入電路部，具有輸入接口電路及可變?yōu)V波器電路，上述輸入接口電路由含有正負(fù)箝位二極管及小容量電容器的噪聲濾波器構(gòu)成，同時，上述可變?yōu)V波器電路，由與開關(guān)電容器形成的等效電阻或選擇切換電阻形成的可變電阻連接的電容器、以及存儲決定上述可變電阻的電阻值的濾波器參數(shù)的參數(shù)設(shè)定寄存器構(gòu)成。因此，能夠采用包含在第2集成電路器件內(nèi)的小容量電容器構(gòu)成具有足夠?yàn)V波功能的濾波器電路，并可方便地改變這個濾波器參數(shù)，使得輸入電路部小型化及標(biāo)準(zhǔn)化。
又，由于第2附屬集成電路器件具有運(yùn)算處理用的第2RAM存儲器、第2非易失性存儲器及子微處理器，同時，多路AD轉(zhuǎn)換器的各路輸入電路部具有輸入接口部與可變?yōu)V波器手段，輸入接口部由含有正負(fù)箝位二極管及小容量電容器的噪聲濾波器構(gòu)成，可變?yōu)V波器手段，由存儲在利用子微處理器執(zhí)行的第2非易失性存儲器的、算出以規(guī)定周期被取樣記憶的連續(xù)多個數(shù)據(jù)轉(zhuǎn)換值的平均值的移動平均程序構(gòu)成，將取樣周期及移動平均點(diǎn)數(shù)的至少一方的值作為濾波器參數(shù)存儲在第2RAM存儲器中。因此，采用包含在第2附屬集成電路器件內(nèi)的小容量電容器構(gòu)成的具有足夠?yàn)V波功能的濾波器電路可通過軟件構(gòu)成，并可方便地改變這個濾波器參數(shù)，使得輸入電路部小型化及標(biāo)準(zhǔn)化。
又，由于包含可變?yōu)V波器電路的濾波器參數(shù)及可變閾值電路的閾值參數(shù)的至少一方的控制參數(shù)，以及利用微處理器執(zhí)行的、將控制參數(shù)傳輸?shù)絽?shù)設(shè)定寄存器的參數(shù)傳輸程序，存儲在中央集成電路器件的第1非易失性存儲器中。因此，可統(tǒng)一管理與被控制裝置對應(yīng)的濾波器參數(shù)及閾值參數(shù)，同時，可方便地改變控制參數(shù)。
還有，由于包含可變?yōu)V波器電路的濾波器參數(shù)及可變閾值電路的閾值參數(shù)的至少一方的控制參數(shù)，以及利用微處理器執(zhí)行的、將上述控制參數(shù)傳輸?shù)絽?shù)設(shè)定寄存器的參數(shù)傳輸程序，存儲在中央集成電路器件的第1非易失性存儲器中，同時，接收由參數(shù)傳輸程序傳輸?shù)目刂茀?shù)的參數(shù)接收程序存儲在第2非易失性存儲器中。因此，可統(tǒng)一管理與被控制裝置對應(yīng)的濾波器參數(shù)及閾值參數(shù)，同時，可方便地改變更控制參數(shù)。
又，由于第1附屬集成電路器件，具有以總線連接第2非易失性存儲器及運(yùn)算處理用的第2RAM存儲器的子微處理器、以及與中央集成電路器件的直接并行輸入電路前級連接的輸入接口電路及監(jiān)視用并行輸入電路；同時，輸入接口電路由高電阻的串聯(lián)電阻及小容量電容器形成的噪聲濾波器、以及具有滯后功能的電平判斷用比較器所構(gòu)成，該高電阻的串聯(lián)電阻與成為輸入開關(guān)的負(fù)載的低電阻的附加電阻連接，監(jiān)視并行輸入電路，由將電平判斷用比較器的輸出有選擇地對子微處理器進(jìn)行總線連接的數(shù)據(jù)選擇器構(gòu)成。因此，與輸入微處理器的直接并行輸入電路連接的各種輸入傳感器的斷線及短路等異常可以從子微處理器側(cè)進(jìn)行監(jiān)視，可以通過分擔(dān)功能以減輕微處理器的負(fù)擔(dān)。
又，由于在第2附屬集成電路器件中設(shè)置多個多路AD轉(zhuǎn)換器，對同一測量對象設(shè)置的又重系統(tǒng)模擬傳感器的一方與多個多路AD轉(zhuǎn)換器的1個連接，同時，又重系統(tǒng)模擬傳感器的另一方與多個多路AD轉(zhuǎn)換器的另1個連接。所以，對于又重系統(tǒng)傳感器，可使用又重系統(tǒng)的多路AD轉(zhuǎn)換器，以提高冗余度。
還有，由于第2附屬集成電路器件具有對一部分模擬信號設(shè)置的、將模擬輸入信號轉(zhuǎn)換成數(shù)字信號輸出的數(shù)字轉(zhuǎn)換輸出電路，同時，第1附屬集成電路器件具有與數(shù)字轉(zhuǎn)換輸出電路的輸出連接的監(jiān)視用數(shù)字轉(zhuǎn)換輸入電路。因此，通過第1附屬集成電路器件監(jiān)視與一部分模擬信號對應(yīng)的數(shù)字轉(zhuǎn)換值，在監(jiān)視中利用不經(jīng)過中央集成電路器件的又重系統(tǒng)電路，可提高冗余。
又，由于中央集成電路器件具有利用第1非易失性存儲器中存儲的控制程序?qū)Ρ豢刂蒲b置進(jìn)行控制的自動控制手段，同時，第1附屬集成電路器件具有利用存儲在第2非易失性存儲器中的控制程序?qū)Ρ豢刂蒲b置進(jìn)行監(jiān)視的自動控制監(jiān)視手段。所以，能夠利用自動控制監(jiān)視手段對中央集成電路器件內(nèi)的自動控制手段進(jìn)行監(jiān)視，從而提高安全性。
又，由于第2附屬集成電路器件具有作為具有相同值的又重系統(tǒng)模擬輸入的第1目標(biāo)值及第2目標(biāo)值輸入，分別與第1目標(biāo)值及第2目標(biāo)值對應(yīng)的檢測被控制裝置的動作的第1檢測值及第2檢測值輸入，以及輸出第2目標(biāo)值及第2檢測值的監(jiān)視用輸出電路；第1附屬集成電路器件具有與上述監(jiān)視用輸出電路連接的監(jiān)視用輸入電路，中央集成電路器件的自動控制手段這樣構(gòu)成，它根據(jù)經(jīng)第2附屬集成電路器件輸入的第1目標(biāo)值及第1檢測值對被控制裝置進(jìn)行控制，第1附屬集成電路器件的自動控制監(jiān)視手段這樣構(gòu)成，它將對于被控制裝置具有的驅(qū)動機(jī)構(gòu)系統(tǒng)的近似傳遞函數(shù)輸入從監(jiān)視用輸入電路得到的第2目標(biāo)值時的近似傳遞函數(shù)的輸出與從監(jiān)視用輸入電路得到的第2檢測值進(jìn)行比較，當(dāng)比較偏差超過規(guī)定值時，產(chǎn)生控制誤差輸出，并對異常記憶電路置位。因此，可采用子微處理器進(jìn)行中央集成電路器件內(nèi)的微處理器的動作監(jiān)視，同時，發(fā)生異常時將它記憶，從而提高安全性。
權(quán)利要求
1.一種車載電子控制裝置，其特征在于，包括含有微處理器的中央集成電路器件；與該中央集成電路器件連接以進(jìn)行串行通信的、作為低速數(shù)字信號輸入用的第1附屬集成電路器件；以及與上述中央集成電路器件連接進(jìn)行串行通信、作為模擬信號輸入用的第2附屬集成電路器件，上述中央集成電路器件包括在與被控制裝置間進(jìn)行信號的輸入及輸出的直接并行輸入電路和直接并行輸出電路；能分別進(jìn)行串并行轉(zhuǎn)換的而構(gòu)成第1主機(jī)串并行轉(zhuǎn)換器及第2主機(jī)串并行轉(zhuǎn)換器；從外部設(shè)備寫入對上述被控制裝置進(jìn)行控制的控制程序的第1非易失性存儲器；以及與運(yùn)算處理用的第1RAM存儲器以總線連接的微處理器，上述第1附屬集成電路器件這樣構(gòu)成，它具有與上述中央集成電路器件的第1主機(jī)串并行轉(zhuǎn)換器連接進(jìn)行串行通信并進(jìn)行串并行轉(zhuǎn)換的第1子機(jī)串并行轉(zhuǎn)換器，以及并行輸入低速數(shù)字信號的間接并行輸入電路，它能將輸入到上述間接并行輸入電路的數(shù)字信號經(jīng)上述第1子機(jī)串并行轉(zhuǎn)換器輸出到上述中央集成電路器件。上述第2附屬集成電路器件這樣構(gòu)成，它具有與上述中央集成電路器件的第2主機(jī)串并行轉(zhuǎn)換器連接進(jìn)行串行通信并進(jìn)行串并行轉(zhuǎn)換的第2子機(jī)串并行轉(zhuǎn)換器，以及并行輸入模擬信號、并將上述輸入的模擬信號轉(zhuǎn)換成數(shù)字信號的多路AD轉(zhuǎn)換器，它將通過上述多路AD轉(zhuǎn)換器轉(zhuǎn)換的數(shù)字信號經(jīng)上述第2子機(jī)串并行轉(zhuǎn)換器輸出到上述中央集成電路器件。上述中央集成電路器件將與來自被控制裝置的輸入信號、來自上述第1附屬集成電路器件的輸入信號及來自上述第2附屬集成電路器件的輸入信號相對應(yīng)的控制信號輸出到上述被控制裝置。
2.如權(quán)利要求1所述的車載電子控制裝置，其特征在于，第1附屬集成電路器件具有將中央集成電路器件形成的控制信號輸出到被控制裝置的間接并行輸出電路。
3.如權(quán)利要求1或2所述的車載電子控制裝置，其特征在于，中央集成電路器件的微處理器這樣構(gòu)成，它產(chǎn)生監(jiān)視信號，上述中央集成電路器件具有對來自第1附屬集成電路器件的輸入信號及來自第2附屬集成電路器件的輸入信號進(jìn)行超時校驗(yàn)及和數(shù)檢驗(yàn)的第1相互監(jiān)視手段，而且上述第1附屬集成電路器件及上述第2附屬集成電路器件的至少一方具有在上述中央集成電路器件的微處理器產(chǎn)生的監(jiān)視信號的脈沖寬度超過規(guī)定值時將上述微處理器復(fù)位的第2相互監(jiān)視手段。
4.如權(quán)利要求3所述的車載電子控制裝置，其特征在于，第1附屬集成電路器件及第2附屬集成電路器件的至少一方，采用產(chǎn)生監(jiān)視信號的子微處理器構(gòu)成，同時上述第1相互監(jiān)視手段具有在上述子微處理器產(chǎn)生的監(jiān)視信號的脈沖寬度超過規(guī)定值時將上述子微處理器復(fù)位的失控監(jiān)視程序。
5.如權(quán)利要求3所述的車載電子控制裝置，其特征在于，第1附屬集成電路器件具有對通過第1相互監(jiān)視手段及第2相互監(jiān)視手段檢測的異常發(fā)生進(jìn)行記憶的異常記憶電路，以及檢測車載電子控制裝置接通電源并將上述異常記憶電路復(fù)位的電源檢測電路，以及在上述異常記憶電路記憶異常發(fā)生時將與被控制裝置的電源電路連接的負(fù)載電源繼電器切斷的邏輯電路。
6.如權(quán)利要求1所述的車載電子控制裝置，其特征在于，設(shè)置在第1附屬集成電路器件的間接并行輸入電路的各輸入電路具有輸入接口部及可變?yōu)V波器電路，上述輸入接口部由高電阻的串聯(lián)電阻及小容量電容器形成的噪聲濾波器、以及具有遲滯功能的電平判斷用比較器所構(gòu)成，所述高電阻的串聯(lián)電阻與成為輸入開關(guān)的負(fù)載的低電阻的附加電阻連接，同時，上述可變?yōu)V波器電路由以下部分構(gòu)成以規(guī)定的周期取樣記憶的連續(xù)多個電平判斷結(jié)果的多數(shù)為正時被置位、當(dāng)連續(xù)多個電平判斷結(jié)果的多數(shù)不為正時被復(fù)位的輸入確定觸發(fā)器電路，以及將上述取樣周期及進(jìn)行置位復(fù)位的邏輯判斷點(diǎn)數(shù)的至少一方的值作為濾波器參數(shù)進(jìn)行存儲的參數(shù)設(shè)定寄存器。
7.如權(quán)利要求6所述的車載電子控制裝置，其特征在于，可變?yōu)V波器電路由根據(jù)上述電平判斷用比較器的輸出邏輯電平對時鐘信號進(jìn)行可逆計數(shù)的可逆計數(shù)器構(gòu)成，當(dāng)上述可逆計數(shù)器的現(xiàn)在值為設(shè)定值或0時，上述輸入確定觸發(fā)器電路被置位或復(fù)位。
8.如權(quán)利要求1所述的車載電子控制裝置，其特征在于，第1附屬集成電路器件具有運(yùn)算處理用的第2RAM存儲器、第2非易失性存儲器及子微處理器，同時，間接并行輸入電路的各輸入電路具有輸入接口部與可變?yōu)V波器手段，上述接口部由高電阻的串聯(lián)電阻及小容量電容器形成的噪聲濾波器、以及具有滯后功能的電平判斷用比較器所構(gòu)成，所述高電阻的串聯(lián)電阻與成為輸入開關(guān)的負(fù)載的低電阻的附加電阻連接，上述可變?yōu)V波器手段，由被存儲在利用上述子微處理器執(zhí)行的第2非易失性存儲器中的、當(dāng)以規(guī)定的周期取樣記憶的連續(xù)多個電平判斷結(jié)果的多數(shù)為正時被置位、當(dāng)連續(xù)多個電平判斷結(jié)果的多數(shù)不為正否時被復(fù)位的輸入確定程序構(gòu)成，上述取樣周期及進(jìn)行置位復(fù)位的邏輯判斷點(diǎn)數(shù)的至少一方的值作為濾波器參數(shù)存儲在上述第2RAM存儲器中。
9.如權(quán)利要求6～8任意一項(xiàng)所述的車載電子控制裝置，其特征在于，第1附屬集成電路器件具有與中央集成電路器件的直接并行輸入電路前級連接的輸入接口電路和可變閾值電路，上述接口電路由高電阻的串聯(lián)電阻及小容量電容器形成的噪聲濾波器、以及具有滯后功能的電平判斷用比較器所構(gòu)成，所述高電阻的串聯(lián)電阻與成為輸入開關(guān)的負(fù)載的低電阻的附加電阻連接，同時，上述可變閾值電路，由上述電平判斷用比較器和將這個電平判斷用比較器的判斷電平的設(shè)定值作為閾值參數(shù)進(jìn)行存儲的參數(shù)設(shè)定寄存器構(gòu)成。
10.如權(quán)利要求1所述的車載電子控制裝置，其特征在于，設(shè)置在第2附屬集成電路裝置中的多路AD轉(zhuǎn)換器的各路輸入電路部，具有輸入接口電路及可變?yōu)V波器電路，上述輸入接口電路由含有正負(fù)箝位二極管及小容量電容器的噪聲濾波器構(gòu)成，同時，上述可變?yōu)V波器電路，由與開關(guān)電容器形成的等效電阻或選擇切換電阻形成的可變電阻連接的電容器、以及存儲決定上述可變電阻的電阻值的濾波器參數(shù)的參數(shù)設(shè)定寄存器構(gòu)成。
11.如權(quán)利要求1所述的車載電子控制裝置，其特征在于，第2附屬集成電路器件具有運(yùn)算處理用的第2RAM存儲器、第2非易失性存儲器及子微處理器，同時，多路AD轉(zhuǎn)換器的各路輸入電路部具有輸入接口部與可變?yōu)V波器手段，上述輸入接口部由含有正負(fù)箝位二極管及小容量電容器的噪聲濾波器構(gòu)成，上述可變?yōu)V波器手段，由存儲在利用上述子微處理器執(zhí)行的第2非易失性存儲器的、算出以規(guī)定周期被取樣記憶的連續(xù)多個數(shù)據(jù)轉(zhuǎn)換值的平均值的移動平均程序構(gòu)成，將上述取樣周期及移動平均點(diǎn)數(shù)的至少一方的值作為濾波器參數(shù)存儲在上述第2RAM存儲器中。
12.如權(quán)利要求6、7或10所述的車載電子控制裝置，其特征在于，包含可變?yōu)V波器電路的濾波器參數(shù)及可變閾值電路的閾值參數(shù)的至少一方的控制參數(shù)，以及利用微處理器執(zhí)行的、將上述控制參數(shù)傳輸?shù)絽?shù)設(shè)定寄存器的參數(shù)傳輸程序，存儲在中央集成電路器件的第1非易失性存儲器中。
13.如權(quán)利要求8或11所述的車載電子控制裝置，其特征在于，包含可變?yōu)V波器電路的濾波器參數(shù)及可變閾值電路的閾值參數(shù)的至少一方的控制參數(shù)，以及利用微處理器執(zhí)行的、將上述控制參數(shù)傳輸?shù)絽?shù)設(shè)定寄存器的參數(shù)傳輸程序，存儲在中央集成電路器件的第1非易失性存儲器中，同時，接收由上述參數(shù)傳輸程序傳輸?shù)目刂茀?shù)的參數(shù)接收程序存儲在第2非易失性存儲器中。
14.如權(quán)利要求1所述的車載電子控制裝置，其特征在于，第1附屬集成電路器件具有以總線連接第2非易失性存儲器及運(yùn)算處理用的第2RAM存儲器的子微處理器、以及與中央集成電路器件的直接并行輸入電路前級連接的輸入接口電路及監(jiān)視用并行輸入電路；同時，上述輸入接口電路由高電阻的串聯(lián)電阻及小容量電容器形成的噪聲濾波器、以及具有滯后功能的電平判斷用比較器所構(gòu)成，所述高電阻的串聯(lián)電阻與成為輸入開關(guān)的負(fù)載的底電阻的附加電阻連接，上述監(jiān)視并行輸入電路，由將上述電平判斷用比較器的輸出有選擇地對上述子微處理器進(jìn)行總線連接的數(shù)據(jù)選擇器構(gòu)成。
15.如權(quán)利要10或11所述的車載電子控制裝置，其特征在于，在第2附屬集成電路器件中設(shè)置多個多路AD轉(zhuǎn)換器，對同一測量對象設(shè)置的雙重系統(tǒng)模擬傳感器的一方與上述多個多路AD轉(zhuǎn)換器的一個連接，同時，又重系統(tǒng)模擬傳感器的另一方與上述多個多路AD轉(zhuǎn)換器的1個連接。
16.如權(quán)利要求10或11所述的車載電子控制裝置，其特征在于，第2附屬集成電路器件具有對一部分模擬信號設(shè)置的、將上述模擬輸入信號轉(zhuǎn)換成數(shù)字信號輸出的數(shù)字轉(zhuǎn)換輸出電路，同時，第1附屬集成電路器件具有與上述數(shù)字轉(zhuǎn)換輸出電路的輸出連接的監(jiān)視用數(shù)字轉(zhuǎn)換輸入電路。
17.如權(quán)利要求5所述的車載電子控制裝置，其特征在于，中央集成電路器件具有利用第1非易失性存儲器中存儲的控制程序?qū)Ρ豢刂蒲b置進(jìn)行控制的自動控制手段，同時，第1附屬集成電路器件具有利用存儲在第2非易失性存儲器中的控制程序?qū)ι鲜霰豢刂蒲b置進(jìn)行監(jiān)視的自動控制監(jiān)視手段。
18.如權(quán)利要求17所述的車載電子控制裝置，其特征在于，第2附屬集成電路器件具有作為具有相同值的又重系統(tǒng)模擬輸入的第1目標(biāo)值及第2目標(biāo)值輸入，分別與上述第1目標(biāo)值對應(yīng)的及第2目標(biāo)值檢測被控制裝置的動作的第1檢測值及第2檢測值輸入，以及輸出上述第2目標(biāo)值及第2檢測值的監(jiān)視用輸出電路；第1附屬集成電路器件具有與上述監(jiān)視用輸出電路連接的監(jiān)視用輸入電路，中央集成電路器件的自動控制手段這樣構(gòu)成，它根據(jù)經(jīng)上述第2附屬集成電路器件輸入的第1目標(biāo)值及第1檢測值對被控制裝置進(jìn)行控制，上述第1附屬集成電路器件的自動控制監(jiān)視手段這樣構(gòu)成，它將對上述被控制裝置具有的驅(qū)動機(jī)構(gòu)系統(tǒng)的近似傳遞函數(shù)輸入從上述監(jiān)視用輸入電路得到的第2目標(biāo)值時的上述近似傳遞函數(shù)的輸出與從上述監(jiān)視用輸入電路得到的第2檢測值進(jìn)行比較，當(dāng)上述比較偏差超過規(guī)定值時，產(chǎn)生控制錯誤輸出，并對上述異常記憶電路置位。
全文摘要
以往的車載電子控制裝置中，CPU為了處理大量的輸入輸出，使集成電路的規(guī)模很大，另外為了確保噪聲濾波器的濾波器參數(shù)，導(dǎo)致ECU大型化。本發(fā)明的車載電子控制裝置具有含微處理器111的中央集成電路器件110a、含有低速數(shù)字信號并行輸入的間接并行輸入電路124b且將輸入的數(shù)字信號串行輸出到中央集成電路器件110a的第1附屬集成電路器件120a、含有并行輸入模擬信號并將輸入的模擬信號轉(zhuǎn)換為數(shù)字信號的多路AD轉(zhuǎn)換器154a且將多路AD轉(zhuǎn)換器154a轉(zhuǎn)換的數(shù)字信號串行輸出到中央集成電路器件110a的第2附屬集成電路器件140a；中央集成電路器件110a將與輸入信號對應(yīng)的控制信號輸出到被控制裝置。
文檔編號F02D41/26GK1439973SQ0214997
公開日2003年9月3日 申請日期2002年11月4日 優(yōu)先權(quán)日2002年2月20日
發(fā)明者橋本光司, 中本勝也 申請人:三菱電機(jī)株式會社