μπι。在這些替代方案的任一個替代方案中，通孔402可具有約2000 μπι的直徑和約600 μπι的深度。這些估計不僅示出插頭304的移動受到微拾取陣列104的外部因素和內(nèi)部因素兩者(例如，間隙寬度(內(nèi)部因素)和加載壓力(外部因素))影響，并且還示出可通過微拾取陣列104設(shè)計控制這些因素來調(diào)整在微拾取陣列104的期望操作條件下插頭304相對于底部襯底214的移動。
[0055]現(xiàn)參照圖25，其示出的根據(jù)本發(fā)明的實施例的具有微拾取陣列和轉(zhuǎn)移頭部組件的系統(tǒng)的橫截面?zhèn)纫晥D。微拾取陣列104可與轉(zhuǎn)移頭部組件102物理耦接和電耦接。更具體地，微拾取陣列104的底部襯底214或更具體地底部襯底214上的背側(cè)電介質(zhì)層1402可物理地固定到轉(zhuǎn)移頭部組件102的夾持觸件2504。微拾取陣列104的接觸墊306還可與轉(zhuǎn)移頭部組件102的操作電壓觸件2502電耦接。
[0056]轉(zhuǎn)移頭部組件可包括一個或多個夾持觸件2504。在一個實施例中，夾持觸件2504與夾持電源2506電耦接以將靜電電壓供應(yīng)到夾持觸件2504。夾持觸件2504可包括任選地由薄電介質(zhì)層覆蓋的導(dǎo)電電極。因此，通過使通電的夾持觸件2504與底部襯底214的背側(cè)對準(zhǔn)，可將靜電電壓供應(yīng)到用于將夾持負(fù)載601施加在底部襯底214上的夾持觸件2504。夾持負(fù)載601可吸合在底部襯底214上以將微拾取陣列104物理地固定到轉(zhuǎn)移頭部組件102。
[0057]轉(zhuǎn)移頭部組件還可包括一個或多個操作電壓觸件2502。在一個實施例中，在將微拾取陣列104固定到轉(zhuǎn)移頭部組件102之前使操作電壓觸件2502與接觸墊306對準(zhǔn)。操作電壓2502可包括裸導(dǎo)體，諸如金屬銷。根據(jù)本發(fā)明的實施例，當(dāng)朝向夾持觸件2504吸引底部襯底214時，操作電壓觸件2502在接觸墊306上施加反應(yīng)性負(fù)載602。反應(yīng)性負(fù)載602可使柔性膜310偏轉(zhuǎn)，使得插頭304相對于底部襯底214移動，并且在操作電壓觸件2502與夾持墊306之間產(chǎn)生殘余壓縮負(fù)載。此殘余壓縮負(fù)載可在將微拾取陣列104固定到轉(zhuǎn)移頭部組件102時保留。此外，殘余壓縮負(fù)載可在接觸表面之間產(chǎn)生穩(wěn)固壓力，該穩(wěn)固壓力產(chǎn)生均勻表面界面和穩(wěn)健電接觸。因此，柔性膜310的柔性允許靜電電壓通過一個或多個操作電壓觸件2502從電源106，206可靠地供應(yīng)到一個或多個接觸墊306中。
[0058]根據(jù)本發(fā)明的一些實施例，靜電轉(zhuǎn)移頭部114的頂部接觸表面與和偏轉(zhuǎn)的順應(yīng)性觸件相鄰的表面相比從微拾取陣列突出得更遠(yuǎn)。這樣，偏轉(zhuǎn)的順應(yīng)性觸件不會妨礙轉(zhuǎn)移頭部組件的操作。例如，在上文所述的示例性實施例中，插頭在偏轉(zhuǎn)時相對于底部襯底移動0.4μπι- 1.Ιμπι。如將在下文進一步詳細(xì)描述的，靜電轉(zhuǎn)移頭部的高度可大于順應(yīng)性觸件的偏轉(zhuǎn)范圍。在一個實施例中，用于限定電極表面202，204(參見圖12)的臺面結(jié)構(gòu)在硅互連件112之上上升的高度大于插頭與底部襯底之間的相對移動的范圍。
[0059]圖26是根據(jù)本發(fā)明的實施例的微拾取陣列與轉(zhuǎn)移頭部組件之間的觸件的示意性頂視圖圖示。在一個實施例中，轉(zhuǎn)移頭部組件上的一個或多個夾持觸件2504的接觸區(qū)域可大于包含轉(zhuǎn)移頭部陣列114的微拾取陣列上的區(qū)域115。因此，一個或多個夾持觸件2504的接觸區(qū)域可圍繞包含轉(zhuǎn)移頭部陣列114的區(qū)域115。這樣，可通過對準(zhǔn)轉(zhuǎn)移頭部組件來調(diào)節(jié)跨轉(zhuǎn)移頭部陣列114的對準(zhǔn)性和平面性。在此類實施例中，在圖26中通過插頭304引用的多個順應(yīng)性觸件在區(qū)域2504，115的周邊外部。在所示的具體實施例中，順應(yīng)性觸件定位在包括轉(zhuǎn)移頭部陣列114的區(qū)域115的四個側(cè)面上。
[0060]現(xiàn)參照圖7-圖24，其示出了根據(jù)本發(fā)明的實施例的形成具有與一個或多個順應(yīng)性觸件電耦接的靜電轉(zhuǎn)移頭部陣列的微拾取陣列的方法。處理工序可以可商購獲得的SOI疊層702開始，如圖7中所示。SOI疊層702可包括體硅襯底704、頂部硅層404、背側(cè)氧化物層706和體硅襯底704與頂部硅層404之間的掩埋氧化物層314。在一個實施例中，體硅襯底704為具有500 μπι+/-50 μπι的厚度的硅(100)處理晶圓，掩埋氧化物層314為1 μm+/_0.1 μπι厚，并且頂部娃層404為7 μm-20 μm+/_0.5 μπι厚。頂部娃層404還可被摻雜以提高導(dǎo)電性。例如，約1017cm3的磷摻雜物濃度產(chǎn)生小于0.1歐姆-厘米的電阻率。在一個實施例中，背側(cè)氧化物層706為具有高達約2 μπι厚(其為硅熱氧化的近似上限)的厚度的熱氧化物。
[0061]參照圖8，可在頂部硅層404之上形成掩膜層802。掩膜層802可從頂部硅層404沉積或者另選地?zé)嵘L。在一個實施例中，掩膜層802為具有約0.1 ym的厚度的熱生長S1jl。在一個實施例中，在掩膜層802為熱生長S1 2的情況下，掩膜層802具有顯著小于掩埋氧化物層314的厚度的厚度。這有助于在圖案化掩膜層802的移除期間維持部分圖案化SOI疊層702的結(jié)構(gòu)穩(wěn)定性。
[0062]參照圖9，然后圖案化改掩膜層802以形成島狀物陣列902，該島狀物陣列將對應(yīng)于靜電轉(zhuǎn)移頭部114的臺面結(jié)構(gòu)311。在一個實施例中，掩膜層802為熱生長的S1jl，并且島狀物902通過施加正性光致抗蝕劑、曝光并使用氫氧化鉀(Κ0Η)顯影液移除光致抗蝕劑的未顯影區(qū)域來形成。然后，使用合適的技術(shù)(諸如，離子研磨、等離子體蝕刻、反應(yīng)離子蝕刻(RIE))來對掩膜層802進行干式蝕刻(在頂部硅層404上停止)以形成島狀物902。
[0063]島狀物陣列902對應(yīng)于靜電轉(zhuǎn)移頭部114的臺面結(jié)構(gòu)311并且相應(yīng)地設(shè)定尺寸。在一個實施例中，島狀物902的長度和寬度對應(yīng)于靜電轉(zhuǎn)移頭部114的介于約lym與100 μπι之間的電極表面202,204。例如，島狀物902可具有與具有ΙΟμπιΧΙΟμπι的長度和寬度尺寸的電極表面202對應(yīng)的ΙΟμπιΧΙΟμπι的長度和寬度尺寸、或與具有2.5ymX2.5μπι的長度和寬度尺寸的電極表面202對應(yīng)的2.5μπιΧ2.5μπι的長度和寬度尺寸。然而，這些尺寸是示例性的，并且設(shè)想根據(jù)本發(fā)明的實施例的其他尺寸。隨著靜電轉(zhuǎn)移頭部114的接觸表面的長度和/或?qū)挾茸兓?例如，介于約lym與ΙΟΟμπι之間)，可相應(yīng)地改變島狀物902的尺寸。島狀物902可根據(jù)微拾取陣列104是包括單極電極還是包括雙極電極來設(shè)定尺寸以及被定位。因此，就單極設(shè)計而言，在每個靜電轉(zhuǎn)移頭部114之上僅需單個島狀物902。在圖9中所示的實施例中，兩個島狀物902被放置在與雙極電極設(shè)計對應(yīng)的靜電轉(zhuǎn)移頭部114之上。
[0064]參照圖10-圖13，臺面結(jié)構(gòu)311和電極互連件112以多部分蝕刻序列被圖案化。首先，如圖10中所示，蝕穿島狀物902之間的頂部硅層404以形成溝槽1002。在一個實施例中，這可使用薄型圖案化正性光致抗蝕劑和DRIE蝕穿頂部硅層404直至掩埋氧化物層314來完成?？梢瞥龍D案化正性光致抗蝕劑，從而產(chǎn)生圖10中所示的結(jié)構(gòu)。其次，如圖11中所示，部分蝕刻頂部硅層404，從而限定臺面結(jié)構(gòu)311和電極互連件112。在一個實施例中，這可利用薄型圖案化正性光致抗蝕劑或利用熱氧化物掩膜并且之后進行DRIE蝕刻，例如以在定時蝕刻過程中移除7 μ m-10 μ m厚的頂部硅層404的約5 μ m厚的頂部硅層來實現(xiàn)，從而產(chǎn)生圖11中所示的結(jié)構(gòu)。因此，在其中10 μπι厚的頂部硅層404的約5 μπι厚的頂部硅層通過DRIE蝕刻被移除的實施例中，在對限定電極互連件112的頂部硅層404進行蝕刻之后，該厚度可為約5μηι。這與上述柔性膜310內(nèi)的5 μπι厚的頂部娃層404 —致。另選地，在其中7 μ m厚的頂部硅層404的約5 μ m厚的頂部硅層通過DRIE蝕刻被移除的實施例中，電極互連件112內(nèi)的頂部硅層404的厚度可為約3 μπι。因此，電極互連件112內(nèi)的頂部硅層404的厚度可等于柔性膜310內(nèi)的頂部硅層404的厚度。然而，柔性膜310內(nèi)的頂部硅層404的厚度無需與限定電極互連件112的頂部硅層404的厚度相同，而可替代地更薄或更厚。在DRIE蝕刻之后，使用具有氫氟酸和緩沖劑的緩沖氧化物蝕刻來移除島狀物902而不移除掩埋氧化物層314的基本厚度，從而顯露電極表面202，204并且產(chǎn)生圖12中所示的結(jié)構(gòu)。然后，可在例如具有約12μπι到15 μπι的厚度的圖案化正性光致抗蝕劑之后進行電極互連件112的先前蝕刻區(qū)域的DRIE蝕刻以形成電極跡線，從而產(chǎn)生圖13中所示的結(jié)構(gòu)。
[0065]參照圖14，在頂部硅層404上形成電介質(zhì)層312以便鈍化臺面結(jié)構(gòu)311和電極互連件112，并且形成背側(cè)電介質(zhì)層1402?？墒褂迷訉映练e、熱氧化或化學(xué)氣相沉積來在臺面結(jié)構(gòu)311和電極互連件112之上以及在溝槽1002內(nèi)形成電介質(zhì)層312，并且在體硅襯底704的背部表面上形成電介質(zhì)層1402。任選地，可使用例如毯覆式原子層沉積來在電介質(zhì)層312上沉積絕緣層1404。在一個實施例中，絕緣層1404包括A1203。因此，實現(xiàn)圖14中所示的具有電介質(zhì)層312和背側(cè)電介質(zhì)層1402的結(jié)構(gòu)。
[0066]電介質(zhì)層312可由包含Si02、Al203、Hf02、或SiNx的各種材料形成。根據(jù)本發(fā)明的實施例，靜電轉(zhuǎn)移頭部陣列114在微型器件陣列上產(chǎn)生的夾持壓力與電介質(zhì)層312的介電常數(shù)成比例，因此，可選擇電介質(zhì)材料的選擇來平衡夾持壓力與可制造性。在一個實施例中，電介質(zhì)層312由具有約5，000埃的厚度和約9的介電常數(shù)的A1203形成。
[0067]參照圖15，以多蝕刻序列在電極互連件112的部分周圍產(chǎn)生用于形成腔212的彈簧預(yù)釋放件。首先，施加圖案化正性光致抗蝕劑并且然后進行電介質(zhì)層312到掩埋氧化物層314的RIE蝕刻。未在圖15中示出任選的絕緣層1404，但在包括絕緣層1404的情況下，還可使用RIE蝕刻來蝕穿絕緣層1404直至電介質(zhì)層312。其次，執(zhí)行掩埋氧化物層314到體硅襯底704的RIE蝕刻，從而產(chǎn)生圖15中所示的結(jié)構(gòu)。
[0068]參照圖16-圖18，通過多蝕刻序列來在頂側(cè)插頭區(qū)域504上暴露接觸區(qū)域506。首先，可在施加新的圖案化正性光致抗蝕劑以及執(zhí)行電介質(zhì)層312到頂部硅層404的RIE蝕