專利名稱：交流電車的控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及交流電車的控制裝置，特別是涉及將整流器部的控制計(jì)算由 FPGA(Field Programmable Gate Alley，現(xiàn)場(chǎng)可編程門陣列)來(lái)進(jìn)行處理的交流電車的控 制裝置。
背景技術(shù)：
以往的交流電車的控制裝置中的整流器控制部的典型結(jié)構(gòu)，例如如下述專利文獻(xiàn) 1的圖2等所示。在包含該專利文獻(xiàn)1所示的整流器控制部的以往的整流器控制部中，利用 整流器控制的控制計(jì)算比較多的是以模擬量的加減乘除為主的計(jì)算的集合體，由于利用浮 動(dòng)小數(shù)點(diǎn)數(shù)的計(jì)算的結(jié)構(gòu)容易，因此使用DSP(Digital Signal I^rocessor，數(shù)字信號(hào)處理 器)的利用軟件的計(jì)算處理成為主流。專利文獻(xiàn)1 日本專利特開昭62-77867號(hào)公報(bào)

發(fā)明內(nèi)容
本發(fā)明要解決的問(wèn)題如上所述，在以往的交流電車的控制裝置的整流器控制部中，是以使用DSP的利 用軟件的計(jì)算處理為中心而構(gòu)成。然而，利用DSP的軟件計(jì)算的情況存在的問(wèn)題是一般而言與硬件計(jì)算相比無(wú)法 加快處理速度，難以進(jìn)一步提高控制精度。另外，利用DSP的軟件計(jì)算成為主體的情況存在的問(wèn)題是在處理速度比較快的 控制模塊(硬件)、和處理速度較慢的控制模塊(軟件)之間的數(shù)據(jù)交換中，會(huì)產(chǎn)生意外的 延遲或定時(shí)偏離，結(jié)果，在由于整流器動(dòng)作而產(chǎn)生的返回線電流的高次諧波中重疊有理想 上不會(huì)產(chǎn)生的電源頻率的非同步分量，妨礙其他信號(hào)設(shè)備的動(dòng)作。此外，還考慮變更為以利用FPGA的計(jì)算處理為中心的結(jié)構(gòu)，以代替使用DSP的利 用軟件的計(jì)算處理。然而存在的問(wèn)題是由于整流器控制部的計(jì)算是以模擬量的加減乘除 為主的計(jì)算，因此為了利用進(jìn)行固定小數(shù)點(diǎn)數(shù)的計(jì)算的FPGA進(jìn)行具有高精度的計(jì)算，需要 較大的位數(shù)，結(jié)果，本來(lái)是FPGA的特征的處理速度較快的計(jì)算會(huì)難以實(shí)現(xiàn)。本發(fā)明是鑒于上述情況而完成的，其目的在于提供一種交流電車的控制裝置，在 將整流器控制部的控制計(jì)算由FPGA來(lái)進(jìn)行處理的情況下，可以防止處理速度的下降，確保 期望的控制精度，并降低返回線高次諧波的影響。用于解決問(wèn)題的方法為了解決上述問(wèn)題、達(dá)到目的，本發(fā)明所涉及的交流電車的控制裝置，適用于具有 將由交流架空線經(jīng)由變壓器而輸入的交流電壓轉(zhuǎn)換為直流電壓的PWM整流器的交流電車， 包括控制該P(yáng)WM整流器的動(dòng)作的整流器控制部，其特征在于，由上述整流器控制部執(zhí)行的 計(jì)算處理被劃分為多個(gè)計(jì)算處理框，上述劃分的多個(gè)計(jì)算處理框由FPGA構(gòu)成，并且該被劃 分的多個(gè)計(jì)算處理框的若干個(gè)計(jì)算處理框可以同時(shí)進(jìn)行并行處理。
發(fā)明的效果根據(jù)本發(fā)明所涉及的交流電車的控制裝置，由于由整流器控制部執(zhí)行的計(jì)算處理 框被劃分為多個(gè)計(jì)算處理框，并且該劃分的多個(gè)計(jì)算處理框由FPGA構(gòu)成，且該被劃分的多 個(gè)計(jì)算處理框的若干個(gè)計(jì)算處理框可以同時(shí)進(jìn)行并行處理，因此可以得到如下效果可以 防止處理速度的下降，確保期望的控制精度，并降低返回線高次諧波的影響。


圖1是表示將本發(fā)明的實(shí)施方式所涉及的整流器控制部的結(jié)構(gòu)作為主體的功能 框圖。圖2是表示圖1所示的整流器控制部20中的各個(gè)處理的流程的圖。圖3是表示圖2所示的信號(hào)輸入處理、A/D轉(zhuǎn)換處理框的具體處理內(nèi)容的圖。圖4是表示適用于與圖1不同結(jié)構(gòu)的交流電車的控制裝置的結(jié)構(gòu)的圖。圖5是表示適用于與圖1及圖4不同結(jié)構(gòu)的交流電車的控制裝置的結(jié)構(gòu)的圖。標(biāo)號(hào)說(shuō)明10導(dǎo)電弓、2主變壓器、3PWM整流器、4負(fù)載、6a 6d A/D轉(zhuǎn)換器、7a、7b濾波器、8 基本正弦波生成部、9余弦波生成部、IOa IOc運(yùn)算放大器、Ila lie加減運(yùn)算器、12乘 法運(yùn)算器、13恒壓控制部、14載波生成部、15PWM信號(hào)生成部、18架空線、20整流器控制部、 21第一計(jì)算處理部、22第二計(jì)算處理部、23第三計(jì)算處理部、M第四計(jì)算處理部、25第五 計(jì)算處理部、沈第六計(jì)算處理部、31信號(hào)輸入處理、A/D轉(zhuǎn)換處理框、32A第一計(jì)算處理框、 32B第二計(jì)算處理框、32C第三計(jì)算處理框、33A第四計(jì)算處理框、3 第五計(jì)算處理框、34A 第六計(jì)算處理框、34B第七計(jì)算處理(載波生成處理)框、35第八計(jì)算處理(PWM信號(hào)生成 處理)框、36信號(hào)輸出處理框、41第一處理期間、42第二處理期間、43第三處理期間、44第 四處理期間、45第五處理期間、46第六處理期間、51整流器直流電壓Vd的A/D轉(zhuǎn)換處理、52 整流器輸出電流IL的A/D轉(zhuǎn)換處理、53架空線電壓Vs的A/D轉(zhuǎn)換處理、M整流器輸入電 流Is的A/D轉(zhuǎn)換處理、55直流電壓基準(zhǔn)VcT的信號(hào)輸入處理、56增益常數(shù)Gl、G2、G3的輸 入處理、57濾波器常數(shù)的輸入處理
具體實(shí)施例方式下面參照附圖，詳細(xì)說(shuō)明本發(fā)明所涉及的交流電車的控制裝置的實(shí)施方式。另外， 本發(fā)明不限于以下所示的實(shí)施方式。圖1是表示將本發(fā)明的實(shí)施方式所涉及的整流器控制部的結(jié)構(gòu)作為主體的功能 框圖，在上部表示交流電車的驅(qū)動(dòng)系統(tǒng)，在下部表示構(gòu)成交流電車的控制系統(tǒng)的整流器控 制部20。在圖1中，在交流電車的驅(qū)動(dòng)系統(tǒng)中包括將來(lái)自交流架空線18的交流電輸入的 導(dǎo)電弓1 ；將從導(dǎo)電弓1提供的交流電作為輸入的主變壓器2;施加有主變壓器2的交流電 壓、將施加的交流電壓轉(zhuǎn)換為直流電壓的PWM整流器3 ；對(duì)PWM整流器3的直流電壓進(jìn)行濾 波的濾波電容器(以下記為“FC”)5;以及由利用FC5進(jìn)行濾波的直流電壓所驅(qū)動(dòng)的負(fù)載 4而構(gòu)成。此外，負(fù)載4中，包含將從PWM整流器3輸出的直流電壓轉(zhuǎn)換為交流電壓的逆變 器、施加有該逆變器的交流電壓的交流電動(dòng)機(jī)、由交流電動(dòng)機(jī)驅(qū)動(dòng)的鐵路車輛等。
另一方面，構(gòu)成交流電車的控制系統(tǒng)的整流器控制部20包括第一 第六計(jì)算處 理部21 沈、載波生成部14、PWM信號(hào)生成部15、以及AD轉(zhuǎn)換器6 (6a 6d)而構(gòu)成。第一計(jì)算處理部21包括濾波器7a、加減運(yùn)算器11a、恒壓控制部13，基于內(nèi)部所生 成的預(yù)定的直流電壓基準(zhǔn)Vcf、實(shí)際的整流器直流電壓Vd，算出直流電壓校正量Vda。此外， 整流器直流電壓Vd例如如圖所示，可以使用檢測(cè)FC5的兩端電壓的檢測(cè)值。第二計(jì)算處理部22包括運(yùn)算放大器(圖中的“G1”表示增益值，以下同樣圖 示)10a，基于整流器輸出電流IL來(lái)算出整流器輸入電流的前饋量(以下稱為“2次電流前 饋量”)Isf0此外，整流器輸出電流IL例如如圖所示，可以使用對(duì)將PWM整流器3與負(fù)載4 相連的直流母線所流過(guò)的電流進(jìn)行檢測(cè)的檢測(cè)值。第三計(jì)算處理部23包括濾波器7b、基本正弦波生成部8，基于架空線電壓Vs的濾 波器輸出來(lái)算出基本正弦波SWF。此外，第三計(jì)算處理部23除了輸出基本正弦波SWF，同時(shí) 經(jīng)由濾波器7b，還輸出有架空線電壓VsO。第四計(jì)算處理部M包括加減運(yùn)算器llb、llc、乘法運(yùn)算器12、運(yùn)算放大器10b，基 于直流電壓校正量Vda、2次電流前饋量Isf基本正弦波SWF、以及整流器輸入電流Is，算出 生成后述的整流器電壓基準(zhǔn)Vc所需的第一校正量Vsp。第五計(jì)算處理部25包括余弦波生成部9、運(yùn)算放大器10c、加減運(yùn)算器lie，基于架 空線電壓濾波器輸出VsO、整流器輸入電流Is，算出生成整流器電壓基準(zhǔn)Vc所需的第二校 正量Vci。第六計(jì)算處理部沈包括加減運(yùn)算器1 ld，基于第一校正量Vsp、第二校正量Vci，算 出整流器電壓基準(zhǔn)Vc。載波生成部14基于基本正弦波SWF，算出生成PWM信號(hào)所需的載波SA。PWM信號(hào)生成部15基于整流器電壓基準(zhǔn)Vc和載波SA，生成輸出用于驅(qū)動(dòng)PWM整 流器3所具有的開關(guān)元件(未圖示)的PWM信號(hào)。此外，在圖1中，示出了具有算出2次電流前饋量Isf的第二計(jì)算處理部22的結(jié) 構(gòu)，但省略第二計(jì)算處理部22也可以進(jìn)行整流器控制。但是，第二計(jì)算處理部22是可以同 時(shí)進(jìn)行計(jì)算的處理部，成為說(shuō)明本實(shí)施方式的動(dòng)作方面關(guān)鍵的處理部之一。因此，在以后的 說(shuō)明中，以包含第二計(jì)算處理部22為前提進(jìn)行說(shuō)明。接下來(lái)，參照?qǐng)D1及圖2的各附圖，對(duì)整流器控制部20的更詳細(xì)的動(dòng)作進(jìn)行說(shuō)明。 此處，圖2是表示圖1所示的整流器控制部20中的各個(gè)處理的流程的圖。在本實(shí)施方式所涉及的整流器控制部20中，將由整流器控制部20執(zhí)行的各部計(jì) 算處理等，如圖2所示，劃分為整個(gè)整流器控制部的處理周期Tl內(nèi)的第一處理期間41 第 六處理期間46的6個(gè)處理期間。具體而言，在第一處理期間41中，執(zhí)行信號(hào)輸入處理、A/ D(模擬/數(shù)字)轉(zhuǎn)換處理框31所涉及的處理，在第二處理期間42中，執(zhí)行第一計(jì)算處理 框32A、第二計(jì)算處理框32B及第三計(jì)算處理框32C所涉及的各個(gè)處理，在第三處理期間43 中，執(zhí)行第四計(jì)算處理框33A及第五計(jì)算處理框3 所涉及的各個(gè)處理，在第四處理期間44 中，執(zhí)行第六計(jì)算處理框34A及第七計(jì)算處理(載波生成處理)框34B所涉及的各個(gè)處理， 在第五處理期間45中，執(zhí)行第八計(jì)算處理(PWM信號(hào)生成處理)框35所涉及的處理，在第 六處理期間46中，執(zhí)行信號(hào)輸出處理框36所涉及的處理。此外，在圖2中，示出了使第五計(jì)算處理框3 及第七計(jì)算處理框34B所涉及的各個(gè)處理的開始時(shí)期、與第四計(jì)算處理框33A所涉及的處理的開始時(shí)期一致，但不限于此。 例如，第五計(jì)算處理框3 可以比第四計(jì)算處理框33A先行實(shí)施，并且，也可以將第三處理 期間43內(nèi)的任意的時(shí)間點(diǎn)設(shè)定為處理的開始時(shí)間點(diǎn)，以使自己的處理的完成時(shí)期與第四 計(jì)算處理框33A的處理完成時(shí)期大致一致。另外，第七計(jì)算處理框34B可以將第三處理期 間43及第四處理期間44所涉及的各個(gè)處理期間內(nèi)的任意的時(shí)間點(diǎn)設(shè)定為處理的開始時(shí)間 點(diǎn)，以使自己的處理的完成時(shí)期與第六計(jì)算處理框34A的處理完成時(shí)期大致一致。接下來(lái)，說(shuō)明各個(gè)處理框。在信號(hào)輸入處理、A/D轉(zhuǎn)換處理框31中，包含由A/D轉(zhuǎn) 換器6a 6d進(jìn)行的A/D轉(zhuǎn)換處理、運(yùn)算放大器IOa IOc中的各增益的設(shè)定處理、濾波器 7a、7b中的濾波器常數(shù)的輸入處理等。另外，第一計(jì)算處理框32A與由第一計(jì)算處理部21 執(zhí)行的處理對(duì)應(yīng)。下面，同樣，第二計(jì)算處理框32B與由第二計(jì)算處理部22執(zhí)行的處理對(duì) 應(yīng)，第三計(jì)算處理框32C與由第三計(jì)算處理部23執(zhí)行的處理對(duì)應(yīng)，第四計(jì)算處理框33A與 由第四計(jì)算處理部M執(zhí)行的處理對(duì)應(yīng)，第五計(jì)算處理框3 與由第五計(jì)算處理部25執(zhí)行 的處理對(duì)應(yīng)，第六計(jì)算處理框34A與由第六計(jì)算處理部沈執(zhí)行的處理對(duì)應(yīng)。并且，第七計(jì) 算處理(載波生成處理)框34B與由載波生成部14執(zhí)行的處理對(duì)應(yīng)，第八計(jì)算處理(PWM 信號(hào)成處理)框35與由PWM信號(hào)生成部15執(zhí)行的處理對(duì)應(yīng)。另外，信號(hào)輸出處理框36與 將PWM信號(hào)輸出至PWM整流器3時(shí)的接口處理等對(duì)應(yīng)。接下來(lái)，將本實(shí)施方式所涉及的整流器控制部20的動(dòng)作與圖1所示的各構(gòu)成要素 和圖2所示的各個(gè)處理框建立關(guān)系來(lái)進(jìn)行說(shuō)明。(第一計(jì)算處理部21的動(dòng)作)輸入至整流器控制部20的整流器輸出電壓Vd,利用A/D轉(zhuǎn)換器6a轉(zhuǎn)換為數(shù)字信 號(hào)(信號(hào)輸入處理、A/D轉(zhuǎn)換處理框31)。轉(zhuǎn)換后的數(shù)字信號(hào)被輸入至第一計(jì)算處理部21 內(nèi)的濾波器7a，由加減運(yùn)算器Ila算出直流電壓基準(zhǔn)VcT與濾波器7a的輸出之差，由恒壓 控制部13算出直流電壓校正量Vda(第一計(jì)算處理框32A)。(第二計(jì)算處理部22的動(dòng)作)輸入至整流器控制部20的整流器輸出電流IL，利用A/D轉(zhuǎn)換器6b轉(zhuǎn)換為數(shù)字信 號(hào)(信號(hào)輸入處理、A/D轉(zhuǎn)換處理框31)。轉(zhuǎn)換后的數(shù)字信號(hào)由第二計(jì)算處理部22內(nèi)的運(yùn) 算放大器10a，算出乘以增益Gl的2次電流前饋量Isf (第二計(jì)算處理框32B)。(第三計(jì)算處理部23的動(dòng)作)輸入至整流器控制部20的架空線電壓Vs，利用A/D轉(zhuǎn)換器6d轉(zhuǎn)換為數(shù)字信號(hào)(信 號(hào)輸入處理、A/D轉(zhuǎn)換處理框31)。轉(zhuǎn)換后的數(shù)字信號(hào)被輸入至第三計(jì)算處理部23內(nèi)的濾 波器7b，生成架空線電壓濾波器輸出VsO，并且架空線電壓濾波器輸出VsO被輸入至基本正 弦波生成部8，算出基本正弦波SWF(第三計(jì)算處理框32C)。此外，由于這些第一計(jì)算處理部21 第三計(jì)算處理部23的動(dòng)作可以同時(shí)進(jìn)行并 行處理，因此可以在FPGA上使用不同電路進(jìn)行計(jì)算處理。(第四計(jì)算處理部M的動(dòng)作)輸入至整流器控制部20的整流器輸入電流Is，利用A/D轉(zhuǎn)換器6c轉(zhuǎn)換為數(shù)字信 號(hào)(信號(hào)輸入處理、A/D轉(zhuǎn)換處理框31)。另一方面，第一計(jì)算處理部21 第三計(jì)算處理部 23所產(chǎn)生的各輸出即直流電壓校正量Vda、2次電流前饋量Isf基本正弦波SWF被輸入至 第四計(jì)算處理部24。此處，直流電壓校正量Vda和2次電流前饋量Isf被輸入至第四計(jì)算處理部M內(nèi)的加減運(yùn)算器11b，其加法運(yùn)算輸出Isp利用乘法運(yùn)算器12與基本正弦波SWF 相乘，算出整流器輸入電流基準(zhǔn)I ，并且由加減運(yùn)算器Ilc算出其與利用A/D轉(zhuǎn)換器6c轉(zhuǎn) 換為數(shù)字信號(hào)的整流器輸入電流Is的偏差Δ Is,由運(yùn)算放大器IOb算出乘以增益G2的第 一校正量Vsp (以上為第四計(jì)算處理框33A)。(第五計(jì)算處理部25的動(dòng)作)利用A/D轉(zhuǎn)換器6c轉(zhuǎn)換為數(shù)字信號(hào)的整流器輸入電流Is還被輸入至第五計(jì)算處 理部25內(nèi)的余弦波生成部9 (信號(hào)輸入處理、A/D轉(zhuǎn)換處理框31)。在第五計(jì)算處理部25 中，基于整流器輸入電流Is由余弦波生成部9生成余弦波CWF，并且由運(yùn)算放大器IOc算出 乘以增益G3的校正量VL。算出的校正量VL和從第三計(jì)算處理部23輸入的架空線電壓濾 波器輸出VsO被輸入至加減運(yùn)算器lie，算出其減法運(yùn)算輸出作為第二校正量Vci (以上為 第五計(jì)算處理框33B)。此外，由于這些第四計(jì)算處理部M及第五計(jì)算處理部25的動(dòng)作可以同時(shí)進(jìn)行并 行處理，因此可以在FPGA上使用不同電路進(jìn)行計(jì)算處理。(第六計(jì)算處理部沈的動(dòng)作)第四計(jì)算處理部M及第五計(jì)算處理部25所產(chǎn)生的各輸出即第一校正量Vsp及第 二校正量Vci，被輸入至第六計(jì)算處理部沈內(nèi)的加減運(yùn)算器lld，算出其減法運(yùn)算輸出作為 整流器電壓基準(zhǔn)Vc (第六計(jì)算處理框34A)。(載波生成部14的動(dòng)作)在載波生成部14中，基于從第三計(jì)算處理部23輸入的基本正弦波SWF，算出生成 PWM信號(hào)所需的載波SA(第七計(jì)算處理框34B)。此外，載波生成部14所涉及的計(jì)算處理可 以與上述第四計(jì)算處理部M及第五計(jì)算處理部25所涉及的各計(jì)算處理并行實(shí)施，也可以 與上述第六計(jì)算處理部26所涉及的計(jì)算處理并行實(shí)施。(PWM信號(hào)生成部15的動(dòng)作)在PWM信號(hào)生成部15中，基于由上述第六計(jì)算處理部沈算出的整流器電壓基準(zhǔn) Vc,由載波生成部14算出的SA，生成驅(qū)動(dòng)PWM整流器3的PWM控制信號(hào)(第八計(jì)算處理框 35)。另外，生成的PWM控制信號(hào)向PWM整流器3輸出(信號(hào)輸出處理框36)。如上所述，在本實(shí)施方式所涉及的整流器控制部中，將各計(jì)算處理等在整個(gè)整流 器控制部的處理周期Tl內(nèi)進(jìn)行，并且由FPGA進(jìn)行，以使這些各計(jì)算處理容納在處理周期Tl 內(nèi)。圖3是表示圖2所示的信號(hào)輸入處理、A/D轉(zhuǎn)換處理框的具體處理內(nèi)容的圖。如圖 3所示，在信號(hào)輸入處理、A/D轉(zhuǎn)換處理框中，進(jìn)行整流器直流電壓Vd的A/D轉(zhuǎn)換處理51、 整流器輸出電流IL的A/D轉(zhuǎn)換處理52、架空線電壓Vs的A/D轉(zhuǎn)換處理53、整流器輸入電 流Is的A/D轉(zhuǎn)換處理M、直流電壓基準(zhǔn)VcT的信號(hào)輸入處理55、增益常數(shù)Gl、G2、G3的輸 入處理56、濾波器常數(shù)的輸入處理57等處理。此處，考慮由FPGA實(shí)現(xiàn)整流器控制部的計(jì)算的情況，將用于各計(jì)算的常數(shù)事先裝 入FPGA。然而，F(xiàn)PGA的邏輯變更與軟件的邏輯變更相比，需要特殊的器材，操作比較麻煩。 因此，例如在調(diào)整的階段欲變更控制部的常數(shù)時(shí)無(wú)法簡(jiǎn)單進(jìn)行變更操作，為了調(diào)整要花費(fèi) 時(shí)間。另一方面，在本實(shí)施方式所涉及的整流器控制部中，如圖3所示，由于在信號(hào)輸入處理、A/D轉(zhuǎn)換處理框31中，從軟件讀入控制計(jì)算所使用的增益常數(shù)Gl G3或?yàn)V波器常 數(shù)的設(shè)定或者變更，因此不會(huì)產(chǎn)生為了調(diào)整要花費(fèi)時(shí)間這樣的問(wèn)題。即，在本實(shí)施方式所涉 及的整流器控制部中，由于以軟件變更來(lái)實(shí)現(xiàn)增益常數(shù)或?yàn)V波器常數(shù)的變更，因此不需要 變更FPGA裝入常數(shù)這樣的特別的器材或步驟，可以使調(diào)整容易，縮短時(shí)間。此外，在圖2及圖3所示的處理中，增益常數(shù)或?yàn)V波器常數(shù)的讀入是在各個(gè)處理周 期的開頭執(zhí)行的，但不限于此。例如，也可以在接通電源之后這樣的預(yù)先決定的定時(shí)進(jìn)行讀 入處理，可以得到與本實(shí)施方式同樣的效果。如上所述，根據(jù)本實(shí)施方式所涉及的交流電車的控制裝置，在由FPGA來(lái)實(shí)現(xiàn)整流 器控制部的計(jì)算時(shí)，由于在整流器控制所需的多個(gè)計(jì)算處理中，將若干可以同時(shí)計(jì)算的計(jì) 算處理進(jìn)行組合來(lái)進(jìn)行并行處理，因此雖然是位數(shù)較大的固定小數(shù)點(diǎn)數(shù)計(jì)算，但可以實(shí)現(xiàn) 高速的處理。另外，根據(jù)本實(shí)施方式所涉及的交流電車的控制裝置，由于可以使整流器控制所 需的多個(gè)計(jì)算處理在利用FPGA的處理中全部完成，因此可以避免處理速度不同的不控制 模塊間的意外的處理延遲或定時(shí)偏離等。其結(jié)果，可以降低由于整流器動(dòng)作而產(chǎn)生的返回 線高次諧波，可以減小對(duì)于其他信號(hào)設(shè)備的動(dòng)作的影響。另外，根據(jù)本實(shí)施方式所涉及的交流電車的控制裝置，由于可以以軟件的變更來(lái) 實(shí)現(xiàn)控制計(jì)算中所使用的增益常數(shù)或?yàn)V波器常數(shù)的變更，因此不需要變更FPGA裝入常數(shù) 這樣的特別的器材或步驟，可以使調(diào)整容易，縮短調(diào)整時(shí)間。圖4是表示適用于與圖1不同的結(jié)構(gòu)的交流電車的控制裝置的結(jié)構(gòu)的圖。在圖1 的控制裝置中，監(jiān)視作為架空線電壓Vs的主變壓器2的1次側(cè)的電壓，但在圖4的控制裝 置中，監(jiān)視主變壓器2的3次側(cè)的電壓。此外，雖然構(gòu)成為監(jiān)視主變壓器2的3次側(cè)的電壓， 但通過(guò)將整流器控制部20構(gòu)成為與圖1相同或者等同的結(jié)構(gòu)，也當(dāng)然可以得到與上述的控 制裝置同樣的效果。另外，圖5是表示適用于與圖1及圖4不同的結(jié)構(gòu)的交流電車的控制裝置的結(jié)構(gòu) 的圖。圖1的交流電車是具有1臺(tái)PWM整流器而構(gòu)成的，但圖5的交流電車相對(duì)于負(fù)載并 聯(lián)連接有2臺(tái)PWM整流器。在這樣的交流電車的情況下，如圖5所示，通過(guò)將第一計(jì)算處理 部21及第二計(jì)算處理部22通用，另一方面將第三計(jì)算處理部23 第六計(jì)算處理部26、以 及載波生成部14和PWM信號(hào)生成部15分別設(shè)置，可以分割為與圖2同樣的計(jì)算處理框來(lái) 進(jìn)行處理。所以，即使是圖5所示的控制裝置的構(gòu)成，當(dāng)然也可以得到與上述的控制裝置同 樣的效果。另外，在本實(shí)施方式所涉及的控制裝置中，由于將信號(hào)輸入處理、A/D轉(zhuǎn)換處理框 及信號(hào)輸出處理框36以外的計(jì)算處理框劃分為第一 第八計(jì)算處理框，因此即使如圖1、 圖4、圖5所示那樣變更交流電車的規(guī)格、結(jié)構(gòu)、或者控制裝置的規(guī)格、結(jié)構(gòu)的情況下，由于 僅與該規(guī)格等變更對(duì)應(yīng)來(lái)變更所需的計(jì)算框即可，因此可以容易進(jìn)行機(jī)種變更、調(diào)整，縮短 時(shí)間。另外，由于對(duì)于故障等出現(xiàn)的問(wèn)題容易將故障分開，因此可以容易復(fù)原和提高裝置的 可靠性。此外，如本實(shí)施方式所示，在將控制裝置的計(jì)算處理劃分為第一 第八計(jì)算處理 框的情況下，各部分的資源減小，F(xiàn)PGA上的配置的自由度增加。因此，可以維持高速計(jì)算處 理，并可構(gòu)成多個(gè)比較小型的FPGA，還可以使整個(gè)控制裝置小型化。
工業(yè)上的實(shí)用性如上所述，本發(fā)明所涉及的交流電車的控制裝置，作為可以由FPGA來(lái)處理整流器 部的控制計(jì)算的發(fā)明是有用的。
權(quán)利要求
1.一種交流電車的控制裝置，適用于具有將由交流架空線經(jīng)由變壓器而輸入的交流電 壓轉(zhuǎn)換為直流電壓的PWM整流器的交流電車，包括控制該P(yáng)WM整流器的動(dòng)作的整流器控制 部，其特征在于，由所述整流器控制部執(zhí)行的計(jì)算處理被劃分為多個(gè)計(jì)算處理框，所述被劃分的多個(gè)計(jì) 算處理框由FPGA構(gòu)成，并且該被劃分的多個(gè)計(jì)算處理框的若干個(gè)計(jì)算處理框可以同時(shí)進(jìn) 行并行處理。
2.如權(quán)利要求1所述的交流電車的控制裝置，其特征在于，包含由所述FPGA構(gòu)成的計(jì)算處理框的計(jì)算中所使用的增益常數(shù)及濾波器常數(shù)的常數(shù) 的設(shè)定或者變更，由該FPGA構(gòu)成的計(jì)算處理框以外的處理框中的軟件處理進(jìn)行。
3.如權(quán)利要求1或2所述的交流電車的控制裝置，其特征在于，在由所述FPGA構(gòu)成的多個(gè)計(jì)算處理框中，包含第一計(jì)算處理部，基于預(yù)定的直流電 壓基準(zhǔn)、實(shí)際的整流器直流電壓，算出并輸出直流電壓校正量；第二計(jì)算處理部，基于整流 器輸出電流，算出并輸出整流器輸入電流的前饋量；以及第三計(jì)算處理部，輸出經(jīng)由濾波器 的架空線電壓，并且根據(jù)架空線電壓的濾波器輸出算出基本正弦波輸出。
4.如權(quán)利要求3所述的交流電車的控制裝置，其特征在于，所述第一計(jì)算處理部、所述第二計(jì)算處理部以及所述第三計(jì)算處理部可以同時(shí)進(jìn)行并 行處理。
5.如權(quán)利要求1 4中任一項(xiàng)所述的交流電車的控制裝置，其特征在于，在由所述FPGA構(gòu)成的多個(gè)計(jì)算處理框中，包含第四計(jì)算處理部，基于直流電壓校正 量、整流器輸入電流的2次電流前饋量、基本正弦波、以及整流器輸入電流，算出并輸出生 成整流器電壓基準(zhǔn)所需的第一校正量；以及第五計(jì)算處理部，基于架空線電壓的濾波器輸 出、整流器輸入電流，算出生成整流器電壓基準(zhǔn)所需的第二校正量。
6.如權(quán)利要求5所述的交流電車的控制裝置，其特征在于，所述第四計(jì)算處理部及所述第五計(jì)算處理部可以同時(shí)進(jìn)行并行處理。
7.如權(quán)利要求5或6所述的交流電車的控制裝置，其特征在于，在由所述FPGA構(gòu)成的多個(gè)計(jì)算處理框中，包含第六計(jì)算處理部，基于所述第一校正 量、所述第二校正量，算出并輸出整流器電壓基準(zhǔn)；第七計(jì)算處理部，基于基本正弦波，算出 并輸出生成用于驅(qū)動(dòng)所述PWM整流器的PWM信號(hào)所需的載波；以及第八計(jì)算處理部，基于所 述整流器電壓基準(zhǔn)、所述載波，生成并輸出所述PWM信號(hào)。
8.如權(quán)利要求7所述的交流電車的控制裝置，其特征在于，所述第六計(jì)算處理部及所述第七計(jì)算處理部可以同時(shí)進(jìn)行并行處理。
全文摘要
本發(fā)明的交流電車的控制裝置，包括對(duì)將由交流架空線經(jīng)由變壓器輸入的交流電壓轉(zhuǎn)換為直流電壓的PWM整流器(3)的動(dòng)作進(jìn)行控制的整流器控制部(20)，由整流器控制部(20)執(zhí)行的計(jì)算處理被至少劃分為第一～第六計(jì)算處理框，該第一～第六計(jì)算處理框由FPGA構(gòu)成，并且第一～第三計(jì)算處理框及第四、第五計(jì)算處理框可以同時(shí)進(jìn)行并行處理。
文檔編號(hào)B60L9/08GK102106071SQ20088013062
公開日2011年6月22日 申請(qǐng)日期2008年7月31日 優(yōu)先權(quán)日2008年7月31日
發(fā)明者松本武郎 申請(qǐng)人:三菱電機(jī)株式會(huì)社