納米結構制造過程中的導電助層的沉積和選擇性移除的制作方法
【技術領域】
[0001]本發(fā)明涉及納米結構的化學氣相沉積(CVD)，更具體地說，涉及減少或消除納米結構生長過程中等離子體導致的破壞，使得納米結構能夠在導電和絕緣表面上自對準(self-aligned)生長。
【背景技術】
[0002]本發(fā)明涉及但不限于納米結構，例如碳納米結構(如碳納米管、碳納米纖維、碳納米線)。由于具有高的熱傳導性和電傳導性，這些納米結構在近幾年來引起了人們的興趣。
[0003]碳納米結構可以利用電弧放電法、激光剝蝕法或化學氣相沉積(CVD)來制造。催化劑用于CVD工藝中以獲得納米結構的生長。兩種最常用的CVD法是熱CVD和等離子體增強CVD(即等離子體CVD)。在熱CVD中，納米結構形成需要的能量是熱能。在等離子體CVD中，納米結構形成需要的能量來自等離子體。相比熱CVD而言，等離子體CVD可以在更低的溫度下生長納米結構。等離子體CVD中較低的生長溫度是顯著的優(yōu)勢，因為基底常常在過高的溫度下被破壞，而納米結構是在基底上生長。
[0004]已有多種等離子體CVD，包括射頻等離子體CVD、電感耦合等離子體CVD和直流等離子體CVD。直流等離子體CVD(DC-CVD)通常是首選，因為接近基底表面的電場能夠控制所生長的納米結構的排列。某些情況下，電場產生基本垂直于基底的納米結構排列。某些情況下，根據需要也可以實現(xiàn)與垂直方向具有一定角度偏差的排列。
[0005]圖1A-1E示出了可在基底上生長的納米結構的幾種排列形式。圖1A示出了一種從位于導電基底100之上的帶圖案的催化劑層102和/或104生長的納米結構106和/或108的排列形式。納米結構106是在小催化劑點102上生長的單個納米結構，而納米結構108是在大片催化劑區(qū)域104上生長的納米結構“從林”(多個緊密相間的納米結構)。圖1B示出一種在帶圖案的催化劑層102和/或104上生長的納米結構106和/或108的排列形式，該催化劑點102和/或104位于沉積在絕緣基底110之上的連續(xù)的金屬底層112上。小催化劑點102上生長單個納米結構106，而大片催化劑區(qū)域104上生長納米結構“從林”(多個緊密相間的納米結構)。這兩種利用DC-CVD生長的納米結構的排列形式相對來說為直立取向。
[0006]然而，若帶圖案的催化劑層102和/或104直接沉積在絕緣體110(如圖1C所示)或沉積在位于絕緣體110上的分離的金屬島(metal islands) 114上(如圖1D所示)，就產生了問題。若在金屬島周圍有絕緣區(qū)域，即使金屬島與基底的其它部分電連接，通常來說也會產生該問題。電弧會在生長過程中產生，并由于濺射引起生長結構的破壞。電弧也可能通過電弧產生的過電壓破壞與生長結構連接的電子器件。圖2示出了由于電弧放電在基底上引起的破壞的例子。即使這些器件埋于數(shù)個材料層之下，由于這些器件電連接到最頂層的金屬層，這些過電壓可以破壞這些器件。美國專利5，651，865提供了有關在DC等離子體中因導電表面上具有絕緣區(qū)域所帶來的問題的詳細說明。
[0007]已提出一些改進DC電源以減少電弧相關問題的解決方法。例如，美國專利5，576，939和6，943，317公開了在電弧開始時關閉電源或調換電源極性的方法。美國專利5，584，972描述了在電源與電極之間連接電感線圈和二極管的方法。美國專利7，026，174公開了將晶片置于偏壓以減少電弧放電的方法。美國專利5，651，865公開了利用等離子體電壓的周期性極性變化以選擇性地從導電表面上濺射除去任何絕緣體，其不能夠實現(xiàn)在帶絕緣區(qū)域樣品上的納米結構生長。
[0008]在帶圖案的金屬底層上制造納米纖維的方法已顯示用于某些應用，例如在美國專利6，982，519中。其中公開的方法包括利用帶圖案的催化劑層在連續(xù)的金屬底層上生長納米纖維，隨后利用光學光刻法(optical lithography)在金屬底層上形成圖案。這種方法需要連續(xù)的金屬底層以用于生長納米纖維，且隨后還要在金屬底層上形成圖案。
[0009]在美國專利6，982，519中公開的這種技術與集成電路中互連層的標準(CMOS)工藝不兼容，其中水平的金屬導體116(例如圖1E)通過化學機械拋光(chemical mechanicalpolishing)形成于中間層電介質的凹陷處。經拋光后，帶導通孔(vias)的下一層(垂直互連)形成在上面，并鄰近互連層。因此，任何互連層的圖案形成(以獲得帶圖案的金屬底層)均應在制造帶導通孔的下一層之前完成。
[0010]利用在美國專利6，982，519中公開的方法，不能夠直接在絕緣基底上生長納米結構，這樣，基底仍然是絕緣的，經光刻(lithography)后在納米結構之間會有金屬殘留。某些應用中，期望有納米結構覆蓋的絕緣表面(如圖1C的在絕緣表面110上生長納米結構)，例如從絕緣體傳輸熱(其中連續(xù)的金屬層是不希望的)。
[0011]另外，它不利于在已有金屬島(如圖1D所示)上生長納米結構，如圖2中SEM照片所示的等離子體所致芯片破壞可作為問題的例證。
[0012]圖1E所示的結構包括導通孔(vias)118(垂直互連)，其連到某些位于下面(或根據器件的朝向位于上面)的帶圖案的金屬底層116。優(yōu)選的是，直接在帶圖案的金屬底層116(水平互連)或任何已有傳統(tǒng)型導通孔118(垂直互連)上生長納米結構。
[0013]美國專利6，982，519中另一個沒有提到的問題是，并非所有在集成電路的制造中使用的金屬與用于納米結構生長的等離子氣體兼容。例如，美國申請公開2008/00014443闡明不能在含乙炔等離子體中使用銅，因為將產生有害的化學反應。
[0014]美國申請公開2007/0154623公開了利用位于玻璃基底和催化劑之間的緩沖層防止相互作用的方法。美國申請公開2007/0259128公開了利用中間層控制碳納米管的位點密度的方法。這些申請中沒有一個可以滿足在已帶圖案的金屬底層上生長納米結構的要求，或消除電弧的要求。
[0015]當在僅部分被金屬底層覆蓋的芯片上生長納米結構時，有時會在催化劑顆粒外圍有寄生生長(parasitic growth)。這會弓|起有害的沿芯片表面的漏電流。
[0016]因此，需要一種在事前形成圖案的金屬底層上生長納米結構的方法，而不會帶來因電弧所致芯片破壞和敏感電子器件遭受過電壓破壞的問題，或因使用材料的不兼容性所致的等離子體生長工藝中的寄生生長的問題。在不同的實施方式中，在此描述的技術可以解決部分或全部這些工藝相關問題。
[0017]在此包含有本發(fā)明的【背景技術】的討論，是為了解釋本發(fā)明的內容，而非承認提及的所有材料在全部權利要求的優(yōu)先權日時已公開、公知或是常識的一部分。

【發(fā)明內容】

[0018]本發(fā)明涉及納米結構的化學氣相沉積(CVD)，更具體地說，涉及減少和消除納米結構生長過程中等離子體導致的破壞，使得納米結構能夠在導電和絕緣表面上自對準(self-aligned)生長。
[0019]根據本發(fā)明的一方面，提供制造一個或多個納米結構的方法，包括:在基底上表面沉積導電助層;在所述導電助層上沉積帶圖案的催化劑層;在所述催化劑層上生長一個或多個納米結構；以及選擇性地移除位于一個或多個納米結構之間和周圍的所述導電助層。
[0020]在某些實施方式中，所述催化劑層在沉積之后形成圖案。在某些實施方式中，所述基底還包括與其上表面同延的(co-extensive)金屬底層，金屬底層被所述導電助層覆蓋。某些實施方式中，所述金屬底層形成有圖案。某些實施方式中，所述金屬底層包括一種或多種選自以下的金屬:Cu、T1、W、Mo、Pt、Al、Au、Pd、P、Ni和Fe。在某些實施方式中，所述金屬底層包括一種或多種選自以下的導電合金:TiN、WN和A1N。在某些實施方式中，所述基底包括一種或多種導電聚合物。某些實施方式中，所述基底是半導體。某些實施方式中，所述基底是絕緣體。某些實施方式中，所述基底是上面至少帶有一層導電層的絕緣體。某些實施方式中，任何沉積均通過選自以下的方法完成:蒸發(fā)、鍍、濺射、分子束外延、脈沖激光沉積、CVD和旋涂。某些實施方式中，一個或多個納米結構包括碳、GaAs、ZnO、InP、InGaAs、GaN、InGaN或Si。某些實施方式中，一個或多個納米結構包括納米纖維、納米管或納米線。某些實施方式中，所述導電助層包括選自以下的材料:半導體、導電聚合物和合金。某些實施方式中，所述導電助層為lnm到100微米厚。某些實施方式中，一個或多個納米結構在等離子體中生長。某些實施方式中，所述導電助層的選擇性移除通過蝕刻完成。某些實施方式中，所述蝕刻為等離子體干法蝕刻。某些實施方式中，所述蝕刻是電化學蝕刻。某些實施方式中，所述蝕刻是光化學熱解蝕刻(photo chemical pyrolysis etching)。某些實施方式中，所述蝕刻是熱解蝕刻(pyrolysis etching)。某些實施方式中，所述方法還包括在所述導電助層和所述催化劑層之間沉積附加層。
[0021]根據本發(fā)明的一方面，器件包括:基底，其中所述基底包括由一個或多個絕緣區(qū)