專利名稱：：光電元件及其制備方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及光電元件及其制備方法，特別涉及能以低成本制備、有高的光電轉(zhuǎn)換效率、無光退化的光電元件及其制備方法。關(guān)于產(chǎn)生電能的光電元件的實際應用，關(guān)鍵技術(shù)是降低制造成本、增加面積，因此已經(jīng)研制了低成本高轉(zhuǎn)換效率的材料。這種光電元件的材料包括例如，非晶硅(此后稱為非晶Si或α-Si)、非晶鍺硅(此后稱為非晶SiGe或α-SiGe)、非晶碳化硅(此后稱為非晶SiC或α-SiC)、等四面體Ⅳ族非晶半導體，CdS、Cu2S等Ⅱ-Ⅵ族化合物半導體，CuInSe2、CuInGaSe等Ⅰ-Ⅲ-Ⅵ2族化合物半導體，等等。其中，與單晶光電元件相比，使用非晶半導體作為光電能量產(chǎn)生層的薄膜光電元件的優(yōu)點在于可以大面積、小厚度、在任何基片材料上形成膜，有望能實際應用。但是，對上述用非晶半導體來產(chǎn)生電力的光電元件的實際應用，還需要在光電轉(zhuǎn)換效率的提高和光退化的改進方面進一步進行研究。其中，關(guān)于提高光電轉(zhuǎn)換效率，有下面報道。(a)獲得了光電轉(zhuǎn)換效率超過13％的單電池(只有一個pin結(jié))(Miyaji等，摘要(第53次秋季會議，1992年)；日本應用物理協(xié)會，17p-B-5,P.746)。(b)一種提高光電轉(zhuǎn)換效率的方法是稱為摻雜層的改進，如p型摻雜半導體層、n型摻雜半導體層等的改進。需要摻雜層有小的激活能，并幾乎不吸收光。美國專利4109271公開了一種技術(shù)，其中，使用非晶碳化硅(α-SiC)來拓寬摻雜層的光帶隙，由此減少光吸收。(c)已經(jīng)報道用微晶SiC作摻雜層來降低激活能和光的吸收(Y.Hattori等，第三次國際光電科學和工程會議，1987年，p.171)。(d)美國專利4816082公開了一種技術(shù)，其中在層厚度方向，i型半導體層的帶隙呈梯度變化。在另一方面，關(guān)于改進光退化的方法，包括如下(e)減少非晶半導體層中局域態(tài)的方法。(f)用Ⅳ族元素的合金作為非晶半導體層，并將組分比調(diào)節(jié)到合適值的方法。(g)形成堆疊光電元件，由此減少每個電池的光吸收，并減小i型半導體層的厚度的方法。因此，最近報道(S.Guha,25次IEEE光電專家會議，1996年，p.1017)了三個堆疊的光電元件，按從入射光側(cè)的順序，它有一個α-Si膜pin結(jié)、一個α-SiGe膜pin結(jié)、和一個α-SiGe膜pin結(jié)，光退化率為10.4％、穩(wěn)定效率11.83％。但是還需要降低光退化率。進一步提高穩(wěn)定效率。比較起來，最近報道了用微晶硅作為i型半導體層幾乎沒有光退化的光電元件(J.Meier等，IEEE第一次光電能量轉(zhuǎn)換世界會議，1994年，p.409)。與常規(guī)非晶型光電元件的制備工藝類似，通過輝光放電用等離子體CVD來制備光電元件，所以與常規(guī)非晶光電元件一樣，有可能用廉價的制備工藝制備大面積的光電元件。但是，即使在最近的報道(D.Fischer等，25次IEEE光電專家會議，1996年，p1053)中，該光電元件的光電轉(zhuǎn)換效率也僅為7.7％，比常規(guī)非晶硅單個電池的效率(～13％)要差。因此，使用微晶硅作為i型半導體層的光電元件有一個重要技術(shù)目標，就是提高光電轉(zhuǎn)換效率。另外，用微晶硅作為i型半導體層的光電元件的主要問題是微晶硅的帶隙很窄，光電元件的開路電壓(Voc)低至約0.4-0.5V。關(guān)于解決上述問題的方法，已經(jīng)研究了堆疊用微晶硅作i型半導體層的光電元件和用非晶硅作i型半導體層的光電元件來形成堆疊光電元件的方法，代替用微晶硅作i型半導體層的光電元件的單個電池，這樣增大了光電元件的開路電壓(Voc)、提高了光電轉(zhuǎn)換效率。最近有報道說，用上述堆疊光電元件實現(xiàn)了13.1％的光電轉(zhuǎn)換效率(D.Fischer等，25次IEEE光電專家會議，1996年，p1053)。但是，在該會議上還報道，堆疊用非晶硅作i型半導體層的光電元件自然導致光退化，光退化145小時后，光電轉(zhuǎn)換效率為10％，光退化率為12％。與只用非晶半導體的光電元件(例如，前面所說的光退化率為10.4％、穩(wěn)定效率為11.83％)相比，12％的光退化率值不能說很小。而且，F(xiàn)ischer說明的元件穩(wěn)定效率也很差。可以認為這樣的結(jié)果是因為為了使微晶硅產(chǎn)生的電流與非晶硅產(chǎn)生的電流匹配，有大帶隙和小吸收系數(shù)的非晶硅的膜厚度必須很大，約210nm，因此非晶硅部分的光退化變大。至此，關(guān)于微晶硅的制備方法，例如使用了高頻等離子體CVD工藝，其頻率在13.56MHz到110MHz(J.Meier等，IEEE第一次光電能量轉(zhuǎn)換世界會議，1994年，p.409)，但是該制造方法有很低的微晶淀積速率，約0.1nm/sec，很難實際應用到光電元件的制備。而且，關(guān)于摻雜微晶SiC的制備方法，已經(jīng)報道了例如使用2.45GHz頻率和使用磁場的ECR等離子體CVD工藝(Y.Hattori等，第三次國際光電科學和工程會議，1987,p.171)，但是該方法有損壞下面半導體層的問題。因此，不能用該方法制備i型微晶SiC。因此，本發(fā)明的第一目的是解決上述問題，提供能以低成本制備能實際應用且?guī)缀鯚o光退化、有高光電轉(zhuǎn)換效率的光電元件。本發(fā)明的第二個目的是提供制備光電元件的方法，能以實用的淀積速率形成i型微晶硅和微晶SiC。本發(fā)明人預見到上述問題，為了得到大開路電壓(Voc)和高光電轉(zhuǎn)換效率的光電元件，研究了新元件結(jié)構(gòu)和制備方法，因而以有下面結(jié)構(gòu)的本發(fā)明光電元件可以實現(xiàn)方該目的。具體說，本發(fā)明的光電元件是有多個pin結(jié)的光電元件，每個pin結(jié)由p型半導體層、i型半導體層、n型半導體層形成，每層包括Ⅳ族元素作主要成分的非單晶材料，光電元件的第一個pin結(jié)包括作i型半導體層的主要成分的微晶碳化硅(此后稱為微晶SiC)，第二個pin結(jié)包括作i型半導體層的主要成分的微晶硅(此后稱為微晶Si)，其中第一個pin結(jié)比第二個pin結(jié)更靠近光入射側(cè)。根據(jù)本發(fā)明的制備光電元件的方法是制備有微晶半導體薄膜的光電元件的方法，其中，形成微晶半導體膜包括將引入膜形成空間的膜形成氣體的壓力設(shè)置為50mTorr以下；用不小于0.1GHz的高頻在膜形成空間產(chǎn)生等離子體，由此分解膜形成氣體；給膜形成空間中的高頻電極加不到-50V的自偏壓，同時給其上要形成微晶半導體薄膜的基片和/或高頻電極加dc電壓；控制膜形成氣體分解所產(chǎn)生的正離子到基片的入射量。圖1是本發(fā)明光電元件的一個實例的示意剖面圖；圖2是本發(fā)明光電元件的另一個實例的示意剖面圖；圖3是本發(fā)明光電元件的再一個實例的示意剖面圖；圖4A是根據(jù)本發(fā)明的形成光電元件的半導體層的裝置的一個實例的示意圖，圖4B是淀積室內(nèi)部的示意放大圖；圖5A、5B、5C和5D分別是實例2形成光電元件的微晶SiC-i層中，膜厚度方向上碳的組分比、微晶的平均粒徑、微晶的百分比、拉曼峰強度比等變化的研究結(jié)構(gòu)曲線圖；圖6A和6B是用成卷方法適于制備本發(fā)明光電元件的形成裝置的一個實例的示意圖；圖7A、7B、和7C分別是實例4形成光電元件的微晶SiC-i層中，膜厚度方向上碳的組分比、微晶的平均粒徑、微晶的百分比、拉曼峰強度比等變化的研究結(jié)構(gòu)曲線圖；圖8A、8B、和8C分別是實例4形成光電元件的微晶SiGe-i層中，膜厚度方向上碳的組分比、微晶的平均粒徑、微晶的百分比、拉曼峰強度比等變化的研究結(jié)構(gòu)曲線圖；下面說明本發(fā)明的效果。當按下面結(jié)構(gòu)構(gòu)成光電元件時，即包括微晶碳化硅作為i型半導體層主要成分的第一pin結(jié)比包括微晶硅作為i型半導體層主要成分的第二pin結(jié)更靠近光入射側(cè)，可實現(xiàn)下面效果。(1)增大了整個光電元件的開路電壓(Voc)，減少每個pin結(jié)的光吸收，增大了填充因子(FF)，提高了光電元件的光電轉(zhuǎn)換效率。(2)與有堆疊的多個微晶硅單元的堆疊光電元件相比，本發(fā)明的光電元件包括作為i型半導體層主要成分的微晶SiC，由此i型半導體層的帶隙拓寬，增大了pin結(jié)的內(nèi)建電勢。因此增大了光電元件的開路電壓(Voc)，可有效利用短波長光，由此提高了光電元件的光電轉(zhuǎn)換效率。(3)與在微晶硅電池的光入射側(cè)使用非晶硅i型半導體層的pin結(jié)的堆疊光電元件相比，本發(fā)明的光電元件包括作為i型半導體層主要成分的微晶SiC，因而可以降低光電元件的光退化率，并由此提高光退化后的穩(wěn)定效率。這是可以相信的，因為包含的作為i型半導體層主要成分的微晶SiC拓寬了i型半導體層的帶隙，并抑制由于Staebler-Wronski效應造成的光誘生缺陷。(4)光電元件剝落的減少和半導體層中缺陷的減少增大了生產(chǎn)光電元件的成品率和光電元件的可靠性。該作用的詳細機理還不明確，可以信服的原因如下。由于微晶硅和非晶硅之間所淀積膜的應力有很大的差異，當光電元件的結(jié)構(gòu)是非晶硅淀積在微晶硅電池上時，這種應力差異傾向于在非晶硅中產(chǎn)生龜裂等缺陷。但是在本發(fā)明的光電元件中，由于包含作為i型半導體層主要成分的微晶SiC，使它與微晶硅電池之間的應力差異變小，于是減少了i型半導體層中龜裂等缺陷。另外，在本發(fā)明的光電元件中，由于包含作為i型半導體層主要成分的微晶SiC，抑制了I型半導體層中價帶電子控制者或金屬原子等的擴散。當上述包括微晶SiC的i型半導體層包括微晶硅作為i型半導體層的除微晶SiC外的另一個主要成分時，可以進一步降低光電元件的光退化率。因此，光退化后的穩(wěn)定效率進一步增大，光電元件的生產(chǎn)成品率和可靠性進一步改善。當光電元件有包括微晶硅鍺(此后稱為微晶SiGe)作為i型半導體層主要成分的第三個pin結(jié)時，而且當?shù)诙€pin結(jié)置于第一個pin結(jié)與第三個pin結(jié)之間時，第三個pin結(jié)可以吸收形成第二個pin結(jié)的微晶硅沒有吸收的光，所以第三個pin結(jié)可以產(chǎn)生光電能量。因而進一步增大了整個光電元件的開路電壓，所以進一步提高了其光電轉(zhuǎn)換效率。當光電元件有一個由化合物半導體的p型半導體層和化合物半導體n型化合物半導體層構(gòu)成的pn結(jié)時，且第二個pin結(jié)放在第一個pin結(jié)與pn結(jié)之間時，該pn結(jié)可以吸收構(gòu)成第二個pin結(jié)的微晶硅電池沒有吸收的光，所以該pn結(jié)可以產(chǎn)生光電能量。因而，進一步增大了整個光電元件的開路電壓，進而進一步提高了其光電轉(zhuǎn)換效率。當前面所述包括微晶SiC的i型半導體層中的碳的組分比在膜厚度方向變化時，且當碳的最小組分比在p型半導體層一側(cè)、i型半導體層一半厚度的地方時，在p型半導體層一側(cè)產(chǎn)生較多的光生載流子，且有低遷移率的空穴的遷移距離變得較小。帶隙的斜率也會促進光生載流子在n型半導體層一側(cè)的i型半導體層中的傳輸，從而提高了光生載流子的收集效率。因此，增大了光電元件的開路電壓(Voc)和填充因子(FF)，進一步提高了光電轉(zhuǎn)換效率。當構(gòu)成i型半導體層的微晶半導體的平均粒徑和/或體積百分比隨包括微晶SiC的i型半導體層中碳的組分比的變化而變化時，可以實現(xiàn)下面效果。(1)當膜中微晶半導體的平均粒徑和/或體積百分比隨包括微晶SiC的i型半導體層中碳的組分比的減小而增大時，帶隙的斜率變得較大，促進了光生載流子的傳輸，增加了光吸收。因此增強了光電元件的短路電流(Jsc)和填充因子(FF)，因而提高光電轉(zhuǎn)換效率。i型半導體層的這種變化方式適于從n型半導體層附近到I型半導體層的膜厚度中央附近范圍內(nèi)。(2)當膜中微晶半導體的平均粒徑和/或體積百分比隨包括微晶SiC的i型半導體層中碳的組分比的增大而增大時，由于微晶的平均粒徑和/或體積部分比的增大補償了由于碳組分比的增大導致的光吸收和光生載流子的遷移率降低。于是增大了光電元件的短路電流(Jsc)和填充因子(FF)，由于帶隙的增大和電子到p層的反向擴散減小，開路電壓增大，因此提高了光電轉(zhuǎn)換效率。i型半導體層的這種變化方式適于在p型半導體層附近。當包括微晶SiC的i型半導體層中微晶半導體的平均粒徑不小于3nm且不大于50nm時，光電元件的光電轉(zhuǎn)換效率提高很多，且光退化率降低。另外，生產(chǎn)成品率和光電元件的耐久性得到改善。認識到，當微晶的平均粒徑小于3nm時，非晶特性比微晶特性更明顯，所以提高了光退化率，而當微晶的平均粒徑大于50nm時，硅的光吸收主要為間接躍遷，因此光吸收減小，減小了光電元件的短路電流(Jsc)。當包括微晶SiC的i型半導體層中微晶的體積百分比不小于30％時，微晶特性強于非晶特性，所以降低光退化率。因此，光電元件的光電轉(zhuǎn)換效率提高很多。當構(gòu)成i型半導體層的微晶半導體的粒徑和/或體積百分比隨包括微晶SiGe的i型半導體層中鍺的組分比的變化而變化時，可以實現(xiàn)下面效果。(1)當膜中微晶半導體的平均粒徑和/或體積百分比隨包括微晶硅鍺的i型半導體層中鍺的組分比的增大而增大時，帶隙的斜率變得較大，促進光生載流子的傳輸，增大了光吸收。因此，增大了光電元件的短路電流(Jsc)和填充因子(FF)，所以提高了光電轉(zhuǎn)換效率。i型半導體層的這種變化方式適于從n型半導體層附近到I型半導體層的厚度中央附近范圍內(nèi)。(2)當膜中微晶半導體的平均粒徑和/或體積百分比隨包括微晶硅鍺的i型半導體層中鍺的組分比的減小而增大時，微晶的平均粒徑和/或體積部分比的增大補償了鍺組分比的減少造成的光吸收降低。增大了光電元件的短路電流(Jsc)，且由于帶隙的增大和電子到p層的反向擴散降低，開路電壓和填充因子增大，所以提高了光電轉(zhuǎn)換效率。i型半導體層的這種改變方式適于在p型半導體層附近。在制備具有微晶半導體膜的光電元件的方法中，當形成微晶半導體薄膜包括下面步驟時，即包括將引入膜形成空間的膜形成氣體的壓力設(shè)置為50mTorr以下；用不小于0.1GHz的高頻在膜形成空間產(chǎn)生等離子體，由此分解膜形成氣體；給膜形成空間中的高頻電極加不大于-50V的自偏壓，同時給其上要淀積微晶半導體膜的基片和/或高頻電極加dc電壓；由此控制膜形成氣體分解所產(chǎn)生的正離子到基片的入射量，此時有下面效果。(1)通過使用頻率不小于0.1GHz的高頻產(chǎn)生等離子體，分解膜形成氣體，可以增大等離子體的電子密度，以便能產(chǎn)生足夠量的活性物質(zhì)(離子、原子團等)以達到生產(chǎn)光電元件的實用淀積速率。(2)通過將膜形成氣體的壓力設(shè)置為50mTorr以下，可以防止所產(chǎn)生的物質(zhì)在汽相中反應而進行聚合。(3)通過提供加不超過-50V自偏壓的高頻電極，可以防止所產(chǎn)生的正離子過量進入其上要淀積膜的基片表面，所以可以防止過量離子損壞淀積膜，從而促進微晶生長。(4)通過給基片和/或高頻電極加dc電壓來控制膜形成氣體分解所產(chǎn)生的正離子入射到基片的量，可以促進微晶的生長，同時保持實用的淀積速率。上述效果(1)到(4)的綜合效果使得要形成的微晶半導體膜有很好的質(zhì)量和有實用的淀積速率。下面將說明本發(fā)明的實施例。(光電元件的結(jié)構(gòu))下面參照附圖詳細說明本發(fā)明的光電元件的結(jié)構(gòu)及其制備方法。圖1是堆疊光電元件的一個實例的示意剖面圖，用來詳細解釋本發(fā)明的技術(shù)特點。但是應該注意，本發(fā)明并不限于圖1所示的光電元件結(jié)構(gòu)。在圖1中，參考數(shù)字101代表基片，102表示背面電極，103表示透明導電層，104是n型半導體層，105是包括微晶硅的i型半導體層，106是p型半導體層，107是n型半導體層，108是包括微晶SiC的i型半導體層，109是p型半導體層，110是透明電極，111是收集電極。圖1所示的本發(fā)明的堆疊光電元件有兩個堆疊的pin結(jié)結(jié)構(gòu)，其中數(shù)字112代表第一個pin結(jié)，當從光入射側(cè)算起時，第一個pin結(jié)112有包括SiC作為主要成分的i型半導體層，其中數(shù)字113代表第二個pin結(jié)，第二個pin結(jié)113有包括微晶硅作為主要成分的i型半導體層。圖1表示的結(jié)構(gòu)中，光從p型半導體層側(cè)入射，但是在光從n型半導體層側(cè)入射結(jié)構(gòu)的光電元件的情況下，數(shù)字104、107應該代表p型半導體層，106、109應該代表n型半導體層。而且，圖1表示的結(jié)構(gòu)中，光從基片相反側(cè)入射，但是在光從基片側(cè)入射結(jié)構(gòu)的光電元件情況下，除了基片外，各層按圖1中相反的順序淀積。圖2是本發(fā)明堆疊光電元件的另一個實例的示意剖面圖。圖2所示的光電元件與圖1所示的光電元件的不同之處在于圖2所示的光電元件有包括三個堆疊的pin結(jié)的結(jié)構(gòu)。當從光入射側(cè)算起時，三個pin結(jié)是第一pin結(jié)215、第二pin結(jié)216、和第三pin結(jié)217。在背面電極202和透明導電層203形成在基片201上之后，堆疊三個pin結(jié)。透明電極213和收集電極204形成在三個pin結(jié)的上部，由此形成堆疊光電元件。各pin結(jié)包括n型半導體層204、207、210,i型半導體層205、208、211，和p型半導體層206、209、212。這里i型半導體層205含微晶硅鍺作為主要成分，i型半導體層208含微晶硅作為主要成分，i型半導體層211含微晶SiC作為主要成分。應該注意到，與圖1的光電元件一樣，根據(jù)光的入射方向等不同，摻雜層和電極的位置可以互換。圖3是本發(fā)明堆疊光電元件的再一個實例的示意剖面圖。圖3所示的光電元件與圖1所示的光電元件的不同之處在于圖3所示的光電元件有這樣的結(jié)構(gòu)堆疊兩個pin結(jié)和一個pn結(jié)。當從光入射側(cè)算起時，兩個pin結(jié)是第一pin結(jié)314、第二pin結(jié)315。一個pn結(jié)是pn結(jié)316。在背面電極302形成在基片301上之后，堆疊這些結(jié)。透明電極312和收集電極313形成在三個結(jié)的上部，由此形成堆疊光電元件。各結(jié)包括n型半導體層305、308、311,i型半導體層307、310，和p型半導體層303、306、309，和緩沖層304。這里其特征是n型半導體層305由Ⅱ-Ⅵ族化合物半導體構(gòu)成，p型半導體層303由Ⅰ-Ⅲ-Ⅵ族化合物半導體構(gòu)成，i型半導體層307含微晶硅作為主要成分，i型半導體層310含微晶SiC作為主要成分。應該注意到，和圖1的光電元件一樣，根據(jù)光的入射方向等不同，摻雜層和電極的位置可以互換。下面詳細說明構(gòu)成本發(fā)明光電元件的各層。(半導體層)關(guān)于本發(fā)明的半導體層的材料，包括Si、Ge等Ⅳ族元素，SiGe、SiC、SiSn等Ⅳ族合金，CdS、CdTe、ZnO等Ⅱ-Ⅵ族半導體，CuInSe2、Cu(InGa)Se2、CuInS2等Ⅰ-Ⅲ-Ⅵ2族半導體。在本發(fā)明的光電元件中，實用的是Ⅳ族非單晶半導體材料。具體說包括微晶硅(此后稱為μc-Si)，如μc-Si:H(氫化微晶硅的簡寫)、μc-Si:F、μc-Si:H:F等；微晶SiC，如μc-SiC:H、μc-SiC:F、μc-SiC:H:F等；微晶硅鍺(μc-SiGe)，如μc-SiGe:H、μc-SiGe:F、μc-SiGe:H:F等；非晶材料，如α-Si:H(氫化非晶硅的簡寫)、α-Si:F、α-Si:H:F、α-SiGe:α-SiGe:F、α-SiGe:H:F、α-SiC:H、α-SiC:F、α-SiC:H:F等；或這些材料的混合物。上述半導體層可以接受價電子控制和帶隙控制?？梢酝ㄟ^在形成半導體層時向膜形成空間中只加含價電子控制者或帶隙控制者的元素的起始化合物、或與形成淀積膜的源氣體的混合物、或與稀釋氣體的混合物來實現(xiàn)該控制。當半導體層進行價電子控制時，至少一部分摻雜為p型和n型，因此至少提供一個pin結(jié)。而且，堆疊多個pin結(jié)可以形成所說的堆疊電池結(jié)構(gòu)。關(guān)于形成上述半導體層的方法，可以包括各種CVD工藝，如微波等離子體CVD工藝、RF等離子體CVD工藝、光CVD工藝、熱CVD工藝、MOCVD工藝；各種蒸發(fā)工藝，如EB蒸發(fā)、MBE、離子鍍、和離子束工藝；濺射工藝；噴涂工藝；印刷工藝等。其中，在工業(yè)上，最好用等離子體CVD工藝，用等離子體分解源氣體來實現(xiàn)在基片上的淀積。而且，關(guān)于上述形成方法中所用的反應器，根據(jù)所需的工藝，可以用批處理型系統(tǒng)(batchtypesystem)、連續(xù)淀積系統(tǒng)等。另外，在長基片上連續(xù)堆疊多個半導體層，同時將基片在其長度方向通過多個半導體層形成室的方法中(稱為卷到卷(roll-to-roll)方法)，有降低成本、增加膜質(zhì)量和特性均勻性的效果，因此實用。下面進一步詳細說明本發(fā)明的半導體層。(1)I型半導體層(本征半導體層)i型半導體層是本發(fā)明光電元件的特定特征，是影響其特性的重要層。具體說，使用Ⅳ族或Ⅳ族合金非單晶半導體材料的光電元件中的pin結(jié)所用的i型半導體層是響應光輻照而產(chǎn)生和傳輸載流子的重要層。關(guān)于有所需功能的i型半導體層的材料，上述Ⅳ族或Ⅳ族合金非單晶半導體材料最適于得到微晶材料。關(guān)于i型半導體層，也可以用加少量價電子控制的輕p型或輕n型層，以容易傳輸光生載流子。上述輕摻雜i型半導體層也認為基本是本征半導體層。本發(fā)明的光電元件的特征在于i型半導體層含微晶半導體作為主要成分。i型半導體層中的微晶體積百分比不小于30％較好，不小于50％更好，不小于70％最好。而且，i型半導體層的微晶的平均粒徑不小于3nm且不大于50nm較好，不小于4nm且不大于40nm更好，不小于6nm且不大于30nm最好。另外，考慮形成的半導體層的表面，關(guān)于i型半導體層中的微晶晶粒，垂直方向的平均粒徑較好是水平方向的2倍以上，3倍以上更好，5倍以上則最好。用透射電子顯微鏡(TEM)觀察剖面，或分析拉曼譜的峰值比來測量上述i型半導體層中微晶的體積百分比?；蛘哂美V或X光衍射的峰的半寬來計算I型半導體層中微晶的平均粒徑。當i型半導體層的微晶在上述范圍時，紫外光、可見光、和紅外光的吸收系數(shù)增加，光生載流子的傳輸特性增強，光電元件的光退化率控制在5％以下。例如，當硅用作i型半導體層的半導體材料時，從吸收系數(shù)與光子能量的關(guān)系圖估計帶隙為1.0eV，小于單晶硅的帶隙(1.1eV)。順便提及，在微晶SiC的情況下，有這樣的趨向，即，隨所含氫或氟的增加或碳組分比的增大，帶隙拓寬。但是，過高的碳組分比會降低光吸收，還會使光生載流子的傳輸特性退化，整個硅和碳(即Si1-xCx)中碳的組分比較好不小于0.05且不大于0.6，不小于0.1且不大于0.4更好。另外，當i型半導體層中同時存在微晶SiC和微晶硅時，可以用拉曼峰來確定它們的存在，在約740cm-1處的峰為微晶SiC，約520cm-1處的峰為微晶硅。由于本發(fā)明的含微晶SiC的i型半導體層比含微晶硅的i型半導體層更靠近光入射側(cè)，所以希望含微晶SiC的i型半導體層的帶隙大于含微晶硅的i型半導體層的帶隙。而且，由于含微晶SiGe的i型半導體層置于含微晶硅的i型半導體層的光入射側(cè)相對的一側(cè)，以吸收含微晶硅的i型半導體層沒有吸收的光，因此希望含微晶SiGe的i型半導體層的帶隙小于含微晶硅的i型半導體層的帶隙。微晶SiGe(Si1-xGex)中鍺的組分比較好是不小于0.1且不大于0.8，不小于0.2且不大于0.7更好。在堆疊光電元件中，希望用寬帶隙材料作為靠近光入射側(cè)的pin結(jié)中的i型半導體層的材料，用窄帶隙材料作為遠離光入射側(cè)的pin結(jié)中的i型半導體層的材料。在本發(fā)明的光電元件中，另一pin結(jié)或另一pn結(jié)置于具有含微晶SiC的i型半導體層的pin結(jié)與具有含微晶硅的i型半導體層的pin結(jié)之間，或置于有含微晶硅的i型半導體層的pin結(jié)與有含微晶硅鍺的i型半導體層的pin結(jié)之間，或置于有含微晶硅的i型半導體層的pin結(jié)與使用化合物半導體的pn結(jié)之間。根據(jù)堆疊電池的材料、帶隙、和層結(jié)構(gòu)，至少部分由微晶構(gòu)成的i型半導體層的優(yōu)選厚度有所不同，但是在例如微晶硅的情況下，厚度較好是不小于0.2μm且不大于10μm，更好的是不小于0.4μm且不大于5μm。在根據(jù)組分帶隙改變的材料的情況下，如微晶SiC或微晶SiGe，希望窄帶隙的厚度較小、而寬帶隙的厚度較大。而且，當用帶隨組分而變化的材料時，可以通過改變i型半導體層厚度方向的組分來改變厚度方向的帶隙，由此提高光電元件的光電轉(zhuǎn)換效率。在含微晶SiC的i型半導體層的情況下，希望碳的最小組分比處于p型半導體層側(cè)的i型半導體層的一半厚度處。而且，希望分布是這樣的從n型半導體層與i型半導體層之間的界面朝i型半導體層的里面，碳的組分比逐漸減小，由此減小帶隙。另外，還希望碳的組分比從p/i界面朝i型半導體層的里面逐漸減小，由此減小帶隙。在含微晶SiGe的i型半導體層的情況下，希望鍺的最小組分比處于p型半導體層側(cè)的i型半導體層的一半厚度處。另外通過改變i型半導體層中碳的組分比來改變膜中微晶的平均粒徑和/或體積百分比，可以提高光電元件的光電轉(zhuǎn)換效率。通過改變i型半導體層中鍺的組分比來改變膜中微晶的平均粒徑和/或體積百分比，可以提高光電元件的光電轉(zhuǎn)換效率。微晶半導體中的空洞、或微晶之間的晶界，或非晶半導體含有起重要作用的氫原子(H,D)或鹵族原子(X)。其作用如下。i型半導體層中所含氫原子(H,D)或鹵族原子(X)起補償i型層中未結(jié)合的鍵(懸掛鍵)的作用，提高i型層中載流子的遷移率和壽命。還能補償p型層與i型層之間的界面、n型層和i型層的界面之間的界面態(tài)，由此實現(xiàn)增強光電元件的光電效應、光電流、和光響應的效果。i型層中的氫原子和/或鹵族原子的最佳含量為原子比0.1-40％。具體說，在本發(fā)明的含微晶的i型半導體層的情況下，希望氫原子和/或鹵族原子的含量為原子比0.1-15％，這些優(yōu)選含量隨微晶的平均粒徑和體積百分比的增大而減少。氫原子和/或鹵族原子的優(yōu)選含量分布是這樣的更多的氫原子和/或鹵族原子分布在p型層與i型層的界面?zhèn)?、或在n型層與i型層的界面?zhèn)取＝缑娓浇臍湓雍?或鹵族原子的含量最好是里面的1.1到2倍。而且，氫原子和/或鹵族原子的含量最好隨硅原子的含量而變化。i型半導體層中如氧、碳(SiC的情況除外)、或氮等雜質(zhì)的密度應該不超過5×1019/cm3，越低越好。適于本發(fā)明光電元件的i型半導體層的特性如下。例如，在α-Si:H的情況下，這些層中氫原子含量(CH)最好為1.0-25.0％，在AM1.5、100mW/cm2的模擬太陽的輻照下，光電導(σp)不小于1.0×10-6S/cm，暗電導(σd)不大于1.0×10-9S/cm，恒光電流方法(CPM)下的Urbach能不大于55meV，局域態(tài)密度不大于1017/cm3。在i型半導體層為μc-Si:H的情況下，優(yōu)選特性如下氫原子(CH)的含量為0.1-15.0％，在AM1.5、100mW/cm2的模擬太陽的輻照下，光電導(σp)不小于1.0×10-6S/cm，暗電導(σd)不大于1.0×10-3S/cm，恒光電流方法(CPM)下的Urbach能不大于57meV，局域態(tài)密度不大于1017/cm3。(2)形成半導體層的方法關(guān)于形成適于本發(fā)明光電元件的半導體層的Ⅳ族和Ⅳ族合金的非單晶半導體層的方法，可以包括使用ac或高頻波的等離子體CVD工藝，如RF等離子體CVD工藝，微波等離子體CVD工藝等。其中，在形成本發(fā)明的含微晶作為主要成分的i型半導體層的情況下，具體希望使用高頻的微波等離子體CVD工藝，高頻的頻率不小于0.1GHz。微波等離子體CVD工藝是這樣的方法將包括源氣體、稀釋氣體等的膜形成氣體引入能保持在減壓狀態(tài)的淀積室(真空室)中，用真空泵抽空室體，保持淀積室中壓力不變，通過波導和介質(zhì)窗(礬土陶瓷等)向淀積室導入由微波源振蕩的微波，產(chǎn)生膜形成氣體的等離子體，并分解它們，在置于淀積室中的基片上形成希望淀積的膜，該方法可以在很寬的淀積條件下形成適于光電元件的淀積膜。順便提及，當頻率低到100MHz至1GHz時，可能影響金屬電極的應用。當用微波等離子體CVD工藝淀積本發(fā)明的含微晶為主要成分的i型半導體層時，優(yōu)選淀積條件如下淀積室中基片的溫度為100-450℃，內(nèi)壓為0.5-50mTorr，微波功率0.01-1W/cm3，微波頻率為0.1-10GHz，淀積速率為0.05-20nm/sec。在此情況下，氫原子的稀釋率為氫氣的流速與含淀積膜構(gòu)成元素的源氣體的流速之比，根據(jù)要形成的淀積膜的種類，優(yōu)選范圍不同。例如，當?shù)矸e膜含微晶時，氫原子稀釋率為不小于15倍較好，不小于20倍最好。氫原子稀釋率的上限不能唯一地確定，因為根據(jù)材料氣體它們有很大不同。另一方面，當用RF等離子體CVD工藝淀積本發(fā)明的含微晶作為主要成分的i型半導體層時，優(yōu)選淀積條件如下RF高頻頻率為0.1-100MHz，淀積室中基片的溫度為100-350℃，內(nèi)壓為0.05-5Torr,RF功率0.001-0.5W/cm3，淀積速率為0.01-3nm/sec。當本發(fā)明的i型半導體層為含微晶作為主要成分時，0.1-100MHz的RF高頻波在0.1-10GHz的微波等離子體上面?？梢詮墓搽姌O加微波和RF高頻波。具體說，希望有優(yōu)選的不大于-50V、更好是不大于-100V的負自偏壓加到其上加有微波和/或RF高頻波的高頻電極上。因此，重要的是高頻波的功率密度和膜形成氣體的內(nèi)部壓力在上述范圍，等離子體中高頻電極的表面積小于接地的淀積室的內(nèi)表面暴露于等離子體的表面面積。另外，直流(DC)電壓可以直接加在其上加有負自偏壓的高頻電極上。希望有不小于-500V且不大于-100V、更好是不小于-400V且不大于-150V的偏壓加到RF電極上。另外，可以將基片保持懸浮，DC電壓可以加在其上。希望有優(yōu)選的不小于-30V且不大于+30V、更好是不小于-20V且不大于+20V的偏壓加到基片上。通過調(diào)整上述膜形成氣體的壓力(內(nèi)壓)、高頻的功率、加到基片和/或高頻電極上的DC電壓，可以控制膜形成氣體分解產(chǎn)生的正離子到基片上的入射量。由于內(nèi)壓、高頻功率、DC電壓都影響正離子到基片的入射量，需要考慮優(yōu)選條件之間的相互關(guān)系。例如，隨著內(nèi)壓的減小、高頻功率的增大、高頻電極上DC電壓的增大，正離子到基片的入射量增大。因此重要的是通過按下面方式平衡各條件來控制正離子的入射量，即，當決定某一條件以增大正離子的入射量時，設(shè)置另一條件來減少正離子的入射量。如上所述，通過控制正離子到基片的入射量，可以促進微晶的生長，形成高質(zhì)量微晶半導體膜，同時保持實用的淀積速率，防止正離子損壞淀積膜的表面。(3)形成半導體層的裝置適于形成本發(fā)明光電元件的半導體層的裝置包括例如，圖4A和4B中的裝置、或圖6A和6B中的裝置。圖4A和4B是表示形成小面積光電元件的半導體層的裝置的實例的示意圖。圖4A和4B的裝置400主要包括連接的多個傳送室401、402、403、404、405，置于傳送室下面的半導體層的淀積室417、418、419，加熱基片的加熱器410、411、412,RF高頻電極420、421，引入微波的窗口425，氣體源管道429、449、469，排出口未示出，真空系統(tǒng)未示出。在圖4A和4B中，數(shù)字406、407、408、409表示門閥；422、423表示RF功率源；424表示偏置用功率源；426表示引入微波的波導；427為微波i層淀積的閥門。根據(jù)要淀積的半導體層的類型，半導體層的淀積室417、418、419分開，其中，在沿用來傳送基片的軌道413移動的基片490上，于淀積室417中用RF等離子體CVD工藝淀積n型半導體層、于淀積室418中用微波(MW)等離子體CVD工藝淀積i型半導體層、于淀積室419中用RF等離子體CVD工藝淀積p型半導體層。圖4B是淀積室418內(nèi)部的示意放大圖，除在從引入微波的窗口425引入微波之外，可以從偏置電極428加RF和/或DC的偏置功率。當使用能從金屬電極引入的頻率的高頻波時，偏置電極428也可以用作為高頻電極。在此情況下，RF和/或DC偏置功率也可以加到偏置電極428上。另外，將圖4A和4B的裝置設(shè)計成使基片可以保持懸浮，且其上可以加DC電壓。通過連接DC電壓源如雙極功率源或耐高功率的電阻器，可以實現(xiàn)偏置電極或基片上的DC電壓的應用。圖6A和6B表示適于制備本發(fā)明光電元件的裝置，它使用在基片長度方向用多個半導體層形成室來傳送基片(稱為卷到卷方法)的同時在長基片上連續(xù)淀積多個半導體層的方法。該方法有降低制備成本、增強膜厚度和膜質(zhì)量的均勻性等效果，特別實用。圖6A是用卷到卷方法連續(xù)形成光電元件的裝置的示意圖。該裝置的構(gòu)造如下基片傳送室601，多個淀積室602到614，基片卷繞室615，這些室按以上順序放置，并且分離通道616連接于其間，每個淀積室有排出口，可以抽空。帶狀基片617從基片傳送室通過這些淀積室和分離通道卷繞到基片卷繞室。同時，通過各淀積室或各分離通道的氣體入口引入氣體，又通過各室或通道的排出口排出氣體，由此形成各層。每個淀積室中具有鹵素燈加熱器618來從背面加熱基片，在各淀積室中加熱器將基片加熱到預定溫度。圖6B是從上面看淀積室的示意圖。每個淀積室具有源氣體入口619和排出口620,RF電極621或微波引入部分622附著在淀積室的底部，源氣體供應系統(tǒng)(未示出)連接到源氣體的入口619。各淀積室的排出口連接有真空抽氣泵(未示出)，如油擴散泵、機械升壓泵等，連接到淀積室的分離通道616具有入口624，以讓清除氣流進通道。用微波CVD工藝形成i層(MW-i層)的淀積室604和609具有RF偏置電極631，其上連接有作為功率源的RF功率源(未示出)。在基片傳送室601中，有傳送軸625和導引輥626，以給基片合適的拉力讓基片一直保持水平，在基片卷繞室615中，有卷繞軸627和導引輥628。除了以上所述的以外，關(guān)于用Ⅱ-Ⅵ族半導體或Ⅰ-Ⅲ-Ⅵ2族半導體形成半導體層的方法，可以根據(jù)需要，用普通已知的同時蒸發(fā)法、溶液生長法、汽相硒化法、濺射法、CVD法等。(4)摻雜層關(guān)于本發(fā)明的摻雜層[即p型半導體層(簡稱p型層)或n型半導體層(簡稱n型層)]的材料，可以是非晶材料(用“α-”表示)、微晶材料(用“μc-”表示)、和多晶材料(用“poly-”表示)。關(guān)于非晶摻雜層，可以包括例如，向α-Si:H、α-Si:HX、α-SiC:H、α-SiC:HX、α-SiGe:H、α-SiGe:HX、α-SiGeC:H、α-SiGeC:HX、α-SiO:H、α-SiO:HX、α-SiN:H、α-SiN:HX、α-SiON:H、α-SiON:HX、α-SiOCN:H、α-SiOCN:HX等中添加高濃度的p型價帶電子控制者(周期表中的Ⅲ族原子B、Al、Ga、In、Tl)或n型價帶電子控制者(周期表中的Ⅴ族原子P、As、Sb、Bi)所得到的材料，其中“X”表示鹵族元素。關(guān)于微晶摻雜層材料，可以包括例如，向μc-Si:H、μc-Si:HX、μc-SiC:H、μc-SiC:HX、μc-SiO:H、μc-SiO:HX、μc-SiN:H、μc-SiN:HX、μc-SiGeC:H、μc-SiGeC:HX、μc-SiON:H、μc-SiON:HX、μc-SiOCN:H、μc-SiOCN:HX等中添加高濃度的p型價帶電子控制者(周期表中的Ⅲ族原子B、Al、Ga、In、Tl)或n型價帶電子控制者(周期表中的Ⅴ族原子P、As、Sb、Bi)所得到的材料。關(guān)于多晶摻雜層材料，可以包括例如，向poly-Si:H、poly-Si:HX、poly-SiC:H、poly-SiC:HX、poly-SiO:H、poly-SiO:HX、poly-SiN:H、poly-SiN:HX、poly-SiGeC:H、poly-SiGeC:HX、poly-SiON:H、poly-SiON:HX、poly-SiOCN:H、poly-SiOCN:HX、poly-Si、poly-SiC、poly-SiO、poly-SiN等中添加高濃度的p型價帶電子控制者(周期表中的Ⅲ族原子B、Al、Ga、In、Tl)或n型價帶電子控制者(周期表中的Ⅴ族原子P、As、Sb、Bi)所得到的材料。具體說，關(guān)于光入射側(cè)的p型層或n型層，幾乎沒有光吸收的結(jié)晶半導體層或有寬帶隙的半導體層較適合。p型層或n型層中所含的氫原子(H,D)或鹵族原子起補償p型層或n型層中懸掛鍵的作用，以提高p型層或n型層的摻雜效率。加到p型層或n型層中氫原子或鹵族原子的優(yōu)選量如前面所述，但是在p型層或n型層為晶體的情況下，應該指出的是氫原子或鹵族原子的最佳濃度是原子百分比為0.1-10％。關(guān)于光電元件的p型層和n型層的電特性，激活能不大于0.2eV較好，不大于0.1eV更好。電阻率不大于100Ωcm較好，不大于1Ωcm更好。而且，p型層和n型層的厚度較好為1-50nm,3-10nm更好。另外，關(guān)于形成pn結(jié)的化合物半導體p型層和化合物半導體n型層的材料，包括例如，Ⅱ-Ⅵ族化合物和Ⅰ-Ⅲ-Ⅵ2族化合物。具體實例包括CdS、CdSe、CdTe、ZnO、ZnS、ZnSe、ZnTe、CulnSe2、Cu(InGa)Se2、CulnS2、Culn(Se1-xSx)2等。其中，關(guān)于光入射側(cè)的窗口層或緩沖層，實際中較好用ZnO和CdS，對光吸收層，較好使用CuInSe2和Cu(InGa)Se2。CuInSe2有時簡寫為CIS。(5)膜形成氣體適于淀積本發(fā)明光電元件的Ⅳ-族和Ⅳ族合金的非單晶半導體層的源氣體可以包括含硅原子的可氣化的化合物，含鍺原子的可氣化的化合物，含碳原子的可氣化的化合物等，和這些化合物的混合氣體。關(guān)于含硅原子的可氣化的化合物，使用鏈式或循環(huán)硅烷化合物，具體實例包括SiH4、Si2H6、SiF4、SiFH3、SiF2H2、SiF3H、Si3H8、SiD4、SiHD3、SiH2D2、SiH3D、SiFD3、SiF2D2、Si2D3H3、(SiF2)5、(SiF2)6、(SiF2)4、Si2F6、Si3F8、Si2H2F4、Si2H3F3、SiCl4、(SiCl2)5、SiBr4、(SiBr2)5、Si2Cl6、SiHCl3、SiH2Br2、SiH2Cl2、Si2Cl3F3等的氣態(tài)化合物或容易氣化的化合物。關(guān)于含鍺原子的可氣化化合物可以包括例如，GeH4、GeD4、GeF4、GeFH3、GeF2H2、GeF3H、GeHD3、GeH2D2、GeH3D、Ge2H6、Ge2D6等。關(guān)于含碳原子的可氣化化合物可以包括例如，CH4、CD4、CnH2n+2(n為整數(shù))、CnH2n(n為整數(shù))、C2H2、C6H6、CO2、CO、Si(CH3)H3、Si(CH3)2H2、Si(CH3)3H等。含氮氣體包括例如，N2、NH3、ND3、NO、NO2、N2O。含氧氣體包括例如，O2、CO、CO2、NO、NO2、N2O、CH3CH2OH、CH3OH、H2O等。用于價帶電子控制者而引入p型層或n型層中的物質(zhì)，可以包括周期表中的Ⅲ族原子和Ⅴ族原子。關(guān)于引入Ⅲ族原子的起始物質(zhì)，例如引入硼原子，可以用B2H6、B4H10、B5H9、B5H11、B6H10、B6H12、B6H14等硼的氫化物，BF3、BCl3等硼的鹵化物。此外，關(guān)于引入Ⅴ族原子的起始物質(zhì)可以包括例如AlCl3、GaCl3、InCl3、TlCl3等。其中B2H6和BF3最好。關(guān)于引入Ⅴ族原子的起始物質(zhì)，例如引入磷原子，可以用PH3、PH4等磷的氫化物，PH4I、PF3、PF5、PCl3、PCl5、PBr3、PBr5、PI3等磷的鹵化物。此外，關(guān)于引入Ⅴ族原子的起始物質(zhì)還可以包括例如AsH3、AsF3、AsCl3、AsBr3、SbH3、SbF3、SbF5、SbCl3、SbCl5、BiH3、BiCl3、BiBr3等。其中PH3和PF3最好?？梢詫⑦@些化合物與H2、He、Ne、Ar、Xe、或Kr等氣體合適地稀釋后引入淀積室。(基片)由于用于本發(fā)明光電元件中的半導體層104到109、204到212、303到311都是幾乎約1μm厚的膜，半導體層要淀積在合適的基片上?；?01、201、301的材料可以是單晶或非單晶。基片的電特性可以是導體也可以是絕緣體。而且基片的光特性可以是透光的也可以是不透光的。但是優(yōu)選的基片應該沒有變形、沒有扭曲、有需要的強度。基片具體實例包括如Fe、Ni、Cr、Al、Mo、Au、Nb、Ta、V、Ti、Pt、Pb等金屬薄板，或其合金，如黃銅、不銹鋼等，和其復合物；聚酯、聚乙烯、聚碳酸酯、醋酸纖維素、聚丙烯、聚氯乙烯、聚偏二氯乙烯、聚苯乙烯、酰胺、環(huán)氧樹脂等耐熱合成樹脂的膜或片，它們與玻璃纖維、碳纖維、硼纖維、金屬纖維等的復合物等；用濺射、蒸發(fā)、噴涂等在這些金屬薄板、樹脂片的表面上淀積不同材料的金屬膜、和/或SiO2、Si3N4、Al2O3、AlN等電絕緣膜，進行表面覆蓋處理所得到的材料；玻璃；陶瓷等。當用有導電特性等的金屬作為基片時，基片也可以用作電極，直接將電流引出。在另一方面，當基片由電絕緣合成樹脂等構(gòu)成時，希望對要淀積膜的表面進行表面處理，例如用電鍍、蒸發(fā)、濺射等方法在其上淀積金屬或合金、或透明導電氧化物(TCO)，如Al、Ag、Pt、Au、Ni、Ti、Mo、W、Fe、V、Cr、Cu、不銹鋼、黃銅、鎳鉻鐵合金、SnO2、In2O3、ZnO、ITO(銦錫氧化物)等，預先形成引出電流的電極。當然即使基片是金屬等導電基片，也可以在形成淀積膜的一側(cè)提供不同或相同的另一金屬層，以增大基片表面長波長光的反射，防止構(gòu)成材料在基片材料和淀積膜之間相互擴散，等等。當基片為較透明時，且構(gòu)成光電元件的結(jié)構(gòu)是光從基片側(cè)入射的層結(jié)構(gòu)時，希望預先淀積和形成導電膜，如上述透明導電氧化物或金屬膜?；砻婵梢允欠Q為的平滑表面或細微的不平表面。在細微的不平表面情況下，最好的是不平形狀為球形、圓錐形、金字塔形等，最大高度(Rmax)為0.05μm到2μm。如此，表面的光反射變?yōu)椴灰?guī)則反射，由此增加表面反射光的光路長度。根據(jù)應用，基片可以是有平滑表面或不平表面的板狀、長帶狀、圓柱形等。合適地確定基片的厚度，以形成所需的光電元件。當需要光電元件有可彎曲性能時，或當光從基片側(cè)入射時，在有合適的主要基片功能范圍內(nèi)，厚度可以盡量小。但是考慮基片的制備、處理和機械強度等，厚度通常不小于10μm。(背面電極)用于本發(fā)明光電元件的背面電極102、202、302是置于相對光入射側(cè)來說的半導體層背面?zhèn)?。因此，在圖1的層結(jié)構(gòu)中，它置于102的位置；相反，在基片101為透明且光通過基片進入半導體層時，背面電極置于110位置處。背面電極的材料包括例如，金、銀、銅、鋁、鎳、鐵、鉻、鉬、鎢、鈦、鈷、鉭、鈮、鋯等金屬，或不銹鋼等合金。其中特別優(yōu)選的材料是有高反射率的金屬，如鋁、銅、銀、金等。當用高反射的金屬時，背面電極也可以作為光反射層，來將半導體層沒有吸收的光反射回半導體層?？梢远询B兩層或多層兩種或多種材料來形成背面金屬反射層。背面電極的形狀可以是平板，但是背面電極更好有用來散射光的不平形狀。提供這種不平形狀可以散射半導體層沒有吸收的長波長光，以延伸半導體層中的光路。這會增強光電元件對長波長光的靈敏度，增大短路電流，由此提高光電轉(zhuǎn)換效率。希望散射光的不平形狀是頂部與底部不平之間的差異Rmax在0.2μm到2μm。但是注意，在基片作為背面電極的情況下，有時不需要形成背面電極。例如用蒸發(fā)、濺射、電鍍、印刷等形成上述背面電極。將形成的金屬或合金膜進行干法刻蝕工藝、濕法腐蝕工藝、噴沙工藝、或熱處理等來在背面電極上形成散射光的不平形狀。也可以在蒸發(fā)前面金屬或合金的同時加熱基片來形成散射光的不平形狀。(透明導電層)用于本發(fā)明光電元件的透明導電層103、203置于背面金屬反射層102、202與半導體層104、204之間，其目的如下。(1)增強光電元件背面的不規(guī)則反射，通過薄膜的多次干涉將光限制在光電元件內(nèi)，延長半導體層中的光路，增大光電元件的短路電流(Jsc)。(2)防止還作為背面電極的背面金屬反射層擴散或遷移進半導體層中，由此防止光電元件的旁路。(3)具有一定電阻的透明導電層，防止夾住半導體層的背面金屬反射層102、202和透明電極110、213之間由于半導體層中的針孔等缺陷而出現(xiàn)短路。需要上述透明導電層103、203對半導體層的吸收波長區(qū)有高的透過率，并有較低的電阻率。在波長650nm以上時的透過率不小于80％較好，不小于85％更好，不小于90％最好。優(yōu)選電阻率為不小于1×10-4Ωcm且不大于1×106Ωcm，不小于1×10-2Ωcm且不大于5×104Ωcm更好。關(guān)于透明導電層103、203的材料，較好用導電氧化物，如In2O3、SnO2、ITO(In2O3+SnO2)、ZnO、CdO、Cd2SnO4、TiO5、Ta2O5、Bi2O3、MoO3、NaxWO3等，或其混合物。這些混合物中可以加一些來改變導電性的元素(即摻雜劑)。關(guān)于改變導電性的元素(摻雜劑)，較好使用下面摻雜劑，例如，在透明導電層103、203為ZnO的情況下，使用Al、In、B、Ga、Si、F等。在透明導電層103、203為In2O3的情況下，使用F、Te、Tl、Sb、Pb等。在透明導電層103、203為SnO2的情況下，使用F、Sb、P、As、In、Tl、Te、W、Cl、Br、I等。關(guān)于形成透明導電層103、203的方法，可以使用EB蒸發(fā)和濺射蒸發(fā)等蒸發(fā)方法、各種CVD工藝、噴涂方法、旋涂方法、浸漬法等。(透明電極)用于本發(fā)明光電元件的透明電極110、213、312是光入射側(cè)的電極，它傳輸光，當優(yōu)化其厚度時也作為抗反射膜。需要透明電極在半導體層的吸收波長區(qū)有高的透過率，且有低的電阻率。在波長550nm的透過率不小于80％較好，不小于85％更好。優(yōu)選電阻率為不大于5×10-3Ωcm，不大于1×10-3Ωcm更好。關(guān)于透明電極110、213、312的材料，較好用導電氧化物，如In2O3、SnO2、ITO(In2O3+SnO2)、ZnO、CdO、Cd2SnO4、TiO5、Ta2O5、Bi2O3、MoO3、NaxWO3等，或其混合物。這些混合物可以加一些來改變導電性的元素(即摻雜劑)。關(guān)于改變導電性的元素(摻雜劑)，較好使用下面摻雜劑，例如，在透明電極110、213、312為ZnO的情況下，使用Al、In、B、Ga、Si、F等。在透明電極110、213、312為In2O3的情況下，使用F、Te、Tl、Sb、Pb等。在透明電極110、213、312為SnO2的情況下，使用F、Sb、P、As、In、Tl、Te、W、Cl、Br、I等。而且，關(guān)于形成透明電極110、213、312的方法，可以使用蒸發(fā)方法、CVD工藝、噴涂方法、旋涂方法、浸漬法等。(收集電極)如果需要，在透明電極110、213、312的電阻率不是足夠低的部分透明電極110、213、312上，形成用于本發(fā)明光電元件的收集電極111、214、313，使收集電極減小電極的電阻率，并進而減小光電元件的串聯(lián)電阻。收集電極材料的實例包括金、銀、銅、鋁、鎳、鐵、鉻、鉬、鎢、鈦、鈷、鉭、鈮、鋯等金屬，或不銹鋼等合金，或使用粉末金屬的導電膏等。需要有上述功能的收集電極的形狀是盡量避免擋住到半導體層的光，例如，樹枝狀或梳狀。收集電極占整個光電元件的面積的百分比不大于較好15％，不大于10％更好，不大于5％最好。用掩模形成收集電極的圖形，形成方法包括，例如，蒸發(fā)、濺射、電鍍、印刷等。當用本發(fā)明的光電元件制備所需輸出電壓和輸出電流的光電器件(組件或面板)時，串聯(lián)或并聯(lián)本發(fā)明的光電元件，在正面和背面形成保護層，附設(shè)輸出引出電極。當本發(fā)明的光電元件串聯(lián)時，有時加上防反偏的二極管。下面用非單晶硅基半導體材料制備的光電元件的實例來詳細說明本發(fā)明，但是應該注意，本發(fā)明并不限于這些實例。(實例1)(μc-SiC/μc-Si)在該例中，如圖1所示，用圖4A和4B的裝置制備的光電元件是包含微晶SiC和微晶Si的雙電池型光電元件(μc-SiC/μc-Si)。根據(jù)下面制造步驟(1)到(11)制備本例的光電元件。(1)清洗基片101(2)形成背面電極102(3)形成透明導電層103(4)形成包括n型氫化非晶硅層(簡寫為α-n層)和n型微晶硅層(簡寫為μc-n層)的n型半導體層104(5)形成包括微晶硅(簡寫為μc-Si)的本征半導體層(簡寫為μc-i層)(6)形成p型微晶硅層106(7)形成包括α-n層和μc-n層的n型半導體層(8)形成含微晶SiC作為主要成分的i型半導體層108(9)形成p型微晶SiC層109(10)形成透明電極110(11)形成收集電極111下面詳細說明上述制備步驟。(1)清洗基片101基片101為不銹鋼(SUS430BA)基片，厚度0.5mm，面積50×50mm2。形成膜前，用超聲波在丙酮和異丙醇中清洗基片101，并用熱空氣干燥。(2)形成背面電極102室溫下用已知的DC磁控濺射法于基片101的表面形成0.3μm厚的銀背面電極102。(3)形成透明導電層103在300℃的基片溫度下，用DC磁控濺射方法在背面電極102上形成1.0μm厚的ZnO構(gòu)成的透明導電層103。(4)形成包括n型氫化非晶硅層(簡寫為α-n層)和n型微晶硅層(簡寫為μc-n層)的n型半導體層104用圖4A和4B的裝置在透明導電層103上形成20nm厚的α-n層。淀積系統(tǒng)400是這樣的裝置，它具有進料室401和出料室405，用來堆疊多個半導體層，同時在減壓下于多個膜形成室之間運載基片。將該裝置設(shè)計成進行微波等離子體CVD工藝和RF等離子體CVD工藝。用該裝置在基片上形成各半導體層。未示出的源氣體瓶通過氣體輸入管連接到淀積系統(tǒng)。所有源氣體瓶都是純化為超高純度的氣體，連接的氣體瓶是SiH4氣體瓶、SiH4/H2氣體瓶(用H2稀釋的SiH4，濃度為10％)、CH4氣體瓶、CH4/H2氣體瓶(CH4濃度為10％)、GeH4氣體瓶、Si2H6氣體瓶、PH3/H2氣體瓶(PH3濃度2％)、BF3/H2氣體瓶(BF3濃度2％)、H2氣體瓶。(4-1)將其上已經(jīng)形成有ZnO層構(gòu)成的透明導電層的基片490放置在進料室401中用來傳送基片的導軌413上，然后用未示出的真空排氣泵將進料室401的壓力抽空到不大于1×10-5Torr。(4-2)打開門閥406，基片490傳送到用未示出的抽空泵預先抽空的傳送室402和淀積室417。(4-3)基片490的背面與用來加熱基片的加熱器410緊密接觸，以進行加熱，用未示出的抽空泵將淀積室417抽空到壓力不大于1×10-5Torr。如上所述，完成膜形成的準備。根據(jù)下面步驟用RF等離子體CVD工藝形成α-n層。(4-4-1)用氣體輸入管429將H2氣體引入淀積室417，用未示出的閥和未示出的質(zhì)量流量控制器將H2氣體的流量調(diào)整為50sccm。用未示出的傳導閥將淀積室417里面的壓力調(diào)整到1.2Torr。(4-4-2)設(shè)置加熱基片的加熱器，使基片490的溫度為350℃。當基片溫度穩(wěn)定時，控制未示出的閥門，用氣體輸入管429將SiH4氣體和PH3/H2氣體引入淀積室417。此時，用質(zhì)量流量控制器將SiH4的流量調(diào)整為2sccm、H2氣體的流量調(diào)整為50sccm、PH3/H2的流量調(diào)整為0.5sccm，淀積室417內(nèi)部的壓力調(diào)整到1.2Torr。(4-5)13.56MHz的RF高頻波(此后簡稱為“RF”)功率源422的功率設(shè)置為8mW/cm3，將RF功率引入形成等離子體的杯420中，即RF電極上，感應輝光放電，開始在基片上形成α-n層。當α-n層形成有20nm厚時，關(guān)閉RF功率源，終止輝光放電，完成α-n層的形成。在形成α-n層的過程中卷繞基片，并給RF電極420加+13V的自偏壓。接著用相同的淀積系統(tǒng)形成15nm厚的μc-n層。(4-6)μc-n層的形成步驟和α-n層的形成步驟類似，但是含微晶硅的n型層是在下面形成條件下形成的SiH4/H2=4sccm,PH3/H2=0.5sccm,H2=100sccm,RF功率=55mW/cm3，基片溫度=300℃，壓力=1.0Torr。(4-7)此后，停止向淀積室417中的SiH4氣體流和PH3/H2氣體流，將H2氣體在淀積室中保持五分鐘。然后停止H2氣體流，將淀積室內(nèi)部和氣體管道抽空到1×10-5Torr以下。(5)形成包括微晶硅(μc-Si)的本征半導體層(簡寫為μc-i層)根據(jù)下面步驟，用微波等離子體CVD工藝形成2μm厚的μc-Si構(gòu)成的i型半導體層105。(5-1)打開門閥407，基片490傳送進傳送室403和用未示出的抽空泵預先抽空的i層淀積室418。(5-2)基片490的背面與加熱基片的加熱器411緊密接觸，進行加熱，用未示出的抽空泵將i層淀積室418抽空到不大于1×10-5Torr的壓力。(5-3)為了形成i型層，設(shè)置加熱基片的加熱器411，使基片490的溫度為350℃；當充分加熱基片時，逐漸打開未示出的閥門，讓SiH4和H2氣體通過氣體輸入管449流進i層淀積室418。此時，分別用未示出的質(zhì)量流量控制器將SiH4流量調(diào)整為50sccm、H2流量調(diào)整為1500sccm?？刂莆词境龅膫鲗чy的開口將i層淀積室418內(nèi)部的壓力調(diào)整到25mTorr。(5-4)將來自未示出的頻率為2.45GHz的微波功率源的50mW/cm3的微波功率通過用來引入微波的波導426、和用來引入微波的窗口425引入i層淀積室418，以感應輝光放電；同時，將25mW/cm3的RF功率從13.56MHz的RF功率源424加到偏置條428。加RF功率的偏置條428相對接地的淀積室懸浮，且其上加220V的自偏壓?；?90和與之接觸的用來加熱基片的加熱器411也懸浮，從DC電源在其上加-3V的電壓。(5-5)打開閘門427，開始在n層上制備i層。當i層厚度為2μm時，停止微波輝光放電，關(guān)閉RF功率源424的輸出，完成i層105的制備。(5-6)關(guān)閉未示出的閥門，停止向i層淀積室418中的SiH4氣體流。淀積室418中的H2氣體保持2分鐘。然后關(guān)閉未示出的閥門，將i層淀積室418和氣體管道抽空到1×10-5Torr以下。順便提及，形成光電元件后，垂直基片切割光電元件，用透射電子顯微鏡(TEM)觀察剖面，關(guān)于i型半導體層為微晶硅的結(jié)果是微晶體積百分比為90％，關(guān)于微晶晶粒的尺寸，垂直半導體層形成表面方向的平均長度是水平方向的平均長度的10倍。從X光衍射測量結(jié)果可知，估計微晶的平均粒徑為16nm。(6)形成p型微晶硅層106根據(jù)下面步驟形成10nm厚的包括微晶硅的p層。(6-1)打開門閥408，基片490傳送進傳送室404和用未示出的抽空泵預先抽空的p層淀積室419。(6-2)基片490的背面與加熱基片的加熱器412緊密接觸，進行加熱，用未示出的抽空泵將p層淀積室498抽空到不大于1×10-5Torr的壓力。(6-3)設(shè)置加熱基片的加熱器412，使基片490的溫度為230℃；基片溫度穩(wěn)定后，控制未示出的閥門，讓H2氣體通過氣體輸入管469流進p層淀積室419。此時，用質(zhì)量流量控制器將H2流量調(diào)整為80sccm。調(diào)整未示出的傳導閥的開口將p層淀積室419內(nèi)部的壓力控制到2.0Torr。(6-4)RF功率源423設(shè)置為150mW/cm3的微波功率，并將RF功率引入用來形成等離子體的杯421中，以感應輝光放電。H2等離子體工藝進行30秒后，關(guān)閉RF功率源停止輝光放電，由此完成H2等離子體工藝。(6-5)控制未示出的閥門，通過氣體引入管469將H2氣體、BF3/H2、和SiH4/H2引入淀積室419。此時，分別用質(zhì)量流量控制器將H2流量調(diào)整為40sccm、10％濃度的SiH4/H2流量調(diào)整為0.2sccm、2％濃度的BF3/H2流量調(diào)整為0.5sccm。調(diào)整未示出的傳導閥的開口將淀積室419內(nèi)部的壓力調(diào)整到2Torr。(6-6)RF功率源423設(shè)置為150mW/cm3的微波功率，并將RF功率引入用來形成等離子體的杯421中，以感應輝光放電。形成10nm厚的μc-p層后，關(guān)閉RF功率源停止輝光放電，由此完成μc-p層106的形成。在形成μc-p層的過程中，卷繞基片，并給RF電極421加+130V的自偏壓。(6-7)關(guān)閉未示出的閥門，停止向p層淀積室419中的SiH4/H2和BF3/H2氣體流。淀積室419中的H2氣體流保持3分鐘。然后關(guān)閉未示出的閥門，停止H2氣體流，將p層淀積室419和氣體管道抽空到1×10-5Torr以下。(7)形成包括α-n層和μc-n層的n型半導體層基片490再傳送進淀積室417，在其中以與步驟(4)相同的步驟形成10nm厚的包括α-n層和μc-n層的n型半導體層107。但是基片溫度為300℃。(8)形成含微晶SiC作為主要成分的i型半導體層108基片490再傳送進淀積室418，在其中以與步驟(5)相同的步驟形成0.8μm厚的含微晶SiC的i型半導體層108。此時形成條件如下SiH4=37sccm,CH4=13sccm,H2=1500sccm，壓力=20mTorr，微波功率=80mW/cm3,RF功率=40mW/cm3，基片DC電壓=-4V，基片溫度=320℃。其上加RF功率的偏置條428上加-290V的自偏壓。進行與步驟(5)相同的測量，結(jié)果是，微晶體積百分比為80％，關(guān)于微晶粒徑，垂直半導體層形成表面方向上的平均長度是水平方向的6倍。通過拉曼譜的測量，觀察到了微晶SiC峰和微晶Si峰，估計微晶SiC的平均粒徑為7nm、微晶Si的平均粒徑為10nm。用俄歇電子譜(AES)測量時，(Si1-xCx)中碳的組分比x為x=0.25。用傅里葉變換紅外譜(FT-IR)估計時，氫含量(CH)為CH=4％。(9)形成p型微晶SiC層109(9-1)基片490再傳送進淀積室419，在其中以與步驟(6)相同的步驟進行30秒的H2等離子體工藝，但是基片溫度為200℃。此后，形成20nm厚的p型微晶SiC層109。此時形成條件如下SiH4/H2=0.25sccm,CH4/H2=0.1sccm,BF3/H2=0.5sccm,H2=50sccm，壓力=1.5Torr,RF功率=170mW/cm3，基片溫度=200℃。(9-2)打開門閥409，將基片490傳送進用未示出的抽空泵預先抽空的出料室405，打開未示出的漏氣閥，使出料室40排氣。(10)形成透明電極110將有25個孔(面積0.25cm2)的掩模放置在p型微晶SiC層109上，用電阻加熱真空蒸發(fā)法形成70nm厚的由ITO(In2O3+SnO2)構(gòu)成的透明導電層110。(11)形成收集電極111將有十字形孔的掩模放在透明導電層110上，用電子束真空蒸發(fā)方法形成由Cr(40nm)/Ag(1000nm)/Cr(40nm)構(gòu)成的十字形的收集電極111。根據(jù)上述步驟(1)到(11)制備本例的光電元件。半導體層的主要形成條件列于下面表1中。表1<tablesid="table1"num="001"><tablewidth="673">層名稱氣體流量(sccm)壓力功率基片DC電壓基片溫度厚度α-n層SiH4=2H2=50PH3/H2H2=0.51.2TorrRF功率8mW/cm30V350℃和300℃20nm和15nmμc-n層SiH4/H2=4H2=100PH3/H2=0.51.0TorrRF功率55mW/cm30V300℃15nm和10nmμcSi-i層SiH4=50H2=150025mTorr微波功率50mW/cm3RF功率25mW/cm3-3V350℃2μmμcSiC-i層SiH4=37CH4=13H2=150020mTorr微波功率80mW/cm3RF功率40mW/cm3-4V320℃0.8μmH2等離子體工藝H2=802.0TorrRF功率150mW/cm30V230℃和200℃時間30秒μcSi-p層SiH4/H2=0.2H2=40BH3/H2=0.52.0TorrRF功率150mW/cm30V230℃10nmμcSiC-p層SiH4/H2=0.25CH4/H2=0.1H2=50BH3/H2=0.51.5TorrRF功率170W/cm30V200℃20nm</table></tables>根據(jù)上述步驟制備5個光電元件。然后將每個光電元件分成25個子電池，再進行下面測量。關(guān)于每項評估，用光電元件的5×25(=125)個子電池計算平均值。(a)光電元件成品率在暗處給光電元件加-1.0V的反偏壓，測量旁路電阻。旁路電阻的參考值設(shè)置為3.0×104Ωcm2。當子電池測量結(jié)果中旁路電阻超過該參考值時，認為子電池為可接受的子電池?？山邮艿淖与姵氐臄?shù)量除以125，該結(jié)果為光電元件的成品率。(b)初始光電轉(zhuǎn)換效率使用模擬太陽，在AM1.5、100mW/cm2的光照下放置光電元件，25℃下測量光電元件的Ⅴ-Ⅰ特性。從測量結(jié)果得到光電轉(zhuǎn)換效率，從旁路電阻超過參考值的子電池的結(jié)果來計算平均值，由此得到初始光電轉(zhuǎn)換效率。(c)光輻照后的特性對制備的光電元件進行光退化試驗。使用模擬太陽，在AM1.5、100mW/cm2的光照下，在50℃開路狀態(tài)下輻照光電元件1000小時，再在(b)的條件下測量Ⅴ-Ⅰ特性。用光輻照后，測量光電元件的光電轉(zhuǎn)換效率(η)、開路電壓(Voc)、短路電流(Jsc)、填充因子(FF)。根據(jù)下面公式計算光退化率(光退化率)=1-(光輻照后的光電轉(zhuǎn)換效率/初始光電轉(zhuǎn)換效率)。(d)耐久性試驗對光電元件進行下面試驗在溫度為85℃且濕度為85％的暗處保持100小時，且加-0.85V的反偏壓(HHRB試驗)。此后，在上述條件下重新測量光電轉(zhuǎn)換效率，以與光退化率相同的方式計算HHRB退化率。(比較例1)(α-Si/μc-Si)本例與實例1的不同之處在于用通過已知的RF等離子體CVD工藝形成α-Si:H的i層，代替實例1中的微晶SiC-i層。α-Si:H的i層的主要制備條件如下基片溫度250℃，淀積速率0.15nm/sec，膜厚度220nm。換句話說，制備的堆疊(α-Si/μc-Si)光電元件有這樣的結(jié)構(gòu)用α-Si:H作i層的pin結(jié)堆疊在用微晶Si作i層的pin結(jié)上。其它點和實例1相同。和實例1一樣制備5個光電元件。此后，計算成品率，在25℃測量初始光電轉(zhuǎn)換效率。而且，按與實例1相同的方式進行光退化試驗，測量光輻照后光電元件的光電轉(zhuǎn)換效率、開路電壓(Voc)、短路電流(Jsc)、填充因子(FF)，并計算光退化率。而且按與實例1相同的方式進行耐久性試驗，并計算HHRB退化率。表2表示實例1和比較例1中各特性的測量結(jié)果。實例1得到的初始光電轉(zhuǎn)換效率和光輻照后的光電轉(zhuǎn)換效率(輻照后效率)、和比較例1得到的初始光電轉(zhuǎn)換效率用相對1的歸一化值表示，這里1作為比較例1中得到的輻照后的平均效率。實例1得到的光輻照后的開路電壓(Voc)、短路電流(Jsc)、填充因子(FF)也用相對于1的歸一化值表示，這里1為比較例1中得到的光輻照后各特性的平均值。表2<tablesid="table2"num="002"><tablewidth="606">實例1比較例1成品率(％)初始效率光退化率(％)光輻照后的效率921.183.51.14731.20171光輻照后的Voc光輻照后的Jsc光輻照后的FFHHRB退化百分比(％)1.001.021.124.011110</table></tables>從表2可見，和比較例1相比，本發(fā)明的實例1的元件在光輻照后光退化率顯著減小、效率大大提高。這主要是因為光輻照后的填充因子(FF)增大。另外，光電元件的成品率大大提高，HHBR退化率減小，增強了光電元件的耐久性。(實例2)該例和實例1的不同之處在于在淀積微晶SiC-i層108時，形成條件中的SiH4和CH4的流量、RF功率、和基片的DC電壓隨時間而改變，從而改變微晶SiC-i層中(Si1-xCx)碳的組分比x，并進而在膜厚度方向改變微晶Si或微晶SiC的粒徑和體積百分比。除了上述幾點之外，用與實例1相同的方式制備實例2的光電元件。在淀積過程中，微晶SiC-i層108的淀積條件在淀積開始時稱為A，在碳的組分比最小時為B，淀積結(jié)束時為C。在各淀積條件之間連續(xù)改變淀積條件。濺射微晶SiC-i層108，制備光電元件后，用俄歇電子譜(AES)測量深度方向的分布來進行成分分析。結(jié)果示于圖5A。微晶SiC-i層的總厚度為0.8μm。根據(jù)濺射速率來計算深度的結(jié)果表明，從淀積條件A到淀積條件B得到的厚度為0.6μm。而且，通過透射電子顯微鏡(TEM)觀察膜剖面的結(jié)果，估計微晶SiC-i層108的粒徑和體積百分比，分別發(fā)現(xiàn)如圖5B和5C所示的厚度方向上的分布。而且，在條件A、B、和C下，于不銹鋼基片上只淀積微晶SiC-i層來制備樣品，用拉曼譜進行測量。關(guān)于這些樣品，計算約740cm-1的拉曼峰與約520cm-1的拉曼峰的相對強度，得到圖5D結(jié)果。從圖5D發(fā)現(xiàn)，在條件B下的樣品其微晶Si與微晶SiC的比大于條件A和C下的樣品。表3表示淀積條件的變化和碳組分比、微晶粒徑、體積百分比、拉曼峰相對強度變化的結(jié)果。表3<tablesid="table3"num="003"><tablewidth="662">淀積條件ABCSiH4(sccm)CH4(sccm)H2(sccm)壓力(mTorr)微波功率(mW/cm3)RF功率(mW/cm3)DC偏置(V)(偏置條)基片DC電壓(V)基片溫度(℃)n層厚度(nm)碳的組分比x微晶粒徑(nm)體積百分比(％)拉曼峰比(740cm-1/520cm-1)33171500308030-290-332000.358701.24281500305025-220-33200.60.1514.5880.233171500205040-220-43200.80.3515901.0</table></tables>圖5A到5D分別表示條件A、B、和C下碳組分比、微晶的平均粒徑、體積百分比、拉曼峰的相對強度。從表3和圖5A到5D可明白下面各點。(1)由于淀積條件的變化，使碳組分比、微晶的粒徑、體積百分比、拉曼峰的相對強度變化。(2)從條件A到條件B，即從與n層的界面到最小碳組分比的厚度處，平均粒徑和體積百分比隨微晶SiC-i層中碳組分比的減小而增大。(3)從條件B到條件C，即從最小碳組分比的厚度到與p層的界面處，平均粒徑和體積百分比隨微晶SiC-i層中碳組分比的增大而增大。與實例1一樣制備5個光電元件。此后，計算成品率，在25℃測量初始光電轉(zhuǎn)換效率。而且，按與實例1相同的方式進行光退化試驗，測量光輻照后光電元件的光電轉(zhuǎn)換效率、開路電壓(Voc)、短路電流(Jsc)、填充因子(FF)，并計算光退化率。而且按實例1相同的方式進行耐久性試驗，并計算HHRB退化率。表4表示實例2中各特性的測量結(jié)果。與實例1一樣，各特性用相對于1的歸一化值表示，所說1為比較例1中得到的輻照后的相應特性的平均值。表4<tablesid="table4"num="004"><tablewidth="566">實例2成品率(％)初始效率光退化率(％)光輻照后的效率941.253.01.21光輻照后的Voc光輻照后的Jsc光輻照后的FFHHRB退化百分比(％)1.031.021.154.0</table></tables>從表4可見，與比較例1相比，本發(fā)明的實例2的元件在光輻照后光退化率顯著減小、效率大大提高。這主要是因為光輻照后的開路電壓(Voc)和填充因子(FF)增大。另外，光電元件的成品率大大提高，HHBR退化率減小，增強了光電元件的耐久性?？梢钥隙ǎㄟ^改變微晶SiC層中的碳的組分比x來改變厚度方向微晶的粒徑和體積百分比，得到了比實例1更好的特性。(實例3)在本例中，制備如圖2所示的堆疊3個pin結(jié)的三重光電元件。本例的光電元件的特征在于從光入射側(cè)算起時，第一pin結(jié)215有包括微晶SiC的i型半導體層211，第二個pin結(jié)216有包括微晶Si的i型半導體層208，第三個pin結(jié)217有包括微晶SiGe的i型半導體層205。用前面說明過的圖6A和6B所示的卷到卷方法的形成裝置，按下面步驟制備本例的光電元件。(1)在圖6A和6B的裝置中放置基片基片為帶狀不銹鋼片(SUS430BA)，其長度100m、寬度30cm、厚度0.15mm。用真空容器(未示出)中的饋送卷軸(未示出)卷繞SUS430BA片，旋轉(zhuǎn)連接到鋼片一端的卷繞軸來饋送SUS430BA片，進行Ar等離子體的RF等離子體腐蝕。(2)在表5的條件下，用卷到卷方法的DC磁控濺射形成Al構(gòu)成的反射層、和ZnO構(gòu)成的透明導電層。(3)在表5的條件下，用卷到卷CVD裝置制備光電元件。具體說，形成包括具有本發(fā)明特定特征的μc-SiC、μc-Si、μc-SiGe的i層的條件示于表6中。在該例中，從雙極DC電源給RF偏置電極加DC電壓，不給基片加DC偏置，并控制RF偏置電極的DC偏置值，由此來控制入射到基片的正離子。(3-1)上述SUS430BA片卷繞到饋送輥筒625(平均曲率半徑為30cm)，然后放入基片傳送室601，接著通過各淀積室。此后，將基片的側(cè)部卷到基片卷繞軸627上。(3-2)用真空泵抽空整個裝置，打開各淀積室中的燈加熱器，將各淀積室中的基片溫度設(shè)置為預定溫度。(3-3)當整個裝置的壓力為1mTorr以下時，清除氣流進清除氣輸入口619，基片卷繞到卷繞軸上，同時沿圖中箭頭方向移動。(3-4)源氣體可以流進各淀積室。此時，調(diào)整流進各分離通道的清除氣的流量、或各淀積室的壓力，防止流進各淀積室的源氣體擴散進另一個淀積室。(3-5)然后將RF功率、或微波功率和RF偏置功率引入各室中，產(chǎn)生等離子體，在表6的條件下，按下面步驟淀積各半導體層，由此形成三個pin結(jié)。(3-5-1)第一pin結(jié)關(guān)于第一個pin結(jié)，用RFCVD工藝在淀積室602中淀積包括α-Si的n11層、在淀積室603中淀積包括μc-Si的n12層，由此形成第一n層204。然后用微波CVD工藝在淀積室604中形成包括μc-SiGe的i1層205，再用RFCVD工藝在淀積室605中形成包括α-Si的非常薄的n12層(未示出)。而且，在淀積室606中形成包括μc-Si的p1層206。(3-5-2)第二pin結(jié)關(guān)于第二個pin結(jié)，用RFCVD工藝在淀積室607中淀積包括α-Si的n21層、在淀積室608中淀積包括μc-Si的n22層，由此形成第二n層207。然后用微波CVD工藝在淀積室609中形成包括μc-Si的i2層208，再在淀積室610中形成包括μc-Si的p2層209。(3-5-3)第三pin結(jié)關(guān)于第三個pin結(jié)，用RFCVD工藝在淀積室611中淀積包括α-Si的n31層、在淀積室612中淀積包括μc-Si的n32層，由此形成第三n層210。然后用微波CVD工藝在淀積室613中形成包括μc-SiC的i3層211，再在淀積室614中形成包括μc-SiC的p3層212。(3-6)當所有基片都卷上以后，停止從所有微波源和RF功率源引入功率，終止等離子體，停止源氣體和清除氣的流動。基片卷繞室615漏氣后，取出卷繞輥。(3-7)在表5的條件下，用反應濺射系統(tǒng)在第三個pin結(jié)上制備透明電極213。(3-8)用絲網(wǎng)印刷法印刷5μm厚、線寬為0.5mm的碳膏，再在其上印刷10μm厚、線寬為0.5mm的銀膏，由此形成收集電極。(3-9)將卷形光電元件切割成250mm×100mm大小。通過上述步驟利用卷到卷方法制備了三重光電元件。表5<tablesid="table5"num="005"><tablewidth="678">名稱序號材料(淀積室)厚度主要形成條件基片表面處理201不銹鋼片SUS430-BA0.15mmRF濺射RF功率=300W處理時間=10min基片溫度=室溫背面電極202Al100nm基片溫度=室溫透明導電層203ZnO1.0μm基片溫度=250℃n11層204α-Si(602)20nmn12層204μc-Si(603)10nmi1層205μc-SiGe(604)1.5μmi12層α-Si(605)10nmp1層206μc-Si(606)10nmn21層207α-Si(607)10nmn22層207μc-Si(608)10nmi2層208μc-Si(609)1.7μmp2層209μc-Si(610)10nmn31層210α-Si(611)10nmn32層210μc-Si(612)10nmi3層211μc-SiC(613)0.7μmp3層212μc-SiC(614)12nm透明電極213ITO70nm收集電極214銀膏10μm</table></tables>表6<tablesid="table6"num="006"><tablewidth="678">各i層淀積條件i1層205i2層208i3層211SiH4(sccm)CH4(sccm)GeH4(sccm)H2(sccm)壓力(mTorr)微波功率(mW/cm3)RF功率(mW/cm3)DC偏置(V)(DC電源控制)基片溫度(℃)厚度(μ)微晶粒徑(nm)體積百分比(％)42282100304525-1003501.51690702100255025-1003201.7179052182100208040-1003000.71385</table></tables>接著為了評估光電元件的特性，從形成的100m長的光電元件的每20m切割和選擇5個250mm×100mm的光電元件，腐蝕每個光電元件的透明電極，分為36個子電池。與實例1一樣，得到光電元件的成品率，在25℃測量初始光電轉(zhuǎn)換效率。而且，按與實例1相同的方式進行光退化試驗，測量光輻照后光電元件的光電轉(zhuǎn)換效率、開路電壓(Voc)、短路電流(Jsc)、填充因子(FF)，并計算光退化率。而且按實例1相同的方式進行耐久性試驗，并計算HHRB退化率。表7表示實例3中各特性的測量結(jié)果。與實例1一樣，各特性用相對于1歸一化值表示，其中1為比較例1中得到的輻照后的相應特性的平均值。表7<tablesid="table7"num="007"><tablewidth="566">實例3成品率(％)初始效率光退化率(％)光輻照后的效率961.382.01.35光輻照后的Voc光輻照后的Jsc光輻照后的FFHHRB退化百分比(％)1.320.901.142.5</table></tables>從表7可見，與比較例1相比，本發(fā)明的實例3的元件在光輻照后光退化率顯著減小、效率大大提高。這主要是因為光輻照后的開路電壓(Voc)和填充因子(FF)極大增大。光輻照后Jsc稍微減小的原因是由于三重光電元件的結(jié)構(gòu)，使每個pin結(jié)的光吸收降低。但是，由于采用μc-SiC/μc-Si/μc-SiC的三電池型光電元件的結(jié)構(gòu)，Voc和FF大大增大，由此實現(xiàn)了比實例1更好的特性。還發(fā)現(xiàn)光電元件的成品率大大提高，HHBR退化率減小，增強了光電元件的耐久性。(實例4)本例和實例3的不同之處在于當形成包括微晶SiC的i3層211時，通過改變在帶狀基片傳送方向的SiH4氣體與CH4氣體的流量比、有效微波功率、有效RF偏置功率，微晶中的碳的組分比、粒徑、和體積百分比在厚度方向如圖7A到7C所示地變化。在圖7A到7C中，A表示n層210與i3層211之間的界面，B表示碳組分比最小的厚度處，C表示i3層211與p3層212之間的界面。用AES分析深度方向來評估組分比，用X光衍射和TEM來觀察微晶的粒徑和體積百分比。從圖7A到7C發(fā)現(xiàn)，從A點到B點，即從與n層的界面到最小碳組分比的厚度處，平均粒徑和體積百分比隨微晶SiC-i層中碳組分比的減小而增大。還發(fā)現(xiàn)，從點B到點C，即從最小碳組分比的厚度到與p層的界面處，平均粒徑和體積百分比隨微晶SiC-i層中碳組分比的增大而增大。本例與實例3的不同之處還在于當形成包括微晶SiGe的i1層205時，通過改變在帶狀基片傳送方向的SiH4氣體與GeH4氣體的流量比、有效微波功率、有效RF偏置功率，微晶中的鍺的組分比、粒徑、和體積百分比在厚度方向如圖8A到8C所示地變化。在圖8A到8C中，D表示n層204與i1層205之間的界面，E表示鍺組分開始出現(xiàn)的厚度處，F(xiàn)表示鍺組分比最大的厚度處，G表示Ge組分比又變?yōu)?的厚度處，H表示i1層205與包括未示出的α-Si:H的i12層之間的界面。這表明在i1層205中，從D到E靠近n層的部分、和從G到H靠近p層的部分包括微晶Si。從圖8A到8C發(fā)現(xiàn)，從E點到F點，即從與n層的界面附近到最大鍺組分比的厚度處，平均粒徑和體積百分比隨微晶SiGe-i層中鍺組分比的增大而增大。還發(fā)現(xiàn)，從點F到點G，即從最大鍺組分比的厚度到與p層的界面附近，平均粒徑和體積百分比隨微晶SiGe-i層中Ge組分比的減小而增大。除了上述各點外，按與實例3一樣的方式選擇5個光電元件，每個光電元件分為36個子電池。按與實例1一樣的方式，得到光電元件的成品率，在25℃測量初始光電轉(zhuǎn)換效率。而且，按與實例1相同的方式進行光退化試驗，測量光輻照后光電元件的光電轉(zhuǎn)換效率、開路電壓(Voc)、短路電流(Jsc)、填充因子(FF)，并計算光退化率。而且按與實例1相同的方式進行耐久性試驗，并計算HHRB退化率。表8表示實例4中各特性的測量結(jié)果。和實例1一樣，各特性用相對1的歸一化值表示，這里1為比較例1中得到的輻照后的相應特性的平均值。表8<tablesid="table8"num="008"><tablewidth="574">實例4成品率(％)初始效率光退化率(％)光輻照后的效率951.442.01.41光輻照后的Voc光輻照后的Jsc光輻照后的FFHHRB退化百分比(％)1.340.911.152.5</table></tables>從表8可見，和比較例1相比，本發(fā)明的實例4的元件在光輻照后光退化率顯著減小、效率大大提高。這主要是因為光輻照后的開路電壓(Voc)和填充因子(FF)極大增加。還可以肯定，通過如圖7A到7C所示地改變包括微晶SiC的i3層211中的碳組分比、微晶的粒徑、和體積百分比，并通過如圖8A到8C所示地改變包括微晶SiGe的i1層205中的Ge組分比、微晶的粒徑、和體積百分比，得到了比實例3更好的特性。還確認，光電元件的成品率大大提高，HHBR退化率減小，增強了光電元件的耐久性。(實例5)在本例中，制備如圖3所示的堆疊2個pin結(jié)和一個pn結(jié)的的三重光電元件。本例的光電元件的特征在于從光入射側(cè)算起時，第一pin結(jié)314有包括微晶SiC的i型半導體層310，第二個pin結(jié)315有包括微晶Si的i型半導體層307,pn結(jié)316有包括CuInSe2的p型半導體層303。按下面步驟制備本例的光電元件。(1)清洗基片301和實例1一樣，使用不銹鋼片(SUS430BA)作為基片301。其厚度為0.5mm、面積50×50mm2，在丙酮和異丙醇中用超聲波清洗基片301，然后用熱空氣干燥。(2)形成背面電極302用已知的DC磁控濺射方法在不銹鋼基片301的表面形成由1μm厚鉬(Mo)構(gòu)成的背面電極302。(3)形成p型半導體層303用已知的共蒸發(fā)方法，在220℃的基片溫度下，形成Cu、In、和Se的混晶，并用已知的汽相硒化方法在500℃的基片溫度下硒氣氛中保持60分鐘，由此形成2μm厚的p型CuInSe2膜303。(4)形成緩沖層304用已知的溶液生長方法形成0.15μm厚的CdS緩沖層304。(5)形成n型半導體層305用已知的DC磁控濺射法形成1μm厚的包括摻Al的ZnO的n型半導體層305。(6)形成半導體層按與步驟(4)相同的方式和實例1的隨后步驟形成半導體層。即按μc-SiC/μc-Si/CIS的層結(jié)構(gòu)制備三重光電元件(圖3)，具有包括微晶Si的i層的第二pin結(jié)315、和包括微晶SiC的i層的第一pin結(jié)314。此時，微波功率的頻率用500MHz代替2.45GHz，從金屬電極引入微波代替從介質(zhì)窗口引入。包括微晶SiC的i-層310的厚度為1.0μm，包括微晶Si的i-層307的厚度為2.5μm,n層和p層的厚度和實例1相同。按與實例1相反的順序形成各結(jié)的n層和p層，使n層置于光入射側(cè)。與實例1一樣制備5個光電元件，得到光電元件的成品率，在25℃測量初始光電轉(zhuǎn)換效率。按實例1相同的方式進行光退化試驗，測量光輻照后光電元件的光電轉(zhuǎn)換效率、開路電壓(Voc)、短路電流(Jsc)、填充因子(FF)，并計算光退化率。按實例1相同的方式進行耐久性試驗，并計算HHRB退化率。表9表示實例5中各特性的測量結(jié)果。和實例1一樣，各特性用相對1的歸一化值表示，這里1為比較例1中得到的輻照后的相應特性的平均值。表9<tablesid="table9"num="009"><tablewidth="566">實例5成品率(％)初始效率光退化率(％)光輻照后的效率921.511.51.49光輻照后的Voc光輻照后的Jsc光輻照后的FFHHRB退化百分比(％)1.351.021.093.0</table></tables>從表9可見，和比較例1相比，本發(fā)明的實例5的元件在光輻照后光退化率顯著減小、效率大大提高。這主要是因為光輻照后的開路電壓(Voc)和填充因子(FF)極大增加。光電元件的成品率大大提高，HHBR退化率減小，增強了光電元件的耐久性。而且，通過在光入射側(cè)的相反側(cè)，放置相對于使用包括微晶Si的i層的pin結(jié)來說光吸收較大的、使用CuInSe2的pn結(jié)，可以實現(xiàn)比實例1更好的特性，這是因為pn結(jié)吸收那些使用包括微晶Si的i層的pin結(jié)沒有吸收的長波長光。如上所述，根據(jù)本發(fā)明，可以提供以低成本制備的適于實用的光電元件。且?guī)缀鯖]有光退化，有高的光電轉(zhuǎn)換效率。而且還提供了制備光電元件的方法，能用實用的速率形成i型微晶硅和微晶SiC。下面詳細說明本發(fā)明的效果。通過構(gòu)型光電元件，使包括微晶碳化硅作為i型半導體層主要成分的第一個pin結(jié)放置得比包括微晶硅作為i型半導體層主要成分的第二個pin結(jié)更靠近光入射側(cè)，可以得到有高初始光電轉(zhuǎn)換效率、低光退化率的光電元件。另外，也可以具有高制備成品率和良好耐久性的光電元件。通過構(gòu)型光電元件，除微晶SiC外，使包括微晶碳化硅的i型半導體層還包括微晶硅作為i型半導體層的主要成分，可以得到有極好光輻照后的穩(wěn)定效率的光電元件。進一步提高制備成品率和耐久性。通過構(gòu)型光電元件，使它有包括微晶硅鍺作為i型半導體層主要成分的第三個pin結(jié)，且使第二個pin結(jié)放在第一pin結(jié)和第三pin結(jié)中間，可以得到有更高初始光電轉(zhuǎn)換效率的光電元件。通過構(gòu)型光電元件，使它具有由包括化合物半導體的p型半導體層、和包括化合物半導體的n型半導體層形成的pn結(jié)，且使第二個pin結(jié)放在第一pin結(jié)和pn結(jié)中間，可以得到有更高初始光電轉(zhuǎn)換效率的光電元件。通過構(gòu)型光電元件，使包括微晶SiC的i型半導體層中碳的組分比在膜厚度方向變化，最低碳組分比在p型半導體層側(cè)的i型半導體層的一半厚度處，可以進一步提高光電元件的光電轉(zhuǎn)換效率。通過構(gòu)型光電元件，使形成i型半導體層的微晶半導體層的平均粒徑和/或體積百分比隨包括微晶SiC的i型半導體層中碳組分比的變化而改變，可以提高從n型半導體層附近到i型半導體層厚度中間附近的i型半導體層、或者p型半導體層附近的i型半導體層的光電轉(zhuǎn)換效率。通過構(gòu)型光電元件，使包括微晶SiC的i型半導體層中微晶半導體的平均粒徑不小于3nm且不大于50nm，可以提高光電元件的光電轉(zhuǎn)換效率、降低光退化率。另外還提高光電元件的制備成品率和光電元件的耐久性。通過構(gòu)型光電元件，使包括微晶SiC的i型半導體層中微晶半導體的體積百分比不小于30％，可以降低光退化率，且由此得到有高光電轉(zhuǎn)換效率的光電元件。通過構(gòu)型光電元件，使形成i型半導體層的微晶半導體層的平均粒徑和/或體積百分比隨包括微晶SiGe的i型半導體層中鍺組分比的變化而改變，可以提高從n型半導體層附近到i型半導體層厚度中間附近的i型半導體層、或者p型半導體層附近的i型半導體層的光電轉(zhuǎn)換效率。通過用下面步驟形成微晶半導體膜將引入膜形成空間的膜形成氣體的壓力設(shè)置為50mTorr以下；用頻率不小于0.1GHz的高頻在膜形成空間產(chǎn)生等離子體，由此分解膜形成氣體；給膜形成空間中的高頻電極加不大于-50V的自偏壓，同時給其上要淀積微晶半導體膜的基片、和/或高頻電極加dc電壓；控制膜形成氣體分解產(chǎn)生的正離子到基片上的入射量。可以提供具有微晶半導體膜的光電元件的制備方法，因而可以用實用的淀積速率形成高質(zhì)量的微晶半導體薄膜。權(quán)利要求1．一種有多個pin結(jié)的光電元件，每個pin結(jié)由p型半導體層、i型半導體層、n型半導體層形成，每層包括Ⅳ族元素作主要成分的非單晶材料，光電元件的第一個pin結(jié)包括作i型半導體層的主要成分的微晶碳化硅(此后稱為微晶SiC)，第二個pin結(jié)包括作i型半導體層的主要成分的微晶硅(此后稱為微晶Si)，其中第一個pin結(jié)比第二個pin結(jié)更靠近光入射側(cè)。2．如權(quán)利要求1的光電元件，其特征為，包括微晶SiC的i型半導體層，除微晶SiC外還包括微晶Si作為i型半導體層的另一主要成分。3．如權(quán)利要求1的光電元件，還有包括微晶硅鍺(此后稱為微晶SiGe)作為i型半導體層主要成分的第三pin結(jié)，其特征是，第二pin結(jié)置于第一pin結(jié)與第三pin結(jié)中間。4．如權(quán)利要求1的光電元件，還有由包括化合物半導體的p型半導體層、和包括化合物半導體的n型半導體層形成的pn結(jié)，其特征是第二pin結(jié)置于第一pin結(jié)與pn結(jié)中間。5．如權(quán)利要求1的光電元件，其特征是，包括微晶SiC的i型半導體層中碳的組分比在膜厚度方向變化，最低碳組分比在p型半導體層側(cè)的i型半導體層的一半厚度處。6．如權(quán)利要求1的光電元件，其特征是，構(gòu)成i型半導體層的微晶半導體層的平均粒徑和/或體積百分比隨包括微晶SiC的i型半導體層中碳組分比的變化而改變。7．如權(quán)利要求1的光電元件，其特征是，包括微晶SiC的i型半導體層中微晶半導體的平均粒徑不小于3nm且不大于50nm。8．如權(quán)利要求1的光電元件，其特征是，包括微晶SiC的i型半導體層中微晶半導體的體積百分比不小于30％。9．如權(quán)利要求3的光電元件，其特征是，構(gòu)成i型半導體層的微晶半導體層的平均粒徑和/或體積百分比隨包括微晶SiGe的i型半導體層中鍺組分比的變化而改變。10．一種制備有微晶半導體膜的光電元件的方法，其特征為形成微晶半導體膜的步驟包括將引入膜形成空間的膜形成氣體的壓力設(shè)置為50mTorr以下；用頻率不小于0.1GHz的高頻在膜形成空間產(chǎn)生等離子體，由此分解膜形成氣體；給膜形成空間中的高頻電極加不大于-50V的自偏壓，同時給其上要淀積微晶半導體膜的基片和/或高頻電極加dc電壓；控制膜形成氣體分解產(chǎn)生的正離子到基片上的入射量。全文摘要一種有多個pin結(jié)的光電元件,每個pin結(jié)由p型半導體層、i型半導體層、n型半導體層形成,每層包括Ⅳ族元素作主要成分的非單晶材料,光電元件的第一個pin結(jié)包括作i型半導體層的主要成分的微晶碳化硅(微晶SiC),第二個pin結(jié)包括作i型半導體層的主要成分的微晶硅,第一個pin結(jié)比第二個pin結(jié)更靠近光入射側(cè)。由此提供的光電元件成本低、幾乎無光退化、有高的光電轉(zhuǎn)換效率,且其制備方法能以實用的淀積速率形成i型微晶硅和微晶SiC。文檔編號C23C16/44GK1213861SQ98117950公開日1999年4月14日申請日期1998年7月31日優(yōu)先權(quán)日1997年8月1日發(fā)明者松山深照申請人:佳能株式會社