專利名稱：一種用于等離子體處理裝置的載片臺的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造領(lǐng)域，尤其涉及一種用于等離子體處理裝置的載片臺。
背景技術(shù)：
半導體工藝件的邊緣效應是困擾半導體產(chǎn)業(yè)的一個問題。所謂半導體工藝件的邊緣效應是指在等離子體處理過程中，由于等離子體受電場控制，而上下兩極邊緣處的場強會受邊緣條件的影響，總有一部分電場線彎曲，而導致電場邊緣部分場強不均，進而導致該部分的等離子體濃度不均勻。在該種情況下，生產(chǎn)出的半導體工藝件周圍也存在一圈處理不均勻的區(qū)域。這一不均勻現(xiàn)象在射頻電場頻率越高時越明顯，在射頻頻率大于60MHZ甚至大于IOOMhz時這一等離子濃度的不均勻性程度已經(jīng)很難再用其它裝置如位于靜電夾盤邊緣的聚集環(huán)來調(diào)控。由于半導體工藝件是圓形的，因此愈外圈面積愈大，邊緣部分的各個工藝環(huán)節(jié)的均一性不佳將導致成品率顯著下降。在普遍采用300mm制程的今天，半導體工藝件邊緣效應帶來的損失更為巨大。因此，業(yè)內(nèi)需要能夠簡單有效地改善邊緣效應，提高制程均一性。

發(fā)明內(nèi)容
針對背景技術(shù)中的上述問題，本發(fā)明提出了能夠改善均一性的用于等離子體處理裝置的載片臺。本發(fā)明第一方面提供一種應用于等離子體處理裝置的用于承載基片的載片臺，其中，所述基片位于所述載片臺上方，其中，所述載片臺包括:
第一電極，其與具有第一頻率的射頻電源連接，用于產(chǎn)生等離子體，靜電吸盤，其位于所述第一電極上方，其中，所述靜電吸盤包括:第一電介質(zhì)層，其中設(shè)置有一個或多個真空空洞；第二電介質(zhì)層，其位于所述第一電介質(zhì)層上方，并埋設(shè)有用于產(chǎn)生靜電吸力的電極； 第三介電質(zhì)層，其植入所述第一電介質(zhì)層中，其中，所述第三介電質(zhì)層和所述第一介電質(zhì)層的介電常數(shù)不同。可選地，所述第三介電質(zhì)層植入于對應于所述基片中央?yún)^(qū)域下方的所述第一電介質(zhì)層中，其中，所述第三電介質(zhì)層的介電常數(shù)小于所述第一介電質(zhì)層的介電常數(shù)?？蛇x地，所述一個或多個真空空洞設(shè)置于對應于所述基片中央?yún)^(qū)域下方的所述第一電介質(zhì)層中。可選地，所述一個或多個真空空洞分別設(shè)置于對應于所述基片中央?yún)^(qū)域和邊緣區(qū)域，以及位于所述中央?yún)^(qū)域和所述邊緣區(qū)域之間的中間區(qū)域的所述第一電介質(zhì)層中?？蛇x地，所述對應于所述基片中央?yún)^(qū)域的一個或多個真空空洞和所述對應于所述基片中間區(qū)域的一個或多個真空空洞的體積相同。
進一步地，所述對應于基片中央?yún)^(qū)域的一個或多個空洞與所述對應于基片中間區(qū)域的一個或多個空洞相連，成為一體?？蛇x地，所述對應于所述基片中央?yún)^(qū)域的一個或多個真空空洞的體積大于所述對應于所述基片中間區(qū)域的一個或多個真空空洞的體積。進一步地，所述對應于基片中央?yún)^(qū)域的一個或多個空洞與所述對應于基片中間區(qū)域的一個或多個空洞相連，成為一體。其中，所述第一頻率為13M赫茲以上。本發(fā)明第二方面還提供了一種等離子體處理裝置，其中，包括本發(fā)明第一方面提供的載片臺。其中，所述第一頻率為13M赫茲以上。本發(fā)明提供的載片臺及包括該載片臺的等離子體處理裝置能夠簡單有效地改善邊緣效應，提高制程均一性。


圖1是本發(fā)明的優(yōu)選實施例的真空處理裝置的載片臺結(jié)構(gòu)示意圖；圖2是本發(fā)明對基片進行區(qū)域劃分的示意圖；圖3是本發(fā)明的第一具體實施例的真空處理裝置的載片臺結(jié)構(gòu)示意
圖4是本發(fā)明的第二具體實施例的真空處理裝置的載片臺結(jié)構(gòu)示意圖；圖5是本發(fā)明發(fā)明效果示意圖。
具體實施例方式以下結(jié)合附圖，對本發(fā)明的具體實施方式
進行說明。本發(fā)明通過在真空處理裝置的位于下電極和基片之間的電介質(zhì)中設(shè)置一個或多個空洞，以及通過不同電介質(zhì)的配置，來改變所述下電極和基片下表面之間等效電容的介電常數(shù)，從而進一步改變所述等效電容的大小，以實現(xiàn)對基片的制程均一性進行優(yōu)化。圖1是本發(fā)明一個具體實施例的真空處理裝置的載片臺結(jié)構(gòu)示意圖。在下文將描述的具體實施例中，所述真空處理裝置特別地為刻蝕機臺。如圖1所示，本發(fā)明提供了一種應用于等離子體處理裝置的用于承載基片W的載片臺I，其中，所述基片W位于所述載片臺I上方。其中，所述載片臺I包括:第一電極13，所述第一電極13與具有第一頻率f的射頻電源15連接。需要說明的是，在刻蝕機臺腔室上部分還包括一個與所述第一電極13平行的第二電極(未示出)，兩者結(jié)合起來用于產(chǎn)生制程用的等離子體，以對所述基片W進行刻蝕處理。其中，所述第一電極13是由電導體材料制程，特別地，可由金屬鋁制成。靜電吸盤，其位于所述第一電極13上方，其中，包括:第一電介質(zhì)層14，其中設(shè)置有一個或多個真空空洞。本發(fā)明對上述一個或多個真空空洞根據(jù)不同的工藝需要有不同的配置方式，在下文中將進行具體講述。第二電介質(zhì)層11，其位于所述第一電介質(zhì)層14上方，并埋設(shè)有電極12。所述電極12是一層電極膜，其連接于直流電源(未示出)，用于產(chǎn)生對基片W的靜電吸力。第三電介質(zhì)層16,其植入所述第一電介質(zhì)，14中,其中,所述第三介電質(zhì)層16和所述第一介電質(zhì)層14的介電常數(shù)不同。為了更加簡明方便地說明本發(fā)明的發(fā)明機制，需要對基片進行區(qū)域劃分。需要說明的是，下文中對基片進行的區(qū)域劃分并不是實際存在的，而是為了方便說明本發(fā)明而對基片進行的虛擬劃分，并不能用以限定本發(fā)明。圖2是本發(fā)明對基片進行區(qū)域劃分的示意圖。如圖2所示，其示出了一個水平放置的基片的俯視圖，所述基片為圓盤形的，以圓盤形的基片的圓心為起點，將位于中央?yún)^(qū)域的圓形部分設(shè)定為基片的中央?yún)^(qū)域C’，位于所述中央?yún)^(qū)域C’外圍的圓環(huán)形區(qū)域設(shè)定為基片的中間區(qū)域M’，位于所述中間區(qū)域M’外圍的圓環(huán)區(qū)域設(shè)定為基片的邊緣區(qū)域E’。結(jié)合附圖1，在靜電吸盤中的第一電介質(zhì)層14中，對應于所述基片W的中央?yún)^(qū)域C’的區(qū)域即為中央?yún)^(qū)域C，對應于所述基片W的中間區(qū)域M’的區(qū)域即為中間區(qū)域M，對應于基片W的邊緣區(qū)域E’的區(qū)域即為邊緣區(qū)域E。其中，所述中間區(qū)域M位于所述中央?yún)^(qū)域C和邊緣區(qū)域E之間。由于上述區(qū)域的劃分不是實際存在的，所以，根據(jù)工藝需要，可對上述區(qū)域的劃分進行任意調(diào)整，例如，可將刻蝕率降低到某一程度的基片區(qū)域所對應的區(qū)域劃分為邊緣區(qū)域，而并非一定要按照數(shù)字范圍進行劃分。本發(fā)明的原始思路是通過改變腔體與上電極之間寄生電容來改變半導體工藝件邊緣電場密度，半導體工藝件邊緣效應得到改善。也就是說通過調(diào)節(jié)等離子體邊緣與腔體之間的寄生電容可以使半導體工藝件邊緣的電場重新分布。一般來說，影響這個寄生電容值的因素有三個，即上電極邊緣與腔體的相對面積、上電極邊緣與腔體之間的距離，以及等離子體邊緣與腔體形成空間的等效介電常數(shù)。等離子處理腔室一旦制成，很明顯，其上電極邊緣與腔體的相對面積和它們之間的距離是固定的，而寄生電容與電場分布的關(guān)系比較復雜，不同的射頻能量輸入也會影響這一關(guān)系，以及考慮到工藝上的可行性，預先計算并制造出具有適當大小寄生電容的真空反應室是很困難的。因此，唯一有可能改變的就是等離子體與腔體相對空間的等效介電常數(shù)，也就是上文所述的第一介電質(zhì)層的等效介電常數(shù)。本發(fā)明基于這樣的考慮，對該空間的等效介電常數(shù)進行調(diào)節(jié)來取得一個合適的寄生電容，使得電場重新分布，進而使半導體工藝件等離子體處理效果均一。如圖1所示，結(jié)合圖 2，所述第三介電質(zhì)層16植入于對應于所述基片W中央?yún)^(qū)域下方的所述第一電介質(zhì)層中14， 其中，所述第三電介質(zhì)層16的介電常數(shù)小于所述第一介電質(zhì)層14的介電常數(shù)。將第一電極13和基片W按照中央?yún)^(qū)域C、中間區(qū)域M和邊緣區(qū)域E分別看做三個等效電容Ce、Cm、Ce，其中的第一電介質(zhì)層14即充當了該等效電容其中的介質(zhì)，因此，根據(jù)電容公式:C= eS/4 Jikd,其中，ε為介電常數(shù)，d為距離。由此，由于在本實施例中，由于將空洞Hll設(shè)置于容易產(chǎn)生刻蝕速率較高的中央?yún)^(qū)域下方的第一電介質(zhì)層14的中央?yún)^(qū)域C中，使得中央?yún)^(qū)域C中的電介質(zhì)較其外圍的中間區(qū)域M和邊緣區(qū)域E的電介質(zhì)少，S卩，中央?yún)^(qū)域C的等效電容Ce的介電常數(shù)降低，進而使得所述等效電容Ce降低，從而進一步地使得連接于第一電極13上的射頻源15能夠到達基片中央?yún)^(qū)域C的減少，由此使得基片中央?yún)^(qū)域單位時間產(chǎn)生的等離子數(shù)量減少，從而使得產(chǎn)生的等離子和基片之間的相互作用活躍度降低，最終降低所述基片中央?yún)^(qū)域的刻蝕速率。并且，由于第三介電質(zhì)層16的介電常數(shù)小于所述第一電介質(zhì)層14,即，中央?yún)^(qū)域C的等效電容Ce的介電常數(shù)進一步降低，從而實現(xiàn)了對基片的制程均一性進行優(yōu)化。其中，所述一個或多個真空空洞也可以分別設(shè)置于對應于所述基片中央?yún)^(qū)域和邊緣區(qū)域，以及位于所述中央?yún)^(qū)域和所述邊緣區(qū)域之間的中間區(qū)域的所述第一電介質(zhì)層中?？蛇x地，所述設(shè)置于對應于所述基片中央?yún)^(qū)域的一個或多個真空空洞和所述設(shè)置于對應于所述基片中間區(qū)域的一個或多個真空空洞的體積相同。參照圖3，在本實施例中，H21的體積等于H22的體積，則由此可以降低基片W中央?yún)^(qū)域C’和中間區(qū)域M’的刻蝕速率，使得基片W邊緣區(qū)域E的刻蝕速率變相得到補償，改善了基片W的邊緣效應。其中，所述對應于基片中央?yún)^(qū)域的一個或多個空洞H21與所述對應于基片中間區(qū)域的一個或多個空洞H22相連，成為一體。可選地，所述設(shè)置于對應于所述基片中央?yún)^(qū)域的一個或多個真空空洞的體積大于所述設(shè)置于對應于所述基片中間區(qū)域的一個或多個真空空洞的體積。如圖4所示，在本實施例中，H31的體積大于H32的體積，則由此可以對硅片W的刻蝕速率分別按照中央?yún)^(qū)域C’、中間M’和邊緣區(qū)域E’進行逐步調(diào)整。具體地，由于位于中央?yún)^(qū)域C中的真空空洞H31的體積最大，則對應于硅片W的中央?yún)^(qū)域C’的刻蝕速率被降低得最多。其次，由于位于中間區(qū)域M的真空空洞H32的體積小于所述真空空洞H31，則對應于硅片W的中間區(qū)域M’的刻蝕速率也得到了降低，但其必降低幅度低于對應于硅片W的中央?yún)^(qū)域C’的刻蝕速率。再次，由于在本實施例中對應于硅片W的邊緣區(qū)域E’的邊緣區(qū)域E并沒有設(shè)置任何真空空洞，其刻蝕速率沒有進行任何調(diào)整。因此，上述控制使得對應于硅片W中央?yún)^(qū)域C’的刻蝕速率最低，對應于硅片W的中間區(qū)域M’的刻蝕速率稍高于所述對應于硅片W中央?yún)^(qū)域C’的刻蝕速率，而對應于硅片W的邊緣區(qū)域E’的刻蝕速率最高。由此對邊緣效應進行了補償，進一步優(yōu)化了制程均一性。所述對應于基片中央?yún)^(qū)域的一個或多個空洞H31與所述對應于基片中間區(qū)域的一個或多個空洞H32相連，成為一體。需要說明的是，本領(lǐng)域技術(shù)人員可以理解，本發(fā)明對上述實施例還包括若干變化例，例如，可在基片中央?yún)^(qū)域、中間區(qū)域、邊緣區(qū)域相對應的位置都設(shè)置一個或多個空洞，并且通過分別在基片中央?yún)^(qū)域、中間區(qū)域、邊緣區(qū)域相對應的位置配置介電常數(shù)不同的電介質(zhì)層，只要實現(xiàn)中央?yún)^(qū)域的刻蝕速率最低，中間區(qū)域其次，邊緣區(qū)域最高就可以對刻蝕邊緣效應進行補償，從而實現(xiàn)發(fā)明目的。進一步地，所述第一頻率f為13M赫茲以上，優(yōu)選的為60Mhz以上，甚至IOOMhz。進一步地，所述第一電介質(zhì)層為圓柱形的。本發(fā)明還提供了一種等離子體處理裝置，其特征在于，包括前述的載片臺。進一步地，所述第一頻率為13M赫茲以上，優(yōu)選的為60Mhz以上，甚至IOOMhz。進一步地，所述第一電介質(zhì)層為圓柱形的。其中，本發(fā)明所應用的電介質(zhì)材料可選自石英(Quarz),陶瓷(Ceramic),聚四氟乙烯(Tefflon)等。其中，所述石英的介電常數(shù)為3.58，聚四氟乙烯的介電常數(shù)為2.55，陶瓷的介電常數(shù)為3。本發(fā)明可以根據(jù)需要在不同區(qū)域根據(jù)大小設(shè)置上述電介質(zhì)材料，例如，可在中央?yún)^(qū)域設(shè)置設(shè)置介電常數(shù)最小的聚四氟乙烯，在其他區(qū)域設(shè)置石英或陶瓷。參照圖5，其以基片的圓心為原點，以基片的直徑為橫軸，以刻蝕速率為Y軸確定了一個坐標軸。其中，SI是應用現(xiàn)有 技術(shù)的載片臺得到的基片的刻蝕速率曲線，可見，其在圓心周圍的中央?yún)^(qū)域刻蝕速率較高，而在其中間區(qū)域刻蝕速率有所降低，在其邊緣區(qū)域的刻蝕速率最低，其必然存在均一性的缺陷。S2和S3對應于應用了本發(fā)明提供的載片臺得到的基片的刻蝕速率曲線。其中，S2僅對應于基片中央?yún)^(qū)域?qū)嵤┍景l(fā)明，可見其中央?yún)^(qū)域的刻蝕速率得到顯著降低。S3則是對基片中央?yún)^(qū)域和中間區(qū)域都實施本發(fā)明，其中央?yún)^(qū)域和中間區(qū)域的刻蝕速率都得到了降低。由此說明了本發(fā)明的優(yōu)越性，本發(fā)明能夠快速有效低功耗地改善邊緣效應，實現(xiàn)制程均一化。盡管本發(fā)明的內(nèi)容已經(jīng)通過上述優(yōu)選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對于本發(fā)明的多種修改和替代都將 是顯而易見的。因此，本發(fā)明的保護范圍應由所附的權(quán)利要求來限定。
權(quán)利要求
1.一種應用于等離子體處理裝置的用于承載基片的載片臺，其中，所述基片位于所述載片臺上方，其特征在于，所述載片臺包括: 第一電極，其與具有第一頻率的射頻電源連接，用于產(chǎn)生等離子體， 靜電吸盤，其位于所述第一電極上方，其中，所述靜電吸盤包括: 第一電介質(zhì)層，其中設(shè)置有一個或多個真空空洞； 第二電介質(zhì)層，其位于所述第一電介質(zhì)層上方，并埋設(shè)有用于產(chǎn)生靜電吸力的電極； 第三介電質(zhì)層，其植入所述第一電介質(zhì)層中，其中，所述第三介電質(zhì)層和所述第一介電質(zhì)層的介電常數(shù)不同。
2.根據(jù)權(quán)利要求1所述的載片臺，其特征在于，所述第三介電質(zhì)層植入于對應于所述基片中央?yún)^(qū)域下方的所述第一電介質(zhì)層中，其中，所述第三電介質(zhì)層的介電常數(shù)小于所述第一介電質(zhì)層的介電常數(shù)。
3.根據(jù)權(quán)利要求2所述的載片臺，其特征在于，所述一個或多個真空空洞設(shè)置于對應于所述基片中央?yún)^(qū)域下方的所述第一電介質(zhì)層中。
4.根據(jù)權(quán)利要求2所述的載片臺，其特征在于，所述一個或多個真空空洞分別設(shè)置于對應于所述基片中央?yún)^(qū)域和邊緣區(qū)域，以及位于所述中央?yún)^(qū)域和所述邊緣區(qū)域之間的中間區(qū)域的所述第一電介質(zhì)層中。
5.根據(jù)權(quán)利要求4所述的載片臺，其特征在于，所述對應于所述基片中央?yún)^(qū)域的一個或多個真空空洞和所述對應于所述基片中間區(qū)域的一個或多個真空空洞的體積相同。
6.根據(jù)權(quán)利要求5所述的載片臺，其特征在于，所述對應于基片中央?yún)^(qū)域的一個或多個空洞與所述對應于基片中間區(qū)`域的一個或多個空洞相連，成為一體。
7.根據(jù)權(quán)利要求4所述的載片臺，其特征在于，所述對應于所述基片中央?yún)^(qū)域的一個或多個真空空洞的體積大于所述對應于所述基片中間區(qū)域的一個或多個真空空洞的體積。
8.根據(jù)權(quán)利要求7所述的載片臺，其特征在于，所述對應于基片中央?yún)^(qū)域的一個或多個空洞與所述對應于基片中間區(qū)域的一個或多個空洞相連，成為一體。
9.根據(jù)權(quán)利要求1至8任一項所述的載片臺，其特征在于，所述第一頻率為13M赫茲以上。
10.一種等離子體處理裝置，其特征在于，包括權(quán)利要求1至8任一項所述的載片臺。
11.根據(jù)權(quán)利要求10所述的等離子體處理裝置，其特征在于，所述第一頻率為13M赫茲以上。
全文摘要
本發(fā)明提供了一種應用于等離子體處理裝置的用于承載基片的載片臺，其中，所述基片位于所述載片臺上方，其中，所述載片臺包括第一電極，其與具有第一頻率的射頻電源連接，用于產(chǎn)生等離子體，靜電吸盤，其位于所述第一電極上方，其中，所述靜電吸盤包括第一電介質(zhì)層，其中設(shè)置有一個或多個真空空洞；第二電介質(zhì)層，其位于所述第一電介質(zhì)層上方，并埋設(shè)有用于產(chǎn)生靜電吸力的電極；第三介電質(zhì)層，其植入所述第一電介質(zhì)層中，其中，所述第三介電質(zhì)層和所述第一介電質(zhì)層的介電常數(shù)不同。本發(fā)明還提供了一種包括上述載片臺的等離子體處理裝置。本發(fā)明能夠改善邊緣效應，提高制程均一性。
文檔編號H01J37/20GK103227083SQ20121002195
公開日2013年7月31日 申請日期2012年1月31日 優(yōu)先權(quán)日2012年1月31日
發(fā)明者陶錚, 凱文·佩爾斯, 松尾裕史, 曹雪操 申請人:中微半導體設(shè)備(上海)有限公司