專利名稱：可控制等離子體容積的蝕刻室的制作方法
技術領域：
本發(fā)明總體涉及半導體制造，尤其涉及使用多個限制結構來控制等離子體容積的等離子體蝕刻室。
背景技術：
在半導體的制造中，等離子體蝕刻一般是用來蝕刻導電與介電材料。等離子體蝕刻室通?？捎糜趯Φ矸e在襯底上由光致抗蝕劑掩模限定的所選擇的層進行蝕刻。一般而言，該處理室被配置成可接收處理氣體，以及在該處理室中，射頻(RF)功率被施加于一個或多個電極上。該腔室中的壓力是依據(jù)一特殊期望的處理而控制。在施加該期望的射頻(RF)功率于一個或多個電極上時，于腔室中的該處理氣體被激活，從而產生等離子體。該等離子體被配置用以執(zhí)行對于半導體晶片上選擇的層進行期望的蝕刻。
為了執(zhí)行對于半導體晶片上特定選擇的層進行期望的蝕刻，典型的是通過對例如壓力、電子密度、流動速率，及其他類似的參數(shù)進行改變來對該等離子體進行配置。為了在單一處理環(huán)境中達到期望的等離子體參數(shù)變化，可更改的范例參數(shù)包括該氣體的化學性質、該腔室中的壓力，以及于腔室中施加在一個或多個射頻(RF)電極上的射頻(RF)功率。然而，于已知技術中在一單一腔室之內并不設置有可變化的等離子體容積。在一單一處理室中并不具有變化等離子體容積的能力，為了要達到對于特定蝕刻用途的最佳化等離子體特性，通常需要使用多個不同配置的處理室。該多個處理室需要共處于蝕刻室的處理系統(tǒng)中，或能被安置及操作在鄰近于其他處理室，以確保在蝕刻過程中不同階段的處理室之間，經(jīng)濟的與有效率的晶片傳遞。
雙金屬鑲嵌工藝包括一般的多階段蝕刻過程，其顯示通過為實現(xiàn)最佳特征制造所需的處理環(huán)境范圍。圖1A為流程圖100，顯示通過第一雙金屬鑲嵌工藝的蝕刻制造過程的一種典型的操作方法。該流程圖100起始于在該襯底已淀積了將限定出制造特征的不同層之后，以及該第一光刻過程已執(zhí)行而限定該第一蝕刻操作。該第一蝕刻過程于操作102中執(zhí)行，在其中孔結構被蝕刻而形成。在一典型的孔蝕刻操作，至少兩介電層被蝕刻而形成孔結構。圖1B顯示一示范的襯底120，其上已淀積了一阻障層126a、第一介電層122、一可任意選擇的蝕刻中止層126b，及第二介電層124。一光致抗蝕劑層128a已被圖形化，以使孔130的蝕刻通過該第二介電層124、蝕刻中止層126b，及該第一介電層122。在一個例子中，該第一介電層122以及該第二介電層124的材料性質并不相同，需要兩個分離的蝕刻操作，及使用兩種不同的蝕刻化學反應以執(zhí)行孔130結構的制作?；氐綀D1A，該第一蝕刻過程102需要包括一個或多個蝕刻操作以完整限定出孔結構130。
此方法接著操作104，其中殘留的光致抗蝕劑層128a(圖1B)被移除。如已知的，光刻在半導體制造中是用來限定出特征的。在本例中，首先限定出該孔的位置然后蝕刻出該孔結構。該殘留的光致抗蝕劑在操作104中移除以使下一個特征可被限定并蝕刻出來。
此方法接著操作106，其中在處理操作中的下一個特征被圖形化。舉例來說，涂布下一個光致抗蝕劑層，然后成象以限定下一特征即槽結構。使用光刻，接著通過已知的特征處理限定出該槽。
此方法進一步進行操作108，于其中執(zhí)行第二蝕刻過程。在本例中該第二蝕刻過程是槽結構的蝕刻。圖1C顯示圖1B的示范結構，其中孔130是如之前敘述于操作102中所蝕刻的。該光致抗蝕劑128b被移除以限定出槽結構132，其被蝕刻通過該第二介電層124并且到達蝕刻中止層126b。
再一次回到圖1A，該方法進一步到操作110，其中殘留的光致抗蝕劑128b(圖1C)被移除。一旦該第二蝕刻過程完成，且該槽結構被制造出來，該用來限定出槽結構的殘留光致抗蝕劑被移除。
該方法接著是操作112，其中該氮化硅(SiN)層被蝕刻出來，即完成此方法。圖1D顯示在此雙金屬鑲嵌結構的制作實例中，通過蝕刻過程以限定完成的特征。在孔特征130中的該阻障層126a被蝕刻而暴露該襯底120。該蝕刻中止層126b是位于該槽結構132中并介于該第一介電層122及該第二介電層124之間，而且同樣被蝕刻。作為依靠特定的結構及過程所任選的層的中止層126b以及該阻障層126a兩者通常是氮化硅層，，在此雙金屬鑲嵌結構制造實例中，移除此層程是最后蝕刻步驟。如已知的，通常蝕刻過程之后是接著淀積阻障層或金屬化，用以制造該雙金屬鑲嵌結構的槽以及孔。
如圖1A中的流程圖100所顯示，在一典型的雙金屬鑲嵌操作的蝕刻過程中，至少進行三個分開的蝕刻操作、以及兩個移除光致抗蝕劑操作。如以下更詳細的說明，該第一蝕刻過程最適合于大容積的等離子體蝕刻環(huán)境。典型的是，在一大容積環(huán)境中，高離子能量以及已知的高偏壓已經(jīng)在襯底的表面實現(xiàn)。在大容積的環(huán)境中，在低壓力時，高的等離子體流動速率已經(jīng)被實現(xiàn)。因為該第一蝕刻過程，除了任選的SiN蝕刻中止層之外，包括蝕刻通過兩介電層，在高流動速率中具有較高的偏壓也是被期望的等離子體特征。一個高等離子體容積封閉環(huán)境，對于最有效果及有效率的等離子體，提供了最理想環(huán)境。
該光致抗蝕劑的移除過程最好在小容積氧氣等離子體環(huán)境之下執(zhí)行。在小容積環(huán)境中，等離子體維持非常接近晶片表面。一般而言等離子體可達到非常高的密度，并且獲得非常高的光致抗蝕劑移除速率。此外，在小容積環(huán)境中，到達晶片表面的離子能量較低，通過盡可能減低介電材料的濺鍍。一般而言，一個低等離子體容積封閉環(huán)境是光致抗蝕劑移除過程所期望的。
該第二蝕刻過程可以是大等離子體容積環(huán)境或是小等離子體容積環(huán)境，須針對于不同的使用材料做最優(yōu)化。舉例來說，該蝕刻中止層126b(圖1B、1C、1D)是一任選的層。又，該第一介電層122及第二介電層124可以是各種相似的或是相異的介電材料，而它們特定的材料特性，要求該蝕刻化學反應向下蝕刻該第二介質層124至該選擇的蝕刻中止層126b或第一介電層122。若使用蝕刻中止層126b，一般會使用小等離子體容積封閉環(huán)境來實現(xiàn)高蝕刻速率。一般而言，依材料及結構選擇小容積或是大容積，這樣可在晶片上提供最好的蝕刻均勻度。
最后，該SiN蝕刻是典型的適合于小等離子體容積封閉環(huán)境以實現(xiàn)高等離子體密度，其向晶片產生高的蝕刻速率及低的離子能量。朝向晶片上的低離子能量可盡量減低位于SiN層之下的介電材料的濺鍍。
圖2A是蝕刻室140中，典型的小等離子體封閉容積環(huán)境的方塊圖。一晶片146被安置于下部電極144上，以及一上部電極被安置于該晶片146之上并且在上部電極142與晶片146之間限定出一等離子體封閉區(qū)域145。在一位于蝕刻室140中的一小等離子體容積封閉環(huán)境的實施例中，多個封閉環(huán)148被配置于晶片146的外邊緣及腔室140的內壁之間，并限定出該等離子體封閉區(qū)域145的側邊界。該封閉環(huán)148是該蝕刻室140的圓柱狀結構內的環(huán)，室140有期望的寬度及空間以限定一等離子體封閉區(qū)域145于其中，并允許該使用過的等離子體氣體向外流出以及由該蝕刻室140排氣。該封閉環(huán)148作為一有溝槽的限制擋板，而每一個環(huán)均含有例如硅石或石英等電介質。對一個小等離子體容積封閉腔的詳細敘述，參見第5534751號美國專利，該專利于1996年7月9日授權給與申請相同的受讓人。
圖2B是一在蝕刻室140中典型的大等離子體容積封閉環(huán)境的方塊圖。一晶片146被安置于一下部電極144之上，及一上部電極被配置于該晶片146的上方并且限定出介于上部電極142與該晶片146之間的等離子體封閉區(qū)域145。在大等離子體容積封閉環(huán)境中，一等離子體限制構造150被安置于離該晶片146足夠遠的距離，用以對等離子體流提供一較大的容積。該等離子體限制構造150可由物理上具有孔隙的材料構成，例如石英或硅石，以容許該等離子體的中性成分流出并從蝕刻室140中排氣，以確保排氣之前的離子能量消散。該等離子體限制構造150也可利用磁性能量產生磁性，將離子及電子、或帶電粒子通過該蝕刻室140的限制構造排出。對一個配置有大等離子體容積封閉結構的蝕刻室的詳細敘述，參見第6170429號美國專利，其于2001年1月9日授權。
如上所述，一示范性的多階段半導體制造過程的該等離子體蝕刻操作，需要多個等離子體容積環(huán)境以使該需要的蝕刻過程最佳化。一單一等離子體蝕刻室可視需要配置成小等離子體容積封閉結構或是大等離子體容積封閉結構。該單一腔室應要具有構成一蝕刻系統(tǒng)的能力，組合多個可這樣配置的腔室以增加效率及生產量，同時減少停工期及操作成本。

發(fā)明內容
大致來說，本發(fā)明提供一種可配置成用于多個等離子體容積應用的等離子體處理室以滿足各種需要。
依據(jù)本發(fā)明的其中一個方面，設置一等離子體處理室。該等離子體處理室包括一下部電極，用來支撐用于處理的襯底，以及一上部電極，位于下部電極上方。該等離子體處理室也包括一等離子體限制組件，設計成用來在關閉方位與開啟方位之間轉變。在關閉方位時，該等離子體限制組件于處理中限定出等離子體的第一容積，以及在開啟方位時，該等離子體限制組件于處理中限定出等離子體的第二容積，而第二容積大于第一容積。
依據(jù)本發(fā)明的另一個方面，提供一具有可配置的等離子體容積的等離子體蝕刻處理室。該等離子體蝕刻處理室包括，可配置的等離子體限制環(huán)，其限定出多個分離平行通道以使氣體流通過該環(huán)。該可配置的等離子體限制環(huán)是環(huán)繞著一對平行電極而配置，該平行電極限定出第一等離子體限制區(qū)域，而等離子體產生于其中，并被平行通道限制于其中，同時當?shù)入x子體通過該平行通道時，平行通道將等離子體中的離子粒子中性化。該可配置的等離子體限制環(huán)可配置于一延伸的位置以限定出該第一等離子體限制區(qū)域，而在縮回的位置時則限定出第二等離子體限制區(qū)域。該等離子體蝕刻處理室進一步包括一上部腔室襯墊，其配置成沿著該等離子體蝕刻處理室的上部區(qū)域，以及包含有多個孔隙的外部等離子體限制結構。
依據(jù)另一個方面，提供一具有可配置的等離子體容積的半導體晶片的處理室。該腔室包含有一上部電極以及一下部電極，該下部電極平行于上部電極且配置成用以在處理中接收半導體晶片。該腔室進一步包括一第一等離子體限制區(qū)域。該第一等離子體限制區(qū)域具有一上部電極，當作上邊界，以及一下部電極，當作下邊界。一第二等離子體限制區(qū)域被限定出來，其具有一上部電極，當作上邊界，以及一下部電極，當作下邊界，以及一上部腔室襯墊，當作側邊界。該上部腔室襯墊沿著半導體晶片處理室的上部區(qū)域，并配置有外部等離子體限制結構。該腔室進一步包括一等離子體限制組件，其具有至少一個等離子體限制環(huán)、多個間隔件以及多個軸。該等離子體限制組件被安置于半導體晶片處理室之中，并且配置成環(huán)繞著第一等離子體限制區(qū)域，以限定出多個平行的周圍通道。該等離子體限制組件被配置于延伸位置上，以限定出該第一等離子體限制區(qū)域，而在縮回的位置時則限定出第二等離子體限制區(qū)域。
本發(fā)明的優(yōu)點眾多。本發(fā)明的其中一個顯著的利益及優(yōu)點是單一腔室，可配置成用于多個等離子體蝕刻過程。典型的是，為了達到本發(fā)明所提供的單一腔室的好處，必須隨便組合經(jīng)常來自不同制造的多個腔室。由于系統(tǒng)工具的尺寸與費用，以及取得與營運制造空間的成本，工具的復制并不是一個經(jīng)濟的或有效的選擇。本發(fā)明提供一單一腔室，其可配置成多個精確的等離子體蝕刻過程，用以將效率及經(jīng)濟效益最大化。
另一個顯著的優(yōu)點是能夠在一個單一系統(tǒng)或腔室中，將等離子體蝕刻過程最佳化。在一多步驟的等離子體蝕刻過程中，中間的蝕刻操作過程通常需要特定的配置，以實現(xiàn)每一個具體過程的最佳化蝕刻。典型的是，在一已知技術中，對于多個蝕刻過程為實現(xiàn)最佳蝕刻結果，由以下兩者選擇在一組配置中使用單一工具，或是對于不同腔室的具體過程，結合分離的機器與系統(tǒng)以實現(xiàn)期望的配置。單一工具配置，典型的結果是得到較低最佳化程度的過程，而結合分離的機器與系統(tǒng)，典型的結果是增加費用、增加傳送及搬運時間，并增加污染的可能性。要操作及維持通常來自不同的制造者的整個系統(tǒng)，對于不同的處理步驟，除了單個的設備成本之外，也意味著諸如操作、維修、工廠空間及配置等方面運作的成本的明顯增加。
本發(fā)明的另一個優(yōu)點是以降低的操作成本來增加生產量。本發(fā)明提供清潔操作以及沉積操作。通過在單一腔室中執(zhí)行兩個操作，可增長消耗品的使用周期，例如腔室襯墊，當范圍跨越過多個蝕刻過程，可減少濕式清洗以及其它種類清洗及/或維修操作所需的時間，并且通過更有效率的利用生產裝備而增加其生產量。
本發(fā)明的其他優(yōu)點通過以下的詳細敘述將更加明白，通過結合附圖，舉例說明本發(fā)明的原理。


本發(fā)明通過以下的詳細說明及結合附圖可容易的了解，其中類似的參考數(shù)字標出類似的結構元件。
圖1A顯示一典型的利用第一雙金屬鑲嵌工藝的蝕刻過程的操作方法的流程圖；圖1B顯示一范例性的襯底，其上已配置有阻障層、第一介電層、蝕刻中止層，以及第二介電層；
圖1C顯示圖1B中的范例性的結構，其中孔130已被蝕刻；圖1D顯示在雙金屬鑲嵌結構的制造中，通過使用蝕刻過程所限定出的完整特征。
圖2A為位于蝕刻室中，一典型小等離子體容積封閉環(huán)境的方塊圖；圖2B為位于蝕刻室中，一典型大等離子體容積封閉環(huán)境的方塊圖；圖3A顯示依據(jù)本發(fā)明的一個實施例，具有一可配置等離子體容積封閉區(qū)域的蝕刻室的方塊圖；圖3B顯示依據(jù)本發(fā)明的另一個實施例，具有一可配置等離子體容積封閉區(qū)域的蝕刻室的方塊圖；圖4顯示依據(jù)本發(fā)明的一個實施例的可配置等離子體容積封閉蝕刻室；圖5顯示依據(jù)本發(fā)明的另一個實施例的可配置等離子體容積封閉蝕刻室。
優(yōu)選實施方式公開了一種關于蝕刻室的發(fā)明，通過使用多個封閉結構來控制等離子體容積。在以下的敘述中，數(shù)個特定的細節(jié)被提出來，從而提供對本發(fā)明徹底了解。然而，對于熟悉本技術者在沒有其中一些或全部的特定細節(jié)時，也可能可以實踐本發(fā)明。在其他實例中，熟知的處理操作并不詳述，以免對本發(fā)明產生不必要的混淆。
圖3A顯示依據(jù)本發(fā)明一個實施例的蝕刻室140的方塊圖，蝕刻室具有可配置等離子體容積限制區(qū)域145。該蝕刻室140，包括一上部電極142、一下部電極144，及限定于該上部電極142與該下部電極144之間的小等離子體容積限制區(qū)域145。待要蝕刻的一晶片146置于該下部電極144之上。
如圖3A所描繪的該蝕刻室140，顯示配置成一小等離子體容積限制區(qū)域。等離子體限制環(huán)160限定出一小等離子體容積限制區(qū)域145，具有—靠近晶片146周圍的側邊界。本發(fā)明的該等離子體限制環(huán)160限定出一限制組件并且配置于如圖3A中的位置從而限定出一小等離子體容積限制區(qū)域145，而且在該等離子體蝕刻室140中其縮回后打開該小等離子體容積限制區(qū)域145而形成大容積。在該小等離子體容積限制區(qū)域145之中，如圖3A所配置，該等離子體限制環(huán)160是環(huán)繞著該上部142與該下部144平行電極周圍而配置，并通過該等離子體限制環(huán)160及該上部電極142與該下部電極144的限制限定出該小等離子體容積限制區(qū)域145。
在一實施例中，該等離子體限制環(huán)160是由如石英或硅石等材料所制成，且具有多個且層疊的等離子體限制環(huán)160，并且在其間有間隔。該間隔創(chuàng)造出不同的平行周圍狹縫或通道，使用過的氣體由該小等離子體容積147排出該小等離子體容積限制區(qū)域145，并經(jīng)由該蝕刻室140排氣。該溝槽或通道沿著垂直于排氣的流動方向而分開配置，通過該等離子體限制環(huán)160，并進一步將任何殘留的離子粒子中性化，以能使基本上只有中性的等離子體物質經(jīng)由該蝕刻室140排出。
圖3B顯示蝕刻室140的方塊圖，依據(jù)本發(fā)明的另一個實施例，其具有一大等離子體容積限制區(qū)域145’，并為可配置的。該蝕刻室140，包括一上部電極142、一下部電極144，及一限定于該上部電極142與該下部電極144之間的大等離子體容積限制區(qū)域145’。一待要蝕刻的晶片146置于該下部電極144之上。如圖3B所示的該蝕刻室140以及如圖3A所示的該蝕刻室140，一般而言其結構是相同的。
于圖3B所描述的該蝕刻室140配置成大等離子體容積限制區(qū)域。如附圖所示，等離子體限制環(huán)160a被撤開或縮回以打開該等離子體容積限制區(qū)域，以限定出該大等離子體容積限制區(qū)域145’。該大等離子體容積限制區(qū)域145’的側邊界是該蝕刻室140的內壁，并以一外側等離子體限制結構162限定出該大等離子體容積限制區(qū)域145’的外邊界，并允許等離子體中的中性成分流過其中而排出。在本發(fā)明的一個實施例中，該外部等離子體限制結構162是由石英或硅石等材料所構成的物理結構，并于其中限定出孔隙，此允許由該大容積等離子體147流出的等離子體中性物質通過排氣裝置及渦輪泵(沒有圖示出來)，同時清除任何殘留的離子粒子。在另一個實施例中該外側等離子體限制結構162是有磁性的，并配置成在從該蝕刻室140中排出使用過的氣體之前，由磁力排出任何殘留的離子粒子。
圖4顯示依據(jù)本發(fā)明的一個實施例的一可配置等離子體容積限制蝕刻室200。該蝕刻室200，包括一上部電極142以及配置有一半導體晶片146于其上的一下部電極144。示出的該蝕刻室200配置成用于一小等離子體蝕刻容積限制區(qū)域，配置有等離子體限制環(huán)160，從而限定出該小等離子體容積限制區(qū)域145的側邊界。該上部電極142以及具有一半導體晶片146安置于其上的下部電極144，分別限定出該小等離子體容積限制區(qū)域145的上及下邊界。
該可配置等離子體容積限制蝕刻室200，包括一外部等離子體限制結構162，當蝕刻室200被配置成大等離子體容積時，該外部等離子體限制結構162就具有等離子體限制結構162的功能。當蝕刻室200被配置成小容積時，該外部等離子體限制結構162仍然處于該位置上，提供一多余的擋板，而當?shù)入x子體的中性物質經(jīng)由該蝕刻室140通過渦輪泵202而排出時，需通過其中。
在一實施例中，等離子體限制環(huán)160被配置延伸于該上部電極142的周邊與該下部電極146的周邊之間，從而通過施加射頻(RF)能量將反應氣體離子化而創(chuàng)造出的等離子體被限制在該限制環(huán)160及該電極142、144所限定出的該小等離子體容積限制區(qū)域145之間，且恰好位于該晶片146表面之上。該等離子體限制環(huán)160限定出多個圓形環(huán)160構成的具有溝槽的限制擋板結構。該圓形環(huán)160是由例如硅石及石英等電介質所構成，而相鄰的環(huán)是由間隔件170所分隔，并在該圓形環(huán)160之間創(chuàng)造出周圍溝槽及通道，該等離子體的中性成分經(jīng)其中而排出。借助該周圍溝槽而形成的平行通道在垂直于通過平行通道的等離子體或氣體的流動方向上被分隔開來。
該間隔件170同樣的是由硅石或石英等電介質，或是由碳化硅或摻雜硅等導電材料所構成，而且該溝槽或通道被配置成使殘存在排出氣體中的離子粒子消失，該排出氣體流過該限制環(huán)160以及蝕刻室200并通過渦輪泵202排出。在一實施例中，該外部等離子體限制結構162提供多余的擋板，并使由等離子體形成的排出氣體通過此擋板流至該渦輪泵202。此外，由該蝕刻室200到達渦輪泵202的排氣裝置建構了多個擋板(沒有圖示出來)，以避免在排出氣體中任何的殘余離子或聚合物殘余物質流入渦輪泵202中。
在一實施例中，該等離子體限制環(huán)160通過軸172聯(lián)結在一起。該軸172可由重量輕、低微粒產生量的物質例如尼龍而構成，并配置成支撐該限制環(huán)160及間隔件170。該間隔件被配置成套于軸172周圍并位于該限制環(huán)160之間，以創(chuàng)造出介于限制環(huán)160之間的期望的空間，并將通過該溝槽或通道的來自等離子體中的離子粒子或電子中性化，此時的該等離子體限制環(huán)160是延伸狀態(tài)以限定出小等離子體容積限制區(qū)域145。該等離子體限制環(huán)160、該間隔件170以及該軸172一起形成一限制組件173。在一實施例中，該限制組件173包括至少一個等離子體限制環(huán)160。在另一實施例中，該限制組件173包括一個由六個等離子體限制環(huán)160所堆疊起來的層疊結構。當該限制組件173縮回以形成一大等離子體容積限制區(qū)域145(見圖5)，該軸172由該限制區(qū)域145移開、在相鄰的環(huán)160間折疊該間隔件170以及壓縮該等離子體限制環(huán)160的層疊結構。
當該等離子體限制環(huán)160縮回后，產生的大等離子體容積的邊界延伸至配置于該蝕刻室200內的腔室襯墊164，以及外部等離子體限制結構162。如已知的，等離子體蝕刻操作會產生聚合物沉積及導致粒子污染，同樣還有射頻(RF)信號的干擾及溫度的波動。該聚合物沉積問題在小等離子體容積限制結構中并不是問題。在小等離子體容積限制結構的聚合物沉積可使用氧氣等離子體迅速清除。然而，在大等離子體容積限制結構仍然受聚合物沉積所影響，以及，在本發(fā)明的一實施例中，腔室襯墊164、166被結合以提供熱穩(wěn)定性、適當?shù)纳漕l(RF)接地端返回路徑，以及具有最短維修停工期的耐用性。上部腔室襯墊164配置于該外部等離子體限制結構162，以及下部腔室襯墊166沿著該蝕刻室200的下部區(qū)域的腔壁而配置，從外部等離子體限制結構162至蝕刻室200的底部到渦輪泵202排氣裝置。
圖5顯示依據(jù)本發(fā)明另一個實施例的可配置等離子體容積限制蝕刻室200。圖5中示的該蝕刻室200配置成用于大等離子體容積限制。等離子體限制環(huán)160a由該蝕刻室200上撤回或縮回，并創(chuàng)造出大等離子體容積限制區(qū)域145’，該形成的大容積是通過該上腔室襯墊164、外部等離子體限制結構162、該上部電極142以及該下部電極144限定而成。在該實施例圖示中，該等離子體限制環(huán)160a經(jīng)由頂端或腔室的蓋結構而撤回或縮回。在備選的實施例中，該等離子體限制環(huán)160a撤回或縮回進入吸盤及/或電極144結構中。
在如圖5所示的大等離子體容積限制結構中，等離子體充滿該容積限制區(qū)域145中的大容積，在低壓下產生高偏壓及高等離子體流。一般而言在大等離子體容積限制區(qū)域145’中等離子體會于腔室表面上產生較多的聚合物沉積，以及因此該上部腔室襯墊164是需要的。此外，由于流過外部等離子體限制結構162且具有中性物質的等離子體流經(jīng)該蝕刻室200排至該渦輪泵202，使聚合物殘余物的累積擴大，故下部腔室襯墊166也是必要的。
外部等離子體限制結構162被配置成限定出該大等離子體容積限制區(qū)域145’的邊界，并從等離子體的基本上中性成分促進任何殘留離子及電子或帶電物質的中性化。用過的等離子體氣體流過外部等離子體限制結構，同時等離子體外層被限制于大等離子體容積限制區(qū)域145’。在本發(fā)明的另一個實施例中，為了要達到期望的等離子體外層密度范圍及流量范圍，該外部等離子體限制結構162沿著垂直軸180配置。該外部等離子體限制結構162如此的配置，可使由該等離子體限制環(huán)160延伸的小等離子體容積限制區(qū)域145(圖4)以及圖5所示的大等離子體容積限制區(qū)域145’之間有一些變動。需要確認的是，該外部等離子體限制結構162的變動位置，其需要配置該下部腔室襯墊162以保證適當且連續(xù)的內部腔壁覆蓋。該外部等離子體限制結構162的變動位置典型的分布范圍從該外部等離子體限制結構162處在靠近該蝕刻室200內部中間區(qū)域且鄰近與該下部電極144的表面齊平的位置的大等離子體容積162a，到該外部等離子體限制結構162處于靠近該蝕刻室200內側下部區(qū)域的位置的最大等離子體容積162b。在另一個實施例中，通過多個腔室襯墊164、166結構配置成可變動的限制區(qū)域。腔室襯墊164、166含有組合于該上部腔室襯墊164上的外部等離子體限制結構162，并根據(jù)期望的等離子體容積而選定。在此方法中，任何多個腔室襯墊164、166其中之一結構被利用以配置蝕刻室200形成期望的等離子體容積。
這樣配置，該可配置等離子體容積限制蝕刻室200可依據(jù)期望的蝕刻過程實現(xiàn)最佳的等離子體容積。本發(fā)明的相同實施例可為小等離子體容積配置使延伸的等離子體容積限制組件以及等離子體容積限制環(huán)限定的小等離子體容積限制區(qū)域，然后該等離子體限制環(huán)可由延伸的位置轉變到縮回的位置以限定出大等離子體限制區(qū)域。該等離子體限制組件的位置轉變，即由延伸或關閉的位置轉變?yōu)榭s回或開放的位置，或由縮回的位置到延伸的位置，不論大等離子體容積限制處理室或小等離子體容積限制處理室均由同一處理室配置。此外，當該腔室配置成大等離子體容積限制區(qū)域時，該外部等離子體限制結構可配置成用以調整該大等離子體容積限制區(qū)域的尺寸。
回到圖1所示的雙金屬鑲嵌范例，通過使用如圖5所示的大等離子體容積限制結構而最佳化實行該操作102的第一蝕刻過程。該大容積等離子體限制結構在低壓下獲得高偏壓、高流量等離子體并得到均勻且受控制的蝕刻。
接著，通過使用如圖4所示的小容積氧氣等離子體限制結構而最佳化實行該第一移除光致抗蝕劑104。該小容積氧氣等離子體限制結構最適于執(zhí)行氧氣等離子體蝕刻并獲得高密度等離子體，而且高密度等離子體以低離子能量到達晶片以及對光致抗蝕劑移除操作來說具有最期望的高蝕刻速率。
在下一個特征的圖形化之后，執(zhí)行該第二蝕刻過程108。如參照圖1的以上敘述，該第二蝕刻過程108通過小等離子體容積或大等離子體容積限制結構而最佳化，要依據(jù)其特定的結構及期望蝕刻的程度而定。一般而言，若該結構包括一選擇的蝕刻中止層，該最佳的結構為如圖5所示的大等離子體容積限制結構。該蝕刻中止層典型的是用作一阻障層，憑借此層使得對蝕刻介電層很有效率的特定化學反應不致過快開始進行。該大等離子體容積限制結構的高流量與高偏壓是對于特定蝕刻過程通常期望。此外，參見圖5中所述的該外部等離子體限制結構162的可變動位置，伴隨在蝕刻室200中較高的位置而減小等離子體容積區(qū)域145，可提供最適當?shù)奈g刻等離子體容積。
若沒有利用任選的蝕刻中止層，則最佳的結構應為小等離子體容積限制結構。小等離子體容積限制結構實現(xiàn)的高密度及高蝕刻速率對于精確的蝕刻通過上介電層，而停止于該第二介電層是期望的。
該第二移除光致抗蝕劑110以及氮化硅蝕刻112，一般而言，兩者均通過小等離子體容積限制結構而最佳化。高密度蝕刻通常對于該過程是優(yōu)選的。如上所述的低偏壓及到達晶片的低離子能量都是優(yōu)選的，當考慮到將下面的介電材料上的濺鍍情形最小化時，對于氮化硅蝕刻的特殊應用也是優(yōu)選的。
在一實施例中，該可配置等離子體容積限制蝕刻室適合于所有的蝕刻操作。在一配置中，該腔室適合于清潔模式操作，以及在另一配置中，該腔室適合于沉積模式操作。因此，一單一可配置等離子體容積限制蝕刻室適合于剝離、氮化、氧化蝕刻過程。因此，相容的腔室可結合于單一系統(tǒng)中以實現(xiàn)最佳半導體晶片制造，實現(xiàn)具備最少傳遞時間以及停工時間的生產力，并同時通過使用多種功能、單一系統(tǒng)工具而將成本最小化。
雖然前述的發(fā)明基于更加清楚了解的目的已被詳細的描述，在隨附的權利要求范圍內顯然可進行一些變化及修改。因此，本實施例應被視為舉例性而非限制性的，本發(fā)明并非由上述給出的細節(jié)限制，而是可以在隨附的權利要求及其等效物范圍內進行改變。
權利要求
1.一種等離子體處理室，包括一下部電極，用于支撐一用于處理的襯底；一上部電極，位于該下部電極的上方；及一等離子體限制組件，設計成用以在關閉方位及開啟方位之間轉變，該關閉方位限定出處理期間等離子體的第一容積，該開啟方位限定出處理期間等離子體的第二容積，其中該第一容積小于第二容積。
2.如權利要求1所述的等離子體處理室，其中該限制組件包括多個等離子體限制環(huán)。
3.如權利要求2所述的等離子體處理室，其中該多個等離子體限制環(huán)一起轉變。
4.如權利要求2所述的等離子體處理室，其中該多個等離子體限制環(huán)通過間隔件分隔開，以及該等離子體限制環(huán)與間隔件連附到軸上。
5.如權利要求1所述的等離子體處理室，其中該軸設計成可移動，從而將該等離子體限制組件在該關閉方位及該開啟方位之間轉變。
6.如權利要求1所述的等離子體處理室，其中在該開啟方位的等離子體處理能使等離子體流動速率增加以及偏壓增加。
7.如權利要求1所述的等離子體處理室，其中在該關閉方位的等離子體處理相對于在該開啟方位的等離子體處理能使較高密度等離子體產生。
8.如權利要求7所述的等離子體處理室，其中在該關閉方位時，相對于在該開啟方位的等離子體處理能實現(xiàn)較高壓力的等離子體處理。
9.如權利要求1所述的等離子體處理室，還包括一限制結構，其配置成圍繞下部電極的周圍，并處在低于該下部電極的高度位置。
10.如權利要求9所述的等離子體處理室，其中該限制結構被連附到該等離子體處理室的襯墊上。
11.如權利要求9所述的等離子體處理室，其中該限制結構的位置是可調整的，該位置可被調整離該下部電極的高度位置較近或較遠，其中位置的調整改變該第二容積。
12.一種半導體晶片處理室，具有一可配置的等離子體容積，該半導體晶片處理室包括一上部電極；一下部電極，其平行于該上部電極并且配置成在制程中接收一用于處理的半導體晶片；一第一等離子體限制區(qū)域，其以該上部電極當作上部邊界并以該下部電極當作下部邊界；一第二等離子體限制區(qū)域，其以該上部電極當作上部邊界，以該下部電極當作下部邊界，以一上部腔室襯墊當作側邊界，其中該上部腔室襯墊配置有該外部等離子體限制結構并且配置成沿著該半導體晶片處理室的上部區(qū)域；及一等離子體限制組件，具有至少一個等離子體限制環(huán)，多個間隔件，及多個軸，該等離子體限制組件被置于半導體晶片處理室之中并配置在第一等離子體限制區(qū)域周圍，并且確定出多個平行的周圍通道；其中該等離子體限制組件被配置成位于延伸位置之一，以限定出該第一等離子體限制區(qū)域，及一縮回的位置以限定出該第二等離子體限制區(qū)域。
13.如權利要求12所述的半導體晶片處理室，其中所述多個軸被設計用以將該等離子體限制組件在該延伸位置與縮回位置之間轉變。
14.如權利要求12所述的半導體晶片處理室，其中位于縮回的位置時該具有該等離子體限制組件的等離子體處理能增加等離子體流動速率以及增加偏壓。
15.如權利要求12所述的半導體晶片處理室，其中位于延伸位置時該具有該等離子體限制組件的等離子體處理相對于位于縮回的位置時的具有該可配置等離子體限制組件的等離子體處理能產生產生更高密度的等離子體。
16.如權利要求15所述的半導體晶片處理室，其中位于延伸的位置時該具有該等離子體限制組件的等離子體處理相對于位于縮回位置時具有該可配置等離子體限制組件的等離子體處理能實現(xiàn)更高壓力的等離子體處理。
17.如權利要求12所述的半導體晶片處理室，其中該外部等離子體限制結構包括多個孔隙，該孔隙正比于基本上受限該第二等離子體限制區(qū)域中的等離子體。
18.如權利要求17所述的半導體晶片處理室，其中該外部等離子體限制結構的位置是可調整的，該位置可調整為離該下部電極的高度位置較近或較遠，其中位置的調整改變該第二等離子體限制區(qū)域的容積。
19.如權利要求18所述的半導體晶片處理室，其中該外部等離子體限制結構是由電介質構成的。
20.如權利要求12所述的半導體晶片處理室，其中至少一等離子體限制環(huán)是由電介質構成的。
21.如權利要求12所述的半導體晶片處理室，其中該等離子體限制組件具有六個等離子體限制環(huán)。
全文摘要
本發(fā)明提供一種等離子體處理室。該等離子體處理室包括一下部電極(144)，其配置成支撐一襯底(146)；一上部電極(142)，位于下部電極的上方。該等離子體處理室還包括一等離子體限制組件(173)，其設計成在關閉方位與開啟方位之間轉變。在關閉方位時，該等離子體限制組件在處理中限定出等離子體的第一容積，在開啟方位時，該等離子體限制組件在處理中限定出等離子體的第二容積，該第二容積大于該第一容積。
文檔編號H01J37/32GK1550027SQ02817096
公開日2004年11月24日 申請日期2002年6月21日 優(yōu)先權日2001年6月29日
發(fā)明者B·M·殷, T·倪, L·李, D·赫姆克, B M 殷, 房 申請人:蘭姆研究有限公司