1.一種語音識別Soc芯片架構(gòu)，其特征在于，包括：用于數(shù)據(jù)運算處理的MCU內(nèi)核，用于連接低帶寬的周邊外設之間的APB總線譯碼器，用于采集語言信號的ADC語音信號采樣模塊，用于對特定浮點數(shù)運算做優(yōu)化處理的浮點運算加速模塊，用于檢測軟件異常執(zhí)行的看門狗模塊，用于作為通用輸入輸出接口的GPIO模塊，用于數(shù)據(jù)之間傳輸通道的數(shù)據(jù)傳輸控制模塊，以及用于存儲數(shù)據(jù)的片內(nèi)SRAM存儲器；其中，所述APB總線譯碼器、片內(nèi)SRAM存儲器均與所述MCU內(nèi)核連接，所述ADC語音信號采樣模塊、浮點運算加速模塊、看門狗模塊、GPIO模塊均與所述APB總線譯碼器連接，所述片內(nèi)SRAM存儲器與數(shù)據(jù)傳輸控制模塊連接。
2.根據(jù)權利要求1所述的一種語音識別Soc芯片架構(gòu)，其特征在于，所述片內(nèi)SRAM存儲器包括SRAM1存儲器和SRAM2存儲器，數(shù)據(jù)傳輸控制模塊包括第一、第二數(shù)據(jù)傳輸控制器；其中，所述SRAM1存儲器連接第一數(shù)據(jù)傳輸控制器，用于接收并存儲外部數(shù)據(jù)；所述SRAM2存儲器與第二數(shù)據(jù)傳輸控制器，第二數(shù)據(jù)傳輸控制器用于連接外部的flash芯片。
3.根據(jù)權利要求1所述的一種語音識別Soc芯片架構(gòu)，其特征在于，所述ADC語音信號采樣模塊連接外部的A/D采樣芯片連接；所述ADC語音信號采樣模塊驅(qū)動A/D采樣芯片采集語音數(shù)據(jù)，并將數(shù)據(jù)存入片內(nèi)SRAM存儲器中；MCU內(nèi)核通過APB總線譯碼器控制ADC語音信號采樣模塊，并讀取片內(nèi)SRAM存儲器的語音數(shù)據(jù)。
4.根據(jù)權利要求1所述的一種語音識別Soc芯片架構(gòu)，其特征在于，所述MCU內(nèi)核采用32位的IP核，型號為N10。
5.根據(jù)權利要求1所述的一種語音識別Soc芯片架構(gòu)，其特征在于，所述語音識別Soc芯片架構(gòu)還包括APB總線，所示MCU內(nèi)核通過APB總線連接APB總線譯碼器，所示MCU內(nèi)核通過bus interface接口連接APB總線。
6.根據(jù)權利要求1所述的一種語音識別Soc芯片架構(gòu)，其特征在于，所述MCU內(nèi)核包括數(shù)據(jù)緩存單元、指令緩存單元、總線接口單元和運算處理單元；所述數(shù)據(jù)緩存單元用于讀取程序的數(shù)據(jù)，所述指令緩單元用于存讀取程序的指令；所述總線接口單元用于連接外部的總線，所述運算處理單元作為整個運算和控制的核心模塊。