本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤指一種陣列基板、顯示面板及顯示裝置。

背景技術(shù)：

液晶顯示面板一般均是采用行列矩陣驅(qū)動(dòng)模式，多行柵線(xiàn)和多列數(shù)據(jù)線(xiàn)交叉形成行列矩陣，然后通過(guò)像素開(kāi)關(guān)實(shí)現(xiàn)對(duì)設(shè)置在行列矩陣中的每個(gè)像素電極的控制。

如圖1所示，具體工作原理為：當(dāng)柵線(xiàn)Gate輸入高電平時(shí)，像素開(kāi)關(guān)1中的第一晶體管T1和第二晶體管T2均開(kāi)啟，數(shù)據(jù)線(xiàn)Data上的信號(hào)經(jīng)由第一晶體管T1、M點(diǎn)、第二晶體管T2和P點(diǎn)后到達(dá)像素電極2，從而對(duì)由像素電極2和公共電極3形成的像素電容進(jìn)行充電。

但是當(dāng)線(xiàn)Gate輸入低電平時(shí)，第一晶體管T1和第二晶體管T2均關(guān)閉，M點(diǎn)和P點(diǎn)均變?yōu)楦〗訝顟B(tài)，由于漏電流的作用，像素電極2上的電位隨時(shí)間變化會(huì)偏離原有的預(yù)定值，從而影響顯示。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明實(shí)施例提供了一種陣列基板、顯示面板及顯示裝置，用以降低像素開(kāi)關(guān)的漏電流。

因此，本發(fā)明實(shí)施例提供了一種陣列基板，包括：基板，位于所述基板上交叉設(shè)置的柵線(xiàn)和數(shù)據(jù)線(xiàn)，位于所述柵線(xiàn)和數(shù)據(jù)線(xiàn)所限定的區(qū)域的像素開(kāi)關(guān)和像素電極；其中，

所述像素開(kāi)關(guān)包括雙柵晶體管；且所述雙柵晶體管的柵極與所述柵線(xiàn)相連，所述雙柵晶體管中的第一晶體管與所述數(shù)據(jù)線(xiàn)相連，所述雙柵晶體管中的第二晶體管與所述像素電極相連；

所述第二晶體管的溝道寬度小于所述第一晶體管的溝道寬度。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種顯示面板，包括本發(fā)明實(shí)施例提供的上述陣列基板。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括本發(fā)明實(shí)施例提供的上述顯示面板。

本發(fā)明有益效果如下：

本發(fā)明實(shí)施例提供的上述陣列基板、顯示面板及顯示裝置，包括：基板，位于基板上交叉設(shè)置的柵線(xiàn)和數(shù)據(jù)線(xiàn)，位于柵線(xiàn)和數(shù)據(jù)線(xiàn)所限定的區(qū)域的像素開(kāi)關(guān)和像素電極；其中，像素開(kāi)關(guān)包括雙柵晶體管；且雙柵晶體管的柵極與柵線(xiàn)相連，雙柵晶體管中的第一晶體管與數(shù)據(jù)線(xiàn)相連，雙柵晶體管中的第二晶體管與像素電極相連；第二晶體管的溝道寬度小于第一晶體管的溝道寬度。由于減小溝道寬度相當(dāng)于載流子的通道寬度減小了，從而單位時(shí)間內(nèi)通過(guò)的載流子的數(shù)量就少了，漏電流相應(yīng)的就小了，而第二晶體管的溝道寬度小于第一晶體管的溝道寬度，使兩個(gè)溝道呈不對(duì)稱(chēng)分布，這種不對(duì)稱(chēng)的分布可以使第二晶體管的漏電流相對(duì)減小，而第二晶體管漏電流是決定像素開(kāi)關(guān)漏電流的主要原因，因此降低第二晶體管的漏電流可以降低像素開(kāi)關(guān)的整體漏電流。

附圖說(shuō)明

圖1為現(xiàn)有的液晶顯示面板中像素開(kāi)關(guān)的電路結(jié)構(gòu)圖；

圖2a針對(duì)現(xiàn)有像素開(kāi)關(guān)進(jìn)行正充電后的P點(diǎn)和M點(diǎn)的電位仿真結(jié)果圖；

圖2b針對(duì)現(xiàn)有像素開(kāi)關(guān)進(jìn)行負(fù)充電后的P點(diǎn)和M點(diǎn)的電位仿真結(jié)果圖；

圖3為針對(duì)現(xiàn)有像素開(kāi)關(guān)利用testkey進(jìn)行實(shí)測(cè)后像素開(kāi)關(guān)的漏電流測(cè)試結(jié)果圖；

圖4為本發(fā)明實(shí)施例提供的陣列基板的結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例提供的陣列基板中一種雙柵晶體管的結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例提供的陣列基板中另一種雙柵晶體管的結(jié)構(gòu)示意圖；

圖7為本發(fā)明實(shí)施例提供的陣列基板中另一種雙柵晶體管的結(jié)構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例提供的顯示面板的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步地詳細(xì)描述，顯然，所描述的實(shí)施例僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

附圖中各部件的形狀和大小不反映真實(shí)比例，目的只是示意說(shuō)明本發(fā)明內(nèi)容。

根據(jù)圖1所示的液晶顯示面板，當(dāng)柵線(xiàn)Gate輸入高電平時(shí)，像素開(kāi)關(guān)1中的第一晶體管T1和第二晶體管T2均開(kāi)啟，數(shù)據(jù)線(xiàn)Data上的信號(hào)經(jīng)由第一晶體管T1和第二晶體管T2后到達(dá)像素電極2，從而對(duì)由像素電極2和公共電極3形成的像素電容進(jìn)行充電。當(dāng)線(xiàn)Gate輸入低電平時(shí)，第一晶體管T1和第二晶體管T2均關(guān)閉。由于電容的存儲(chǔ)作用，理想狀態(tài)下電容兩端的電位差會(huì)保持到柵線(xiàn)Gate下一次輸入高電平，但是實(shí)際情況為，當(dāng)?shù)谝痪w管T1和第二晶體管T2均關(guān)閉時(shí)，由于漏電流的作用，像素電極2上的電位會(huì)隨時(shí)間變化會(huì)偏離原有的預(yù)定值。

為了能夠降低像素開(kāi)關(guān)的漏電流，首先需要確定出像素開(kāi)關(guān)的漏電流大的主要原因，為此，本發(fā)明人進(jìn)行了相關(guān)的研究。首先是采用仿真軟件對(duì)M點(diǎn)和P點(diǎn)的電位進(jìn)行了仿真測(cè)試，具體為：在采用正5V電壓進(jìn)行充電的情況下，當(dāng)柵線(xiàn)Gate控制第一晶體管T1和第二晶體管T2均關(guān)閉后，如圖2a所示，P點(diǎn)電位由5V下降到4.78932V，M點(diǎn)電位由5V下降到-6.27356V，即第二晶體管T2源漏兩端壓差約為11V；在采用負(fù)5V電壓進(jìn)行充電的情況下，當(dāng)柵線(xiàn)Gate控制第一晶體管T1和第二晶體管T2均關(guān)閉后，如圖2b所示，P點(diǎn)電位由-5V下降到-5.22752V，M點(diǎn)電位由-5V下降到-7.60469V，即第二晶體管T2源漏兩端壓差約為2.4V，從而通過(guò)仿真得到在第一晶體管T1和第二晶體管T2均關(guān)閉時(shí)，第二晶體管T2的源漏兩端存在較大的壓差。而第二晶體管T2的源漏兩端存在的大的壓差正是由于第二晶體管T2的漏電流大造成的，因此，由仿真結(jié)果可以得出第二晶體管T2的漏電流大是造成像素開(kāi)關(guān)1的漏電流大的主要原因。

進(jìn)一步地，為了驗(yàn)證上述結(jié)果，利用在陣列基板中增加測(cè)試鍵(testkey)針對(duì)不同溝道寬長(zhǎng)比的晶體管進(jìn)行了實(shí)測(cè)。由于在晶體管的溝道下方設(shè)置遮光層可以降低晶體管的漏電流，因此分別針對(duì)僅在第一晶體管的溝道下方設(shè)置遮光層情況下，分三次檢測(cè)像素開(kāi)關(guān)的漏電流分別為Ioff11、Ioff12和Ioff13和僅在第二晶體管的溝道下方設(shè)置遮光層的情況下，分三次檢測(cè)像素開(kāi)關(guān)的漏電流分別為Ioff21、Ioff22和Ioff23，具體檢測(cè)結(jié)果如圖3所示，同等條件下，遮光層在第二晶體管的溝道下方時(shí)像素開(kāi)關(guān)的漏電流(Ioff21、Ioff22和Ioff23)比遮光層在第一晶體管的溝道下方時(shí)像素開(kāi)關(guān)的漏電流(Ioff11、Ioff12和Ioff13)小0.2pA左右，意味著遮光層使第二晶體管的漏電流減小的比較多，一般而言，相同條件下遮光層改善漏電流的效率是一致的，因此遮光層使第二晶體管的漏電流減小的比較多意味著第二晶體管的漏電流是比較大的，這與前述仿真結(jié)果是一致的，即第二晶體管的漏電流大是像素開(kāi)關(guān)漏電流大的主要原因。因此如果可以降低第二晶體管的漏電流，那么將會(huì)極大的降低像素開(kāi)關(guān)整體的漏電流。

正是基于上述研究，本發(fā)明實(shí)施例提供了一種陣列基板，如圖4所示，包括：基板01，位于基板01上交叉設(shè)置的柵線(xiàn)Gate和數(shù)據(jù)線(xiàn)Data，位于柵線(xiàn)Gate和數(shù)據(jù)線(xiàn)Data所限定的區(qū)域的像素開(kāi)關(guān)1和像素電極2；其中，

如圖5所示，像素開(kāi)關(guān)1包括雙柵晶體管；且雙柵晶體管的柵極G與柵線(xiàn)Gate相連，雙柵晶體管中的第一晶體管T1與數(shù)據(jù)線(xiàn)Data相連，雙柵晶體管中的第二晶體管T2與像素電極2相連；

第二晶體管T2的溝道寬度W2小于第一晶體管T1的溝道寬度W1。

本發(fā)明實(shí)施例提供的陣列基板，包括：基板，位于基板上交叉設(shè)置的柵線(xiàn)和數(shù)據(jù)線(xiàn)，位于柵線(xiàn)和數(shù)據(jù)線(xiàn)所限定的區(qū)域的像素開(kāi)關(guān)和像素電極；其中，像素開(kāi)關(guān)包括雙柵晶體管；且雙柵晶體管的柵極與柵線(xiàn)相連，雙柵晶體管中的第一晶體管與數(shù)據(jù)線(xiàn)相連，雙柵晶體管中的第二晶體管與像素電極相連；第二晶體管的溝道寬度小于第一晶體管的溝道寬度。由于減小溝道寬度相當(dāng)于載流子的通道寬度減小了，從而單位時(shí)間內(nèi)通過(guò)的載流子的數(shù)量就少了，漏電流相應(yīng)的就小了，而第二晶體管的溝道寬度小于第一晶體管的溝道寬度，使兩個(gè)溝道呈不對(duì)稱(chēng)分布，這種不對(duì)稱(chēng)的分布可以使第二晶體管的漏電流相對(duì)減小，而第二晶體管漏電流是決定像素開(kāi)關(guān)漏電流的主要原因，因此降低第二晶體管的漏電流可以降低像素開(kāi)關(guān)的整體漏電流。

在具體實(shí)施時(shí)，晶體管的開(kāi)態(tài)電流和漏電流均與晶體管的溝道寬度成正相關(guān)，溝道寬度大，開(kāi)態(tài)電流和漏電流大，溝道寬度小，開(kāi)態(tài)電流和漏電流小。因此，在具體實(shí)施時(shí)，如果第一晶體管的溝道寬度與第二晶體管的溝道寬度的比值偏小，開(kāi)態(tài)電流是比較大，但是漏電流也比較大。而如果第一晶體管的溝道寬度與第二晶體管的溝道寬度的比值偏大，漏電流是變小了，但是開(kāi)態(tài)電流相應(yīng)的也會(huì)變小。性能好的晶體管一般要求開(kāi)態(tài)電流大，而漏電流小，因此根據(jù)開(kāi)態(tài)電流和漏電流的綜合權(quán)衡，將第一晶體管的溝道寬度與第二晶體管的溝道寬度的比值設(shè)置在大于1，且小于或等于2的范圍內(nèi)時(shí)，效果較好。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的陣列基板中，如圖6所示，第一晶體管T1的溝道下方還設(shè)置有第一遮光層4，第二晶體管T2的溝道下方還設(shè)置有第二遮光層5；

第二遮光層5在沿第二晶體管T2的溝道寬度W2方向上的寬度W2’小于第一遮光層4在沿第一晶體管T1的溝道寬度W1方向上的寬度W1’。這是由于如果第一遮光層4與第二遮光層5之間的間隙太小容易連成一整體，這樣就容易在第一遮光層4和第二遮光層5上積累靜電，形成尖端放電，造成ESD擊傷，造成產(chǎn)品性能不良，降低產(chǎn)品良率，提高生產(chǎn)成本。因此，本實(shí)施例中，由于第二晶體管T2的溝道變窄了，相應(yīng)的就可以把第二遮光層5的寬度也變窄，這樣就可以增大第一遮光層4與第二遮光層5之間的間隙，從而避免靜電危害。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的陣列基板中，第一遮光層和第二遮光層設(shè)置為同層同材質(zhì)。這樣就可以采用一道掩膜(mask)工藝形成第一遮光層和第二遮光層的圖案。如果第一遮光層和第二遮光層位于不同層，就需要采用兩道m(xù)ask工藝，而實(shí)際生產(chǎn)中一道m(xù)ask工藝的成本是較大的，因此節(jié)省一道m(xù)ask工藝不僅可以節(jié)省成本，而且還可以減少工藝時(shí)間。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的陣列基板中，第一晶體管的溝道長(zhǎng)度與第二晶體管的溝道長(zhǎng)度相同。當(dāng)然，第一晶體管的溝道長(zhǎng)度與第二晶體管的溝道長(zhǎng)度也可以不相同，在此不作限定。在具體實(shí)施時(shí)，根據(jù)雙柵晶體管的具體結(jié)構(gòu)，第一晶體管和第二晶體管與柵線(xiàn)的相對(duì)位置來(lái)設(shè)置第一晶體管和第二晶體管的溝道長(zhǎng)度。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的陣列基板中，像素開(kāi)關(guān)中的晶體管均為N型晶體管或P型晶體管。這樣一個(gè)像素開(kāi)關(guān)采用一條柵線(xiàn)進(jìn)行控制，從而可以減少陣列基板上的柵線(xiàn)數(shù)量，進(jìn)而可以增大陣列基板的開(kāi)口率。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的陣列基板中，如圖5和圖6所示雙柵晶體管可以為U型結(jié)構(gòu)，或如圖7所示，雙柵晶體管為L(zhǎng)型結(jié)構(gòu)，當(dāng)然雙柵晶體管還可以是其它形狀的結(jié)構(gòu)，在此不作限定。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種顯示面板，包括本發(fā)明實(shí)施例提供的上述任一種陣列基板。由于該顯示面板解決問(wèn)題的原理與前述一種陣列基板相似，因此該顯示面板的實(shí)施可以參見(jiàn)前述陣列基板的實(shí)施，重復(fù)之處不再贅述。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的顯示面板中，如圖8所示，還包括與像素電極2形成電容結(jié)構(gòu)的公共電極3。這樣當(dāng)像素開(kāi)關(guān)1中的第一晶體管T1和第二晶體管T2在關(guān)閉之后，由電容結(jié)構(gòu)使像素電極2上電位不會(huì)隨著第一晶體管T1和第二晶體管T2的關(guān)閉立即降低，從而使顯示面板的畫(huà)面得到保持，實(shí)現(xiàn)顯示功能。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的顯示面板可以是液晶顯示面板，也可以是有機(jī)電致發(fā)光顯示面板，在此不作限定。

當(dāng)顯示面板為有機(jī)電致發(fā)光顯示面板時(shí)，像素電極與公共電極之間還設(shè)置有發(fā)光層。

當(dāng)顯示面板為液晶顯示面板時(shí)，還包括與陣列基板相對(duì)設(shè)置的對(duì)向基板，以及位于對(duì)向基板與陣列基板之間的液晶層。

在具體實(shí)施時(shí)，當(dāng)顯示面板為液晶顯示面板時(shí)，公共電極可以設(shè)置在對(duì)向基板上，也可以設(shè)置在陣列基板上，在此不作限定。

進(jìn)一步地，當(dāng)公共電極位于陣列基板上時(shí)，公共電極可以位于液晶層與像素電極之間；或者，像素電極位于公共電極與液晶層之間，在此不作限定。

進(jìn)一步地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的顯示面板中，公共電極為條狀電極或塊狀電極。當(dāng)公共電極為條狀電極時(shí)，公共電極可以復(fù)用為觸控驅(qū)動(dòng)電極，當(dāng)公共電極為塊狀電極時(shí)，公共電極可以復(fù)用為自電容電極。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括本發(fā)明實(shí)施例提供的任一種顯示面板。該顯示裝置可以為：手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。該顯示裝置的實(shí)施可以參見(jiàn)上述顯示面板的實(shí)施例，重復(fù)之處不再贅述。

本發(fā)明實(shí)施例提供的上述陣列基板、顯示面板及顯示裝置，包括：基板，位于基板上交叉設(shè)置的柵線(xiàn)和數(shù)據(jù)線(xiàn)，位于柵線(xiàn)和數(shù)據(jù)線(xiàn)所限定的區(qū)域的像素開(kāi)關(guān)和像素電極；其中，像素開(kāi)關(guān)包括雙柵晶體管；且雙柵晶體管的柵極與柵線(xiàn)相連，雙柵晶體管中的第一晶體管與數(shù)據(jù)線(xiàn)相連，雙柵晶體管中的第二晶體管與像素電極相連；第二晶體管的溝道寬度小于第一晶體管的溝道寬度。由于減小溝道寬度相當(dāng)于載流子的通道寬度減小了，從而單位時(shí)間內(nèi)通過(guò)的載流子的數(shù)量就少了，漏電流相應(yīng)的就小了，而第二晶體管的溝道寬度小于第一晶體管的溝道寬度，使兩個(gè)溝道呈不對(duì)稱(chēng)分布，這種不對(duì)稱(chēng)的分布可以使第二晶體管的漏電流相對(duì)減小，而第二晶體管漏電流是決定像素開(kāi)關(guān)漏電流的主要原因，因此降低第二晶體管的漏電流可以降低像素開(kāi)關(guān)的整體漏電流。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。