一種陣列基板及顯示裝置制造方法
【專利摘要】本發(fā)明公開(kāi)了一種陣列基板及顯示裝置，用以改善雙柵極的陣列基板結(jié)構(gòu)在顯示時(shí)產(chǎn)生的鋸齒狀。所述陣列基板包括多個(gè)像素單元，相鄰的兩行像素單元之間設(shè)置有第一柵極線和第二柵極線，所述像素單元內(nèi)設(shè)置有薄膜晶體管，沿行方向相鄰的兩個(gè)所述像素單元內(nèi)的所述薄膜晶體管的柵極分別連接所述第一柵極線和所述第二柵極線。
【專利說(shuō)明】-種陣列基板及顯示裝置
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種陣列基板及顯示裝置。
【背景技術(shù)】
[0002] 薄膜晶體管（Thin Film Transistor，TFT)液晶顯不器（Liquid Crystal Display，LCD)的陣列基板采用行列矩陣驅(qū)動(dòng)模式，由多行柵極線和多列數(shù)據(jù)線交叉形成行 列矩陣，并在各交叉處設(shè)置TFT，通過(guò)TFT實(shí)現(xiàn)對(duì)行列矩陣中的每個(gè)像素電極的控制。在分 辨率不變的前提下，為了降低產(chǎn)品的成本，通常采用雙柵（Dual Gate)的陣列基板結(jié)構(gòu)，來(lái) 減少數(shù)據(jù)線的數(shù)量。
[0003] 由于雙柵結(jié)構(gòu)本身特性，兩根柵極線分別位于一行像素的上下兩側(cè)，而TFT器件 需要跟著柵極走線分布，導(dǎo)致目前同一行的相鄰兩個(gè)像素連接的TFT器件區(qū)域上下錯(cuò)開(kāi)設(shè) 置，由于相鄰像素的上下錯(cuò)開(kāi)設(shè)置，陣列基板中每個(gè)像素的透光區(qū)域不對(duì)稱，會(huì)導(dǎo)致顯示時(shí) 的圖像邊緣鋸齒狀產(chǎn)生。
[0004] 為了消除圖像邊緣鋸齒狀的產(chǎn)生，現(xiàn)有技術(shù)采用位于彩膜基板側(cè)的黑矩陣（Black Matrix，BM)將同一行的多個(gè)相鄰像素凸出的透光部分擋住，這樣，雖然消除了顯示時(shí)的鋸 齒狀的產(chǎn)生，但會(huì)減少開(kāi)口率。
[0005] 綜上所述，現(xiàn)有技術(shù)中的雙柵極的陣列基板結(jié)構(gòu)在顯示時(shí)會(huì)產(chǎn)生鋸齒狀，而現(xiàn)有 技術(shù)中采用位于彩膜基板側(cè)的黑矩陣遮擋的雙柵極的陣列基板結(jié)構(gòu)的開(kāi)口率較低。
【發(fā)明內(nèi)容】
[0006] 有鑒于此，本發(fā)明提供了 一種陣列基板及顯示裝置。
[0007] 本發(fā)明提供的一種陣列基板，包括多個(gè)像素單元，相鄰的兩行像素單元之間設(shè)置 有第一柵極線和第二柵極線，所述像素單元內(nèi)設(shè)置有薄膜晶體管，沿行方向相鄰的兩個(gè)所 述像素單元內(nèi)的所述薄膜晶體管的柵極分別連接所述第一柵極線和所述第二柵極線。
[0008] 本發(fā)明還提供了一種顯示裝置，該裝置包括上述的陣列基板。
[0009] 由本發(fā)明提供的上述陣列基板及顯示裝置，由于該陣列基板包括多個(gè)像素單元， 相鄰的兩行像素單元之間設(shè)置有第一柵極線和第二柵極線，所述像素單元內(nèi)設(shè)置有薄膜晶 體管，沿行方向相鄰的兩個(gè)所述像素單元內(nèi)的所述薄膜晶體管的柵極分別連接所述第一柵 極線和所述第二柵極線，通過(guò)本發(fā)明設(shè)置的第一柵極線和第二柵極線可以將現(xiàn)有技術(shù)中上 下錯(cuò)開(kāi)設(shè)置的多個(gè)相鄰像素連接的TFT器件區(qū)域正立過(guò)來(lái)，從而能夠有效的改善雙柵極的 陣列基板結(jié)構(gòu)在顯示時(shí)產(chǎn)生的鋸齒狀。
【專利附圖】
【附圖說(shuō)明】
[0010] 圖1為現(xiàn)有技術(shù)提供的一種雙柵極的陣列基板結(jié)構(gòu)示意圖；
[0011] 圖2為現(xiàn)有技術(shù)提供的另一種雙柵極的陣列基板結(jié)構(gòu)示意圖；
[0012] 圖3為本發(fā)明實(shí)施例提供的一種陣列基板結(jié)構(gòu)示意圖；
[0013] 圖4為本發(fā)明實(shí)施例一提供的一種陣列基板中的第一柵極線和第二柵極線走線 示意圖；
[0014] 圖5為本發(fā)明實(shí)施例二提供的一種陣列基板中的第一柵極線和第二柵極線走線 示意圖；
[0015] 圖6為本發(fā)明實(shí)施例三提供的一種陣列基板中的第一柵極線和第二柵極線走線 示意圖；
[0016] 圖7為圖6中沿AA1方向和BB1方向的截面示意圖；
[0017]圖8為本發(fā)明實(shí)施例四提供的一種陣列基板中的第一柵極線和第二柵極線走線 示意圖；
[0018] 圖9為本發(fā)明實(shí)施例提供的一種陣列基板中的第一種數(shù)據(jù)線走線示意圖；
[0019] 圖10為本發(fā)明實(shí)施例提供的一種陣列基板中的另一種數(shù)據(jù)線走線示意圖；
[0020] 圖11為本發(fā)明實(shí)施例提供的一種顯示裝置結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0021] 如圖1所示，由于雙柵結(jié)構(gòu)本身特性，兩根柵極線分別位于一行像素的上下兩側(cè)， 如圖中柵極線101和102分別位于水平方向的第一行像素的上下兩側(cè)，柵極線103和104 分別位于水平方向的第二行像素的上下兩側(cè)，而TFT器件需要跟著柵極走線分布，導(dǎo)致目 前同一行的相鄰兩個(gè)像素連接的TFT器件區(qū)域上下錯(cuò)開(kāi)設(shè)置，如：TFT器件15和16上下錯(cuò) 開(kāi)設(shè)置，TFT器件16和17上下錯(cuò)開(kāi)設(shè)置，與上下錯(cuò)開(kāi)設(shè)置的TFT器件連接的相鄰像素也出 現(xiàn)上下錯(cuò)開(kāi)設(shè)置，如：相鄰像素12和像素13上下錯(cuò)開(kāi)設(shè)置，相鄰像素13和像素14上下錯(cuò) 開(kāi)設(shè)置。由于相鄰像素的上下錯(cuò)開(kāi)設(shè)置，陣列基板中每個(gè)像素的透光區(qū)域不對(duì)稱，會(huì)導(dǎo)致顯 示時(shí)的圖像邊緣鋸齒狀產(chǎn)生。
[0022] 如圖2所示，為了消除圖像邊緣鋸齒狀的產(chǎn)生，現(xiàn)有技術(shù)采用位于彩膜基板側(cè)的 黑矩陣（Black Matrix，BM)將同一行的多個(gè)相鄰像素凸出的透光部分擋住，如：分別用黑 矩陣20和21將相鄰像素12和像素13凸出的透光部分擋住，分別用黑矩陣21和22將相 鄰像素13和像素14凸出的透光部分擋住，這樣，雖然消除了顯示時(shí)的鋸齒狀的產(chǎn)生，但會(huì) 減少開(kāi)口率。
[0023] 本發(fā)明實(shí)施例提供了一種陣列基板及顯示裝置，用以改善雙柵極的陣列基板結(jié)構(gòu) 在顯示時(shí)產(chǎn)生的鋸齒狀。
[0024] 如圖3所示，本發(fā)明具體實(shí)施例提供了一種陣列基板，該陣列基板包括多個(gè)像素 單元30、300,多個(gè)像素單元呈矩陣排列，其中，像素單元30中包括像素電極301和與該像 素電極連接的薄膜晶體管1，像素單元300中包括像素電極302和與該像素電極連接的薄 膜晶體管2,相鄰的兩行像素單元之間設(shè)置有第一柵極線31和第二柵極線32,這里的第一 柵極線31和第二柵極線32可以是沿水平方向延伸，也可以沿垂直方向延伸，那么相鄰的兩 行像素單元可以是在水平方向相鄰，也可以是在垂直方向相鄰，本發(fā)明并未對(duì)此作限制，本 發(fā)明具體實(shí)施例以行方向?yàn)樗椒较驗(yàn)槔榻B。具體地，沿行方向相鄰的兩個(gè)像素單元30 與300內(nèi)的薄膜晶體管1與2的柵極分別連接第一柵極線31和第二柵極線32,同時(shí)，薄膜 晶體管1與2的源極或漏極連接同一條數(shù)據(jù)線33。
[0025] 從圖3中可以看到，將第一柵極線31和第二柵極線32設(shè)置在水平方向上同一行 像素單元的同一側(cè)，雖然可以將現(xiàn)有技術(shù)中上下錯(cuò)開(kāi)設(shè)置的多個(gè)相鄰像素連接的TFT器件 區(qū)域正立過(guò)來(lái)，進(jìn)而有效的改善雙柵極的陣列基板結(jié)構(gòu)在顯示時(shí)產(chǎn)生的鋸齒狀，但此時(shí)第 一柵極線31和第二柵極線32有重疊部分，如在區(qū)域303中第一柵極線31和第二柵極線32 有重疊部分，這樣會(huì)導(dǎo)致短路問(wèn)題，因此需要重新設(shè)計(jì)第一柵極線31和第二柵極線32的走 線。
[0026] 下面結(jié)合附圖詳細(xì)介紹本發(fā)明具體實(shí)施例中提供的陣列基板中的第一柵極線和 第二柵極線的走線設(shè)計(jì)。
[0027] 實(shí)施例一：
[0028] 如圖4所示，第一柵極線41包括多個(gè)金屬圖形411和多個(gè)跨接線412,金屬圖形 411和跨接線412位于不同導(dǎo)電層，且通過(guò)絕緣層隔開(kāi)，第二柵極線42不需要制作跨接線， 是一條完整的柵極線，可選地，金屬圖形411與第二柵極線42同層制作。
[0029] 具體地，金屬圖形411和跨接線412之間的絕緣層可以是單層薄膜，也可以是多層 薄膜，本發(fā)明具體實(shí)施例并不對(duì)其作具體限定，位于金屬圖形411和跨接線412之間的絕緣 層包括多個(gè)過(guò)孔，其中這里的多個(gè)過(guò)孔是在陣列基板制作過(guò)程中刻蝕出的過(guò)孔，暴露出相 鄰的兩個(gè)金屬圖形411各自的至少一部分，跨接線412通過(guò)過(guò)孔413和414將相鄰的兩個(gè) 金屬圖形411電連接。
[0030] 具體地，本發(fā)明具體實(shí)施例一中沿水平方向相鄰的兩個(gè)像素單元內(nèi)的薄膜晶體管 的柵極分別連接第一柵極線41和第二柵極線42,可選地，奇數(shù)薄膜晶體管的柵極連接第一 柵極線41，如第一薄膜晶體管1、第三薄膜晶體管3和第五薄膜晶體管5的柵極連接第一柵 極線41 ;偶數(shù)薄膜晶體管的柵極連接第二柵極線42,如第二薄膜晶體管2、第四薄膜晶體管 4和第六薄膜晶體管6的柵極連接第二柵極線42,當(dāng)然，這里奇數(shù)薄膜晶體管的柵極也可以 連接第二柵極線42,偶數(shù)薄膜晶體管的柵極也可以連接第一柵極線41。
[0031] 本發(fā)明具體實(shí)施例一中的薄膜晶體管可以為頂柵結(jié)構(gòu)也可以為底柵結(jié)構(gòu)，本發(fā)明 具體實(shí)施例并不對(duì)薄膜晶體管的類型作具體限定。本發(fā)明具體實(shí)施例一中的薄膜晶體管由 下至上依次包括：柵極、位于柵極上的柵極絕緣層、位于柵極絕緣層上的半導(dǎo)體有源層、第 一絕緣層、源極和漏極?；虬雽?dǎo)體有源層、位于半導(dǎo)體有源層上的第二絕緣層、位于第二絕 緣層上的柵極、位于柵極上的第三絕緣層、源極和漏極。本發(fā)明實(shí)施例一中的陣列基板還包 括位于所述薄膜晶體管上的第四絕緣層及位于所述第四絕緣層上的像素電極層，所述第四 絕緣層設(shè)置有第二過(guò)孔，所述像素電極通過(guò)所述第二過(guò)孔與所述薄膜晶體管的源極或漏極 電連接。
[0032] 可選地，第一柵極線41中的多個(gè)金屬圖形411與薄膜晶體管的柵極同層制作；第 二柵極線42與薄膜晶體管的柵極同層制作，在具體制作過(guò)程中可以通過(guò)一次構(gòu)圖工藝形 成,從而簡(jiǎn)化工藝，節(jié)約成本。
[0033] 具體實(shí)施時(shí)，金屬圖形411可以與薄膜晶體管的柵極同層制作，也可以與薄膜晶 體管的源、漏極同層制作，還可以與像素電極層同層制作，當(dāng)然也可以單獨(dú)制作；跨接線 412可以與薄膜晶體管的柵極同層制作，也可以與薄膜晶體管的源、漏極同層制作，還可以 與像素電極層同層制作，當(dāng)然也可以單獨(dú)制作，只要保證金屬圖形411和跨接線412位于不 同導(dǎo)電層，且通過(guò)絕緣層隔開(kāi)即可。同樣地，第二柵極線42也可以與薄膜晶體管的柵極、源 漏極以及像素電極同層制作，當(dāng)然也可以單獨(dú)制作。
[0034] 另外，本發(fā)明具體實(shí)施例一中當(dāng)?shù)谝粬艠O線41中的金屬圖形411或跨接線412不 與薄膜晶體管的柵極層同層制作時(shí)，在具體的制作工藝中還需要制作連接線，該連接線用 于將薄膜晶體管的柵極與第一柵極線41連接，其中，連接線的制作可以通過(guò)在陣列基板制 作過(guò)程中刻蝕過(guò)孔制作得到；同樣地，當(dāng)?shù)诙艠O線42不與薄膜晶體管的柵極層同層制作 時(shí)，在具體的制作工藝中也需要制作連接線，該連接線用于將薄膜晶體管的柵極與第二柵 極線42連接，其中，連接線的制作可以通過(guò)在陣列基板制作過(guò)程中刻蝕過(guò)孔制作得到。
[0035] 實(shí)施例二：
[0036] 如圖5所示，第二柵極線52包括多個(gè)金屬圖形521和多個(gè)跨接線522,金屬圖形 521和跨接線522位于不同導(dǎo)電層，且通過(guò)絕緣層隔開(kāi)，第一柵極線51不需要制作跨接線， 是一條完整的柵極線，可選的，金屬圖形521與第一柵極線51同層制作。
[0037] 具體地，金屬圖形521和跨接線522之間的絕緣層可以是單層薄膜，也可以是多層 薄膜，本發(fā)明具體實(shí)施例并不對(duì)其作具體限定，位于金屬圖形521和跨接線522之間的絕緣 層包括多個(gè)過(guò)孔，其中這里的多個(gè)過(guò)孔是在陣列基板制造過(guò)程中刻蝕出的過(guò)孔，暴露出相 鄰的兩個(gè)金屬圖形521各自的至少一部分，第二跨接線522通過(guò)過(guò)孔523和524將相鄰的 兩個(gè)金屬圖形521電連接。
[0038] 具體地，本發(fā)明具體實(shí)施例二中沿水平方向相鄰的兩個(gè)像素單元內(nèi)的薄膜晶體管 的柵極分別連接第一柵極線51和第二柵極線52,可選地，奇數(shù)薄膜晶體管的柵極連接第一 柵極線51，如第一薄膜晶體管1、第三薄膜晶體管3和第五薄膜晶體管5的柵極連接第一柵 極線51 ;偶數(shù)薄膜晶體管的柵極連接第二柵極線52,如第二薄膜晶體管2、第四薄膜晶體管 4和第六薄膜晶體管6的柵極連接第二柵極線52,當(dāng)然這里奇數(shù)薄膜晶體管的柵極也可以 連接第二柵極線52,偶數(shù)薄膜晶體管的柵極也可以連接第一柵極線51。
[0039] 本發(fā)明具體實(shí)施例二中的薄膜晶體管可以為頂柵結(jié)構(gòu)也可以為底柵結(jié)構(gòu)，本發(fā)明 具體實(shí)施例并不對(duì)薄膜晶體管的類型作具體限定?？蛇x地，本發(fā)明具體實(shí)施例二中的薄膜 晶體管由下至上依次包括：柵極、位于柵極上的柵極絕緣層、位于柵極絕緣層上的半導(dǎo)體有 源層、第一絕緣層、源極和漏極?；虬雽?dǎo)體有源層、位于半導(dǎo)體有源層上的第二絕緣層、位于 第二絕緣層上的柵極、位于柵極上的第三絕緣層、源極和漏極。本發(fā)明實(shí)施例二中的陣列基 板還包括位于所述薄膜晶體管上的第四絕緣層及位于所述第四絕緣層上的像素電極層，所 述第四絕緣層設(shè)置有第二過(guò)孔，所述像素電極通過(guò)所述第二過(guò)孔與所述薄膜晶體管的源極 或漏極電連接。
[0040] 可選地，第二柵極線52中的多個(gè)金屬圖形521與薄膜晶體管的柵極同層制作；第 一柵極線51與薄膜晶體管的柵極同層制作，在具體制作過(guò)程中可以通過(guò)一次構(gòu)圖工藝形 成,從而簡(jiǎn)化工藝，節(jié)約成本。
[0041] 具體實(shí)施時(shí)，金屬圖形521可以與薄膜晶體管的柵極同層制作，也可以與薄膜晶 體管的源、漏極同層制作，還可以與像素電極層同層制作，當(dāng)然也可以單獨(dú)制作；跨接線 522可以與薄膜晶體管的柵極同層制作，也可以與薄膜晶體管的源、漏極同層制作，還可以 與像素電極層同層制作，當(dāng)然也可以單獨(dú)制作，只要保證金屬圖形521和跨接線522位于不 同導(dǎo)電層，且通過(guò)絕緣層隔開(kāi)即可。同樣地，第一柵極線51也可以與薄膜晶體管的柵極、源 漏極以及像素電極同層制作，當(dāng)然也可以單獨(dú)制作。
[0042] 另外，本發(fā)明具體實(shí)施例二中當(dāng)?shù)诙艠O線52中的金屬圖形521或跨接線522不 與薄膜晶體管的柵極層同層制作時(shí)，在具體的制作工藝中還需要制作連接線，該連接線用 于將薄膜晶體管的柵極與第二柵極線52連接，其中，連接線的制作可以通過(guò)在陣列基板制 作過(guò)程中刻蝕過(guò)孔制作得到；同樣地，當(dāng)?shù)谝粬艠O線51不與薄膜晶體管的柵極層同層制作 時(shí)，在具體的制作工藝中還需要制作連接線，該連接線用于將薄膜晶體管的柵極與第一柵 極線51連接，其中，連接線的制作可以通過(guò)在陣列基板制作過(guò)程中刻蝕過(guò)孔制作得到。
[0043] 實(shí)施例三：
[0044] 如圖6所示，第一柵極線61包括多個(gè)第一金屬圖形611和多個(gè)第一跨接線612,第 一金屬圖形611和第一跨接線612位于不同導(dǎo)電層，且通過(guò)絕緣層隔開(kāi)；第二柵極線62包 括多個(gè)第二金屬圖形621和多個(gè)第二跨接線（圖中未示出），第二金屬圖形621和第二跨接 線位于不同導(dǎo)電層，且通過(guò)絕緣層隔開(kāi)。
[0045] 具體地，第一金屬圖形611和第一跨接線612之間的絕緣層可以是單層薄膜，也可 以是多層薄膜，本發(fā)明具體實(shí)施例并不對(duì)其作具體限定，位于第一金屬圖形611和第一跨 接線612之間的絕緣層包括多個(gè)過(guò)孔，其中這里的多個(gè)過(guò)孔是在陣列基板制造過(guò)程中刻蝕 出的第一過(guò)孔，暴露出相鄰的兩個(gè)第一金屬圖形611各自的至少一部分，第一跨接線612通 過(guò)過(guò)孔613和614將相鄰的兩個(gè)第一金屬圖形611電連接。
[0046] 具體地，第二金屬圖形621和第二跨接線之間的絕緣層可以是單層薄膜，也可以 是多層薄膜，本發(fā)明具體實(shí)施例并不對(duì)其作具體限定，位于第二金屬圖形621和第二跨接 線之間的絕緣層包括多個(gè)過(guò)孔，其中這里的多個(gè)過(guò)孔是在陣列基板制造過(guò)程中刻蝕出的第 一過(guò)孔，暴露出相鄰的兩個(gè)第二金屬圖形621各自的至少一部分，第二跨接線通過(guò)過(guò)孔將 相鄰的兩個(gè)第二金屬圖形621電連接。
[0047] 第一柵極線61和第二柵極線62均是由兩層金屬構(gòu)成，可選地，第一金屬圖形611 和第二金屬圖形621位于同一層，第一跨接線612和第二跨接線位于同一層，當(dāng)然也可以是 第一金屬圖形611和第二跨接線位于同一層，第二金屬圖形621和第一跨接線612位于同 一層，本發(fā)明具體實(shí)施例并不對(duì)其排列方式作具體限定。
[0048] 本發(fā)明具體實(shí)施例三中的薄膜晶體管可以為頂柵結(jié)構(gòu)也可以為底柵結(jié)構(gòu)，本發(fā)明 具體實(shí)施例并不對(duì)薄膜晶體管的類型作具體限定。較佳地，本發(fā)明具體實(shí)施例三中的薄膜 晶體管由下至上依次包括：柵極、位于柵極上的柵極絕緣層、位于柵極絕緣層上的半導(dǎo)體有 源層、第一絕緣層、源極和漏極?；虬雽?dǎo)體有源層、位于半導(dǎo)體有源層上的第二絕緣層、位于 第二絕緣層上的柵極、位于柵極上的第三絕緣層、源極和漏極。本發(fā)明實(shí)施例三中的陣列基 板還包括位于所述薄膜晶體管上的第四絕緣層及位于所述第四絕緣層上的像素電極層，所 述第四絕緣層設(shè)置有第二過(guò)孔，所述像素電極通過(guò)所述第二過(guò)孔與所述薄膜晶體管的源極 或漏極電連接。
[0049] 具體實(shí)施時(shí)，第一金屬圖形611可以與薄膜晶體管的柵極同層制作，也可以與薄 膜晶體管的源、漏極同層制作，還可以與像素電極層同層制作，當(dāng)然也可以單獨(dú)制作；第二 金屬圖形621可以與薄膜晶體管的柵極同層制作，也可以與薄膜晶體管的源、漏極同層制 作，還可以與像素電極層同層制作，當(dāng)然也可以單獨(dú)制作；第一跨接線612可以與薄膜晶體 管的柵極同層制作，也可以與薄膜晶體管的源、漏極同層制作，還可以與像素電極層同層制 作，當(dāng)然也可以單獨(dú)制作；第二跨接線可以與薄膜晶體管的柵極同層制作，也可以與薄膜晶 體管的源、漏極同層制作，還可以與像素電極層同層制作，當(dāng)然也可以單獨(dú)制作。本發(fā)明具 體實(shí)施例三中第一金屬圖形611、第二金屬圖形621、第一跨接線612和第二跨接線在制作 時(shí)有多種排列組合方式，只要保證第一金屬圖形611和第一跨接線612位于不同導(dǎo)電層，且 通過(guò)絕緣層隔開(kāi)；第二金屬圖形621和第二跨接線位于不同導(dǎo)電層，且通過(guò)絕緣層隔開(kāi)即 可，本發(fā)明具體實(shí)施例三并不對(duì)其排列方式作具體的限定。
[0050] 另外，本發(fā)明具體實(shí)施例三中當(dāng)?shù)谝粬艠O線61中的第一金屬圖形611或第一跨 接線612不與薄膜晶體管的柵極層同層制作時(shí)，在具體的制作工藝中還需要制作連接線， 該連接線用于將薄膜晶體管的柵極與第一柵極線61連接，其中，連接線的制作可以通過(guò)在 陣列基板制作過(guò)程中刻蝕過(guò)孔制作得到；同樣地，當(dāng)?shù)诙艠O線62中的第二金屬圖形621 或第二跨接線不與薄膜晶體管的柵極層同層制作時(shí)，在具體的制作工藝中還需要制作連接 線，該連接線用于將薄膜晶體管的柵極與第二柵極線62連接，其中，連接線的制作可以通 過(guò)在陣列基板制作過(guò)程中刻蝕過(guò)孔制作得到。
[0051] 可選地，第一金屬圖形611的個(gè)數(shù)與第二金屬圖形621的個(gè)數(shù)相同，第一跨接線 612的個(gè)數(shù)與第二跨接線的個(gè)數(shù)相同。如圖6所示，第一柵極線61連接同一方向的奇數(shù)像 素單元內(nèi)的薄膜晶體管的柵極，如第一薄膜晶體管1、第三薄膜晶體管3和第五薄膜晶體管 5的柵極連接第一柵極線61 ;第二柵極線62連接該同一方向的偶數(shù)像素單元內(nèi)的薄膜晶體 管的柵極，如第二薄膜晶體管2、第四薄膜晶體管4和第六薄膜晶體管6的柵極連接第二柵 極線62,當(dāng)然，這里第二柵極線62也可以連接同一方向的奇數(shù)像素單元內(nèi)的薄膜晶體管的 柵極，第一柵極線61也可以連接該同一方向的偶數(shù)像素單元內(nèi)的薄膜晶體管的柵極。
[0052] 圖6中沿AA1和BB1方向的截面圖如圖7所示，其中，圖7中區(qū)域70表示AA1方 向的截面圖，區(qū)域71表示BB1方向的截面圖。第一柵極線中的第一金屬圖形611和第一跨 接線612位于不同導(dǎo)電層，且通過(guò)絕緣層72隔開(kāi)，其中第一金屬圖形611之間斷開(kāi)，絕緣 層72包括多個(gè)過(guò)孔，在過(guò)孔的位置處暴露出相鄰的兩個(gè)第一金屬圖形611各自的至少一部 分，第一跨接線612通過(guò)過(guò)孔613和614將相鄰的兩個(gè)第一金屬圖形611電連接。
[0053] 實(shí)施例四：
[0054] 如圖8所示，本發(fā)明具體實(shí)施例四在制作陣列基板的過(guò)程中，可以將第一柵極線 80或第二柵極線81制作在不同的導(dǎo)電層上，此時(shí)第一柵極線80或第二柵極線81均不需要 制作跨接線。
[0055] 可選地，本發(fā)明具體實(shí)施例中的陣列基板還包括像素電極層，第一柵極線80或第 二柵極線81與像素電極層同層制作，這里的像素電極層可以為金屬導(dǎo)電層，也可以為ΙΤ0 導(dǎo)電層。
[0056] 具體地，本發(fā)明具體實(shí)施例四中的第一柵極線80可以與像素電極層、薄膜晶體管 的柵極層、源漏極層同層制作，當(dāng)然，在具體的工藝制程中也可以單獨(dú)的制作一層導(dǎo)電層， 但是當(dāng)?shù)谝粬艠O線80不與薄膜晶體管的柵極層同層制作時(shí)，在具體的制作工藝中還需要 制作連接線，該連接線用于將薄膜晶體管的柵極與第一柵極線80連接，其中，連接線的制 作可以通過(guò)在陣列基板制作過(guò)程中刻蝕過(guò)孔制作得到；同樣地，第二柵極線81可以與像素 電極層、薄膜晶體管的柵極層、源漏極層同層制作，當(dāng)然，在具體的工藝制程中也可以單獨(dú) 的制作一層導(dǎo)電層，只要保證第一柵極線80和第二柵極線81位于不同的導(dǎo)電層，且通過(guò) 絕緣層隔開(kāi)即可，同樣當(dāng)?shù)诙艠O線81不與薄膜晶體管的柵極層同層制作時(shí)，在具體的制 作工藝中還需要制作連接線，該連接線用于將薄膜晶體管的柵極與第二柵極線81連接，其 中，連接線的制作可以通過(guò)在陣列基板制作過(guò)程中刻蝕過(guò)孔制作得到。
[0057] 本發(fā)明實(shí)施例中，沿行方向相鄰的兩個(gè)所述像素單元內(nèi)的薄膜晶體管的源極或漏 極共用同一數(shù)據(jù)線，下面結(jié)合附圖簡(jiǎn)單介紹本發(fā)明具體實(shí)施例一到實(shí)施例四中的數(shù)據(jù)線的 走線情況。
[0058] 本發(fā)明具體實(shí)施例中數(shù)據(jù)線的第一種走線設(shè)計(jì)如圖9所示，沿行方向相鄰的兩個(gè) 像素單元30和300內(nèi)的薄膜晶體管1和2的源極或漏極連接同一數(shù)據(jù)線33,圖中各薄膜晶 體管連接的柵極線走線設(shè)計(jì)與本發(fā)明具體實(shí)施例一到實(shí)施例四中的任一柵極走線設(shè)計(jì)相 同，圖9中并未具體示出。由于薄膜晶體管1和2共用同一條數(shù)據(jù)線33,因此可以減少數(shù)據(jù) 線的數(shù)量。
[0059] 本發(fā)明具體實(shí)施例中數(shù)據(jù)線的另一種走線設(shè)計(jì)如圖10所示，本發(fā)明具體實(shí)施例 中沿行方向相鄰的兩個(gè)像素單元30和300內(nèi)的薄膜晶體管1和2的源極或漏極分別連接數(shù) 據(jù)線101a和101b，圖中各薄膜晶體管連接的柵極線走線設(shè)計(jì)與本發(fā)明具體實(shí)施例一到實(shí) 施例四中的任一柵極走線設(shè)計(jì)相同，圖10中并未具體示出。圖中的箭頭表示數(shù)據(jù)線輸入的 數(shù)據(jù)信號(hào)的走向，其中，分別與薄膜晶體管1和2的源極或漏極連接的數(shù)據(jù)線101a和101b 輸入的數(shù)據(jù)信號(hào)相同；分別與薄膜晶體管3和4的源極或漏極連接的數(shù)據(jù)線102a和102b 輸入的數(shù)據(jù)信號(hào)相同；分別與薄膜晶體管5和6的源極或漏極連接的數(shù)據(jù)線103a和103b 輸入的數(shù)據(jù)信號(hào)相同。
[0060] 具體地，由于數(shù)據(jù)線101a和101b輸入的數(shù)據(jù)信號(hào)相同，故分別與薄膜晶體管1和 2的源極或漏極連接的數(shù)據(jù)線可以認(rèn)為是同一條數(shù)據(jù)線，水平方向的箭頭表示與薄膜晶體 管1和2的源極或漏極連接的數(shù)據(jù)線之間的數(shù)據(jù)信號(hào)是共用的。雖然與薄膜晶體管1和2 的源極或漏極連接的數(shù)據(jù)線的數(shù)量在陣列基板的像素區(qū)域中的數(shù)量沒(méi)有減少，但其在連接 到驅(qū)動(dòng)電路時(shí)的連接線的數(shù)量會(huì)減少。
[0061] 下面簡(jiǎn)單的介紹本發(fā)明具體實(shí)施例中的陣列基板的制作過(guò)程，根據(jù)不同的柵極線 走線設(shè)計(jì)和數(shù)據(jù)線走線設(shè)計(jì)，實(shí)際制作過(guò)程也不同，下面介紹的僅是其中一種制作過(guò)程。
[0062] 首先在玻璃襯底基板上沉積第一層金屬并刻蝕，該第一層金屬可以為單層金屬也 可以為復(fù)合金屬；其中這里沉積第一層金屬并刻蝕后的金屬層可以為薄膜晶體管的柵極、 第一柵極線或第一柵極線中的金屬圖形或第一柵極線中的跨接線，也可以為第二柵極線或 第二柵極線中的金屬圖形或第二柵極線中的跨接線；
[0063] 在第一金屬層制程后沉積第一層絕緣層并刻蝕，形成第一過(guò)孔，第一過(guò)孔用于第 一柵極線或第二柵極線的換線，例如：本發(fā)明具體實(shí)施例中當(dāng)?shù)谝粬艠O線包括多個(gè)第一金 屬圖形和多個(gè)第一跨接線，第一金屬圖形和第一跨接線位于不同導(dǎo)電層，且通過(guò)第一層絕 緣層隔開(kāi)，第一層絕緣層包括多個(gè)第一過(guò)孔，第一過(guò)孔暴露出相鄰的兩個(gè)第一金屬圖形各 自的至少一部分，第一跨接線通過(guò)第一過(guò)孔將相鄰的兩個(gè)第一金屬圖形電連接，從而實(shí)現(xiàn) 第一柵極線的換線；
[0064] 在第一絕緣層制程后沉積a-Si和n+a-Si薄膜并刻蝕，刻蝕后得到的a-Si和 η+a-Si薄膜層為薄膜晶體管的半導(dǎo)體有源層；
[0065] 在a-Si和n+a-Si制程后沉積第二層金屬并刻蝕，同樣地，第二層金屬可以為單層 金屬也可以為復(fù)合金屬；其中這里沉積第二層金屬并刻蝕后的金屬層可以為薄膜晶體管的 源漏極、第一柵極線或第一柵極線中的金屬圖形或第一柵極線中的跨接線，也可以為第二 柵極線或第二柵極線中的金屬圖形或第二柵極線中的跨接線；
[0066] 在第二金屬層制程后沉積第二層絕緣層并刻蝕，形成第二過(guò)孔，以便將后續(xù)沉積 的像素電極層通過(guò)該第二過(guò)孔與薄膜晶體管的源極或漏極相連接；
[0067] 在第二絕緣層制程后沉積透明像素電極層并刻蝕，其中這里沉積透明像素電極層 并刻蝕后的透明像素電極層為陣列基板的像素電極、第一柵極線或第一柵極線中的金屬圖 形或第一柵極線中的跨接線，也可以為第二柵極線或第二柵極線中的金屬圖形或第二柵極 線中的跨接線。可選地，本發(fā)明具體實(shí)施例中的透明像素電極層為氧化銦錫（Indium Tin Oxide， ΙΤ0)。
[0068] 另外，本發(fā)明具體實(shí)施例中的陣列基板的制造過(guò)程同樣適用于低溫多晶硅（Low Temperature Poly-Silicon, LTPS)工藝制程。
[0069] 本發(fā)明具體實(shí)施例還提供了一種顯示裝置，該顯示裝置具體可以為圖11所示的 手機(jī)，當(dāng)然也可以為其它類型的顯示裝置，如為液晶電視，本發(fā)明具體實(shí)施例提供的顯示裝 置包括上面所述的陣列基板。
[0070] 顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1. 一種陣列基板，其特征在于，包括多個(gè)像素單元，相鄰的兩行像素單元之間設(shè)置有第 一柵極線和第二柵極線，所述像素單元內(nèi)設(shè)置有薄膜晶體管，沿行方向相鄰的兩個(gè)所述像 素單元內(nèi)的所述薄膜晶體管的柵極分別連接所述第一柵極線和所述第二柵極線。
2. 根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述薄膜晶體管包括：柵極、位于所 述柵極上的柵極絕緣層、位于所述柵極絕緣層上的半導(dǎo)體有源層、位于所述半導(dǎo)體有源層 上的第一絕緣層、位于所述第一絕緣層上的源極和漏極；或半導(dǎo)體有源層、位于所述半導(dǎo)體 有源層上的第二絕緣層、位于所述第二絕緣層上的柵極、位于所述柵極上的第三絕緣層、位 于所述第三絕緣層上的源極和漏極。
3. 根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述第一柵極線包括多個(gè)第一金屬 圖形和多個(gè)第一跨接線，第一金屬圖形和第一跨接線位于不同導(dǎo)電層，且通過(guò)絕緣層隔開(kāi)， 所述絕緣層包括多個(gè)過(guò)孔，暴露出相鄰的兩個(gè)所述第一金屬圖形各自的至少一部分，所述 第一跨接線通過(guò)所述過(guò)孔將相鄰的兩個(gè)所述第一金屬圖形電連接； 所述第二柵極線包括多個(gè)第二金屬圖形和多個(gè)第二跨接線，第二金屬圖形和第二跨接 線位于不同導(dǎo)電層，且通過(guò)絕緣層隔開(kāi)，所述絕緣層包括多個(gè)過(guò)孔，暴露出相鄰的兩個(gè)所述 第二金屬圖形各自的至少一部分，所述第二跨接線通過(guò)所述過(guò)孔將相鄰的兩個(gè)所述第二金 屬圖形電連接。
4. 根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，所述陣列基板還包括連接線，所述第 一柵極線和/或所述第二柵極線不與所述薄膜晶體管的柵極層同層設(shè)置，所述連接線連接 所述薄膜晶體管的柵極與所述第一柵極線或所述第二柵極線。
5. 根據(jù)權(quán)利要求4所述的陣列基板，其特征在于，所述第一柵極線連接行方向的奇數(shù) 像素單元內(nèi)的薄膜晶體管的柵極；所述第二柵極線連接該同一行的偶數(shù)像素單元內(nèi)的薄膜 晶體管的柵極；或 所述第一柵極線連接行方向的偶數(shù)像素單元內(nèi)的薄膜晶體管的柵極；所述第二柵極線 連接該同一行的奇數(shù)像素單元內(nèi)的薄膜晶體管的柵極。
6. 根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述第一柵極線包括多個(gè)金屬圖形 和多個(gè)跨接線，金屬圖形和跨接線位于不同導(dǎo)電層，且通過(guò)絕緣層隔開(kāi)，所述絕緣層包括多 個(gè)過(guò)孔，暴露出相鄰的兩個(gè)所述金屬圖形各自的至少一部分，每一跨接線通過(guò)所述過(guò)孔將 相鄰的兩個(gè)所述金屬圖形電連接；其中，所述金屬圖形和所述第二柵極線位于同一層。
7. 根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述第二柵極線包括多個(gè)金屬圖形 和多個(gè)跨接線，金屬圖形和跨接線位于不同導(dǎo)電層，且通過(guò)絕緣層隔開(kāi)，所述絕緣層包括多 個(gè)過(guò)孔，暴露出相鄰的兩個(gè)所述金屬圖形各自的至少一部分，每一跨接線通過(guò)所述過(guò)孔將 相鄰的兩個(gè)所述金屬圖形電連接；其中，所述金屬圖形和所述第一柵極線位于同一層。
8. 根據(jù)權(quán)利要求3-7任一權(quán)項(xiàng)所述的陣列基板，其特征在于，所述金屬圖形或所述跨 接線與所述薄膜晶體管的柵極為同層金屬。
9. 根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述陣列基板還包括像素電極層，所 述第一柵極線與所述像素電極層或所述薄膜晶體管的柵極層或所述薄膜晶體管的源漏極 層同層制作；或所述第二柵極線與所述像素電極層或所述薄膜晶體管的柵極層或所述薄膜 晶體管的源漏極層同層制作。
10. 根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，沿行方向相鄰的兩個(gè)所述像素單元 內(nèi)的薄膜晶體管的源極或漏極共用同一數(shù)據(jù)線。
11. 一種顯示裝置，其特征在于，包括權(quán)利要求1-10任一權(quán)項(xiàng)所述的陣列基板。
【文檔編號(hào)】G02F1/1368GK104062823SQ201410249336
【公開(kāi)日】2014年9月24日 申請(qǐng)日期:2014年6月6日 優(yōu)先權(quán)日:2014年6月6日
【發(fā)明者】黃威, 舒強(qiáng) 申請(qǐng)人:廈門(mén)天馬微電子有限公司, 天馬微電子股份有限公司