專(zhuān)利名稱(chēng)：設(shè)計(jì)掩模的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種設(shè)計(jì)掩模的方法。
背景技術(shù)：
一般地，半導(dǎo)體器件具有多層結(jié)構(gòu)。構(gòu)成多層結(jié)構(gòu)的每一層一般采用沉
積工藝或?yàn)R射工藝形成，然后采用平版印刷工藝(lithographyprocess)對(duì)其 進(jìn)行圖案化。
在半導(dǎo)體器件中由于襯底上的半導(dǎo)體器件的層的圖案尺寸和圖案密度 不同而存在著某些限制，所以正在研發(fā)一種使虛設(shè)圖案連同主要圖案一起形 成的方法。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供了一種設(shè)計(jì)掩模的方法。根據(jù)實(shí)施例，提供了一種
具有新形狀的虛設(shè)圖案。
根據(jù)本發(fā)明的實(shí)施例，提供了能夠保證圖案均勻性的設(shè)計(jì)掩模的方法。
根據(jù)實(shí)施例的設(shè)計(jì)掩模的方法能夠增加半導(dǎo)體器件的層的圖案密度。
根據(jù)實(shí)施例的設(shè)計(jì)掩模的方法還能夠簡(jiǎn)化半導(dǎo)體器件的設(shè)計(jì)工藝和制
造工藝。
在一個(gè)實(shí)施例中，設(shè)計(jì)掩模的方法可以包括定義芯片區(qū)域；縮減芯片 區(qū)域以形成母虛設(shè)圖案；形成網(wǎng)格虛設(shè)圖案；以及通過(guò)去除虛設(shè)圖案和網(wǎng)格 虛設(shè)圖案相互重疊的部分而形成子(offspring)虛設(shè)圖案。
在一個(gè)實(shí)施例中，設(shè)計(jì)掩模的方法可以包括定義芯片區(qū)域；縮減芯片 區(qū)域以形成母(parent)虛設(shè)圖案；在所述母虛設(shè)圖案上形成具有第一寬度 的第一線和具有第二寬度的第二線，使得所述第一線近似平行于所述第二 線；在所述母虛設(shè)圖案上形成具有第三寬度的第三線和具有第四寬度的第四 線，使得所述第三線近似平行于所述第四線并近似垂直于所述第一線；通過(guò)在所述第二線和所述第四線上執(zhí)行異或(XOR)操作而形成第一圖案；分別縮 減所述第二線的寬度和所述第四線的寬度以形成第六線和第七線，從而形成 第二圖案；以及在所述第一圖案和所述第二圖案上執(zhí)行和操作以形成子虛設(shè) 圖案。
本發(fā)明能夠保證圖案的均勻性。
將在所附附圖和下面的描述中詳細(xì)說(shuō)明一個(gè)或更多實(shí)施例的細(xì)節(jié)。通過(guò) 說(shuō)明書(shū)和附圖及權(quán)利要求書(shū)，本發(fā)明的其它特征將變得明顯。


圖1A至圖1E是根據(jù)本發(fā)明實(shí)施例的設(shè)計(jì)掩模的方法的概視圖2A至圖2G是根據(jù)本發(fā)明實(shí)施例的設(shè)計(jì)掩模的方法的概視圖； 圖3A是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的平面示意圖； 圖3B是沿圖3A的I-I'線所取的根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的橫截 面示意圖。
具體實(shí)施例方式
下面，將參考附圖描述設(shè)計(jì)掩模的方法。
在實(shí)施例的描述中，應(yīng)該理解的是當(dāng)一層(或膜)被稱(chēng)為是在另一層或襯 底'上，時(shí)，它可以直接位于另一層或襯底上，或者也可存在居間層。進(jìn)一步 地，可以理解的是當(dāng)層被稱(chēng)為是在另一層'下，時(shí)，它可以直接位于另一層的 下面，或者也可存在一個(gè)或更多居間層。另外，還應(yīng)該理解的是，當(dāng)一個(gè)層 被稱(chēng)為是在兩層'之間'時(shí)，它可以是位于兩層之間的唯一一層，或者也可存 在一個(gè)或更多居間層。
根據(jù)本發(fā)明一個(gè)實(shí)施例，不管芯片內(nèi)部的主要圖案塊的旋轉(zhuǎn)(rotation) 或方向(orientation)如何，都可以在整個(gè)芯片極(chip level)上的期望位置 處形成虛設(shè)圖案。
根據(jù)題述掩模設(shè)計(jì)的實(shí)施，芯片邊界可以變?yōu)槟柑撛O(shè)圖案，然后可以采 用網(wǎng)格虛設(shè)圖案形成子虛設(shè)圖案。這可采用任何已知軟件布局工具完成。
參考圖1A，定義一個(gè)芯片區(qū)域100。然后，縮減芯片區(qū)域100以形成母 虛設(shè)圖案110。可以任意適合的量減小芯片區(qū)域100的尺寸以形成母虛設(shè)圖案110。例 如，可以將芯片區(qū)域100縮減約lpm以形成母虛設(shè)圖案110。
參考圖1B，可形成網(wǎng)格虛設(shè)圖案105。
下面，將詳細(xì)描述形成網(wǎng)格虛設(shè)圖案105的方法。
形成網(wǎng)格虛設(shè)圖案可包括在母虛設(shè)圖案110上形成具有第一寬度(a)的第 一線101和具有第二寬度(b)的第二線102，使得第一線101和第二線102近 似相互平行。
第一線101的第一寬度(a)可與第二線102的第二寬度(b)相同或不同。例 如，第一線101的第一寬度(a)可小于、大于或等于第二線102的第二寬度(b)。
接著，在母虛設(shè)圖案110上形成具有第三寬度的第三線103和具有第四 寬度的第四線104，使得第三線103和第四線104近似相互平行并近似垂直 于第一線101。
雖然圖中示出了第三線103的第三寬度與第一線101的第一寬度(a)相 同，但實(shí)施例并不限于此。另外，雖然圖中示出了第四線104的第四寬度與 第二線102的第二寬度(b)相同，但實(shí)施例并不限于此。
例如，在某些實(shí)施例中，第三線103的第三寬度可不同于第一線101的 第一寬度(a)。另外，在某些實(shí)施例中，第四線104的第四寬度可不同于第二 線102的第二寬度(b)。
通過(guò)上述工藝，可形成包括第一線101，第二線102，第三線103，和第 四線104的網(wǎng)格虛設(shè)圖案105。
接著，參考圖1C，可以通過(guò)去除母虛設(shè)圖案110和網(wǎng)格虛設(shè)圖案105 重疊的部分來(lái)形成子虛設(shè)圖案150。
在一個(gè)實(shí)施例中，子虛設(shè)圖案150可以是具有第五寬度d的正方形圖案。
在實(shí)施例中，子虛設(shè)圖案150可包括含有多個(gè)第一子圖案122的第一組 子虛設(shè)圖案120，所述第一子圖案122通過(guò)第三寬度和第一寬度(a)的距離而 彼此分隔開(kāi)的。
另外，子虛設(shè)圖案150可包括含有多個(gè)第二子圖案132的第二組子虛設(shè) 圖案130，所述第二子圖案132包括以第四寬度(b)而與第一組的子虛設(shè)圖案 120分開(kāi)。
參考圖1D，在芯片區(qū)域100內(nèi)形成主要圖案300，并且可以采用主要圖案300作為參考形成虛設(shè)圖案禁止區(qū)域310。
參考圖1E，可以通過(guò)去除與虛設(shè)圖案禁止區(qū)域310接觸的子虛設(shè)圖案 150a(如圖1D所示)而提供第一掩模190。
在一個(gè)實(shí)施例中，子虛設(shè)圖案150可以是有源虛設(shè)圖案。在其他實(shí)施例 中，子虛設(shè)圖案150不是有源虛設(shè)圖案。
根據(jù)本發(fā)明實(shí)施例，不管芯片內(nèi)部的主要圖案塊的旋轉(zhuǎn)或方向如何，都 可以在整個(gè)芯片級(jí)之上的期望位置處形成處虛設(shè)圖案。
此外，根據(jù)該實(shí)施例，可以形成主要圖案，并且定義虛設(shè)圖案禁止區(qū)域。 然后可以將芯片邊界變?yōu)閳D案模型(pattern dummy)，接著切成小塊以去除 虛設(shè)圖案禁止區(qū)域上的虛設(shè)圖案，以便可共同地將虛設(shè)圖案插到整個(gè)芯片級(jí) 上的期望位置處。
根據(jù)實(shí)施例，因?yàn)榭梢詫⑻撛O(shè)圖案共同地設(shè)置于整個(gè)芯片級(jí)上的期望位 置處，因此可以提升圖案的均勻性。
根據(jù)本發(fā)明的實(shí)施例，通過(guò)共同地將虛設(shè)圖案插到整個(gè)芯片級(jí)上的期望 位置處，可以將用于虛設(shè)圖案的數(shù)據(jù)負(fù)載最小化。
另外，根據(jù)本發(fā)明的實(shí)施例，由于保證了圖案的均勻性，可以輕易獲取 每個(gè)圖案的恒定臨界直徑(critical diameter, CD)。
根據(jù)所述布局方法，在整個(gè)芯片級(jí)上的期望位置處形成虛設(shè)圖案還可以 簡(jiǎn)化設(shè)計(jì)工藝和制造工藝。
圖2A至圖2G是根據(jù)本發(fā)明實(shí)施例的設(shè)計(jì)掩模的方法的概念示意圖。
雖然在此描述了多晶虛設(shè)圖案(poly dummy pattern)的例子，但是本發(fā) 明的實(shí)施例不限于此。
參考圖2A，可以定義芯片區(qū)域200，并且可以縮減芯片區(qū)域200以形成 母虛設(shè)圖案210。
可以將芯片區(qū)域200縮減適當(dāng)?shù)牧?，以形成母虛設(shè)圖案210。例如，可 以將芯片區(qū)域200縮減lnm以形成母虛設(shè)圖案210。 接著，參考圖2B，可以形成網(wǎng)格虛設(shè)圖案205。 下面將詳細(xì)描述形成網(wǎng)格虛設(shè)圖案205的方法。
在母虛設(shè)圖案210上形成具有第一寬度(a)的第一線201和具有第二寬度 (b)的第二線202，使得第一線201和第二線201近似相互平行。第一線201的第一寬度a可以與第二線202的第二寬度b相同或不同。 例如，第一線201的第一寬度a可小于，大于或等于第二線202的第二寬度 b。
接著，在母虛設(shè)圖案210上形成具有第三寬度的第三線203和具有第四 寬度的第四線204，使得第三線203和第四線204近似相互平行于并近似垂 直于第一線201。
雖然圖中示出第三線203的第三寬度與第一線101的第一寬度(a)相同， 但實(shí)施例并不限于此。另外，雖然圖中示出第四線204的第四寬度與第二線 202的第二寬度(b)相同，但實(shí)施例并不限于此。例如，在某些實(shí)施例中，第 三線203的第三寬度可以不同于第一線201的第一寬度(a)。另外，在某些實(shí) 施例中，第四線204的第四寬度可以不同于第二線202的第二寬度(b)。
通過(guò)上述工藝，可以形成包括第一線201、第二線202、第三線203、和 第四線204的網(wǎng)格虛設(shè)圖案205。
接著，參考圖2C，可以在第二線202和第四線204上執(zhí)行一個(gè)異"或" (XOR)操作以形成第一圖案220。
艮口，可以通過(guò)去除第二線202和第四線204相互重疊的的部分而形成第 一圖案220。
然后，參考圖2D，可以通過(guò)分別減少第二線202和第四線204的寬度 來(lái)形成第六線202a和第七線204a。從而，可以形成第二圖案225。
接著，參考圖2E，可以在第一圖案220和第二圖案225上執(zhí)行"與"操作 以形成子虛設(shè)圖案230。
在一個(gè)實(shí)施例中，可以通過(guò)僅留下第一圖案220和第二圖案225相互重 疊的部分而形成子虛設(shè)圖案230。
然后，可以在芯片區(qū)域200內(nèi)形成主要圖案300，并且可以采用主要圖 案300作為參考來(lái)形成虛設(shè)圖案禁止區(qū)域310。
可以去除與虛設(shè)圖案禁止區(qū)域310接觸的子虛設(shè)圖案230a。
接著，參考圖2F和圖2G，可以通過(guò)去除比最小尺寸還小的子虛設(shè)圖案 230b來(lái)完成包括子虛設(shè)圖案230的第二掩模290。
根據(jù)本發(fā)明的實(shí)施例，不管芯片內(nèi)部主要圖案塊的旋轉(zhuǎn)或方向如何，都 可以在整個(gè)芯片級(jí)上的期望位置處形成虛設(shè)圖案。此外，可以將芯片邊界變?yōu)槟Ｐ?，然后切成小塊以去除虛設(shè)圖案禁止區(qū) 域上的虛設(shè)圖案，從而可以在整個(gè)芯片級(jí)上的期望位置處形成虛設(shè)圖案。 此外，題述布局方法的實(shí)施例可以提升圖案的均勻性。
此外，題述布局方法的實(shí)施例可以將設(shè)計(jì)虛設(shè)圖案的數(shù)據(jù)負(fù)載最小化。 另外，根據(jù)本發(fā)明的實(shí)施例，由于保證了圖案的均勻性，因此可以輕易
獲得每個(gè)圖案的恒定臨界直徑(CD)。
根據(jù)題述布局方法的實(shí)施例，形成虛設(shè)圖案還可以簡(jiǎn)化設(shè)計(jì)工藝和制造 工藝。
參考圖3A和圖3B，可采用根據(jù)題述掩模設(shè)計(jì)方法的實(shí)施例制備的第一 掩模190和根據(jù)題述掩模設(shè)計(jì)方法的實(shí)施例制備的第二掩模290，來(lái)形成根 據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件。
例如，可以采用第一掩模190，在襯底315上形成主要圖案300(用于襯 底315的有源區(qū)域)和有源層子虛設(shè)圖案150。
然后，可以形成層間介電質(zhì)320，并且可以采用第二掩模290來(lái)形成多 晶-子虛設(shè)圖案230。
根據(jù)本發(fā)明實(shí)施例的掩模設(shè)計(jì)工藝的特性可以包括在制造半導(dǎo)體器件 的工藝中。
在本說(shuō)明書(shū)中提到的"一個(gè)實(shí)施例"、"實(shí)施例"，"示例性實(shí)施例" 等，都意味著結(jié)合實(shí)施例所描述的特定的特征、結(jié)構(gòu)、或特性被包含在本發(fā) 明的至少一個(gè)實(shí)施例中。在本說(shuō)明書(shū)各處出現(xiàn)的這些詞語(yǔ)并不一定都指同一 個(gè)實(shí)施例。此外，當(dāng)結(jié)合任一實(shí)施例來(lái)描述特定的特征、結(jié)構(gòu)、或特性時(shí)， 則認(rèn)為其落入本領(lǐng)域技術(shù)人員可以結(jié)合其它的實(shí)施例而實(shí)施這些特征、結(jié)構(gòu) 或特性的范圍內(nèi)。
雖然以上參考本發(fā)明的多個(gè)示例性實(shí)施例而對(duì)實(shí)施例進(jìn)行了描述，但應(yīng) 理解的是，本領(lǐng)域人員可以導(dǎo)出落在此公開(kāi)的原理的精神和范圍內(nèi)的其它任 何改型和實(shí)施例。更具體地，可以在此公開(kāi)、附圖以及所附權(quán)利要求書(shū)的范 圍內(nèi)對(duì)組件和/或附件組合排列中的排列進(jìn)行各種變更與改型。除了組件和/ 或排列的變更與改型之外，本發(fā)明的其他應(yīng)用對(duì)本領(lǐng)域技術(shù)人員而言也是顯 而易見(jiàn)的。
權(quán)利要求
1. 一種設(shè)計(jì)掩模的方法，包括步驟定義芯片區(qū)域；縮減所述芯片區(qū)域以形成母虛設(shè)圖案；形成網(wǎng)格虛設(shè)圖案；以及通過(guò)去除所述虛設(shè)圖案與所述網(wǎng)格虛設(shè)圖案中相互重疊的部分而形成子虛設(shè)圖案。
2、 根據(jù)權(quán)利要求1所述的方法，其中形成所述網(wǎng)格虛設(shè)圖案的步驟包括在所述母虛設(shè)圖案上形成具有第一寬度的第一線和具有第二寬度的第 二線，使得所述第一線近似平行于所述第二線；以及在所述母虛設(shè)圖案上形成具有第三寬度的第三線和具有第四寬度的第 四線，使得所述第三線近似平行于所述第四線并且近似垂直于所述第一線。
3、 根據(jù)權(quán)利要求2所述的方法，其中所述第一寬度與所述第二寬度不同。
4、 根據(jù)權(quán)利要求3所述的方法，其中所述第三寬度與所述第一寬度相 同，所述第四寬度與所述第二寬度相同。
5、 根據(jù)權(quán)利要求2所述的方法，其中所述子虛設(shè)圖案包括正方形圖案。
6、 根據(jù)權(quán)利要求2所述的方法，其中所述子虛設(shè)圖案包括 第一組子虛設(shè)圖案，包括通過(guò)所述第一寬度的距離而相互分開(kāi)的多個(gè)第一子虛設(shè)圖案；以及第二組子虛設(shè)圖案，包括通過(guò)所述第二寬度的距離而與所述第一組子虛 設(shè)圖案分開(kāi)的多個(gè)第二子虛設(shè)圖案。
7、 根據(jù)權(quán)利要求1所述的方法，其中所述子虛設(shè)圖案包括有源層虛設(shè) 圖案。
8、 根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括 在所述芯片區(qū)域內(nèi)部形成主要圖案；采用所述主要圖案作為參考形成虛設(shè)圖案禁止區(qū)域；以及 去除與所述虛設(shè)圖案禁止區(qū)域相接觸的子虛設(shè)圖案。
9、 根據(jù)權(quán)利要求8所述的方法，其中在形成所述母虛設(shè)圖案之前，形 成所述主要圖案并且形成所述虛設(shè)圖案禁止區(qū)域。
10、 根據(jù)權(quán)利要求8所述的方法，其中在形成所述母虛設(shè)圖案之后，形 成所述主要圖案并且形成所述虛設(shè)圖案禁止區(qū)域。
11、 一種設(shè)計(jì)掩模的方法，包括-定義芯片區(qū)域；縮減所述芯片區(qū)域以形成母虛設(shè)圖案；在所述母虛設(shè)圖案上形成具有第一寬度的第一線和具有第二寬度的第 二線，使得所述第一線近似平行于所述第二線；在所述母虛設(shè)圖案上形成具有第三寬度的第三線和具有第四寬度的第 四線，使得所述第三線近似平行于所述第四線并且近似垂直于所述第一線；通過(guò)在所述第二線和所述第四線上執(zhí)行異或操作而形成第一圖案；形成包括第六線和第七線的第二圖案，其中通過(guò)縮減所述第二線的寬度 以形成所述第六線，通過(guò)縮減所述第四線的寬度以形成所述第七線；以及在所述第一圖案和所述第二圖案上執(zhí)行和操作以形成子虛設(shè)圖案。
12、 根據(jù)權(quán)利要求11所述的方法，其中所述第一寬度與所述第二寬度 不同。
13、 根據(jù)權(quán)利要求12所述的方法，其中所述第三寬度與所述第一寬度 相同，所述第四寬度與所述第二寬度相同。
14、 根據(jù)權(quán)利要求11所述的方法，其中所述子虛設(shè)圖案包括多晶-虛設(shè) 圖案。
15、 根據(jù)權(quán)利要求ll所述的方法，進(jìn)一步包括 在所述芯片區(qū)域內(nèi)部形成主要圖案；采用所述主要圖案作為參考形成虛設(shè)圖案禁止區(qū)域；以及 去除與所述虛設(shè)圖案禁止區(qū)域相接觸的子虛設(shè)圖案。
16、 根據(jù)權(quán)利要求15所述的方法，其中在形成所述母虛設(shè)圖案之前， 形成所述主要圖案并且形成所述虛設(shè)圖案禁止區(qū)域。
17、 根據(jù)權(quán)利要求15所述的方法，其中在形成所述母虛設(shè)圖案之后， 形成所述主要圖案并且形成所述虛設(shè)圖案禁止區(qū)域。
18、 根據(jù)權(quán)利要求15所述的方法，進(jìn)一步包括在去除與所述虛設(shè)圖 案禁止區(qū)域相接觸的所述子虛設(shè)圖案后，去除尺寸小于最小設(shè)計(jì)規(guī)則尺寸的 子虛設(shè)圖案。
全文摘要
本發(fā)明公開(kāi)了一種設(shè)計(jì)掩模的方法。在該方法中，可以定義并縮減芯片區(qū)域以形成母虛設(shè)圖案?？梢孕纬删W(wǎng)格虛設(shè)圖案，并且可以去除所述母虛設(shè)圖案和所述網(wǎng)格虛設(shè)圖案之間相互重疊的部分以形成子虛設(shè)圖案。本發(fā)明能夠保證圖案均勻性。
文檔編號(hào)G03F1/68GK101303521SQ20081009707
公開(kāi)日2008年11月12日 申請(qǐng)日期2008年5月12日 優(yōu)先權(quán)日2007年5月10日
發(fā)明者曹甲煥, 李相熙 申請(qǐng)人:東部高科股份有限公司