專(zhuān)利名稱(chēng)：形成半導(dǎo)體器件的硬掩模圖案的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導(dǎo)體器件的方法，以及更具體地，涉及一種 形成硬掩模圖案的方法，其中圖案的間距小于所使用膝光設(shè)備的分辨率。
技術(shù)背景光刻工藝中形成的圖案的最小間距根據(jù)漆光設(shè)備中使用的暴露光的 波長(zhǎng)而變化。隨著半導(dǎo)體器件集成程度的快速提高，必須使用波長(zhǎng)短于 目前所使用波長(zhǎng)的光來(lái)減少圖案的間距。為此目的，可以使用X射線或 電子束，但是它們由于技術(shù)問(wèn)題、生產(chǎn)率等仍然處在試驗(yàn)階段。因此已 經(jīng)建議使用兩次膝光和蝕刻工藝(DEET)。圖1A到1C是描述傳統(tǒng)的兩次瀑光蝕刻工藝的圖。參照?qǐng)D1A，將第一光刻膠PR1涂布在蝕刻目標(biāo)層11和半導(dǎo)體襯底 10上。在通過(guò)曝光和顯影過(guò)程將第一光刻膠PR1圖案化之后，使用該圖案 化后的第一光刻膠PR1作為掩模蝕刻該蝕刻目標(biāo)層11。此時(shí)被蝕刻的蝕 刻目標(biāo)層11的線寬為150 nm和間隔寬度為50 nm。除去第一光刻膠PR1。將第二光刻膠PR2涂布在整個(gè)表面上。如圖 1B中所示，通過(guò)膝光和顯影過(guò)程將第二光刻膠PR2圖案化，以使部分 蝕刻目標(biāo)層ll暴露。通過(guò)4吏用圖案化后的第二光刻膠PR2作為掩模，再次蝕刻該蝕刻目 標(biāo)層11，由此形成線寬和間隔寬度為50 irni的困案，如困1C中所示。 f^除去第二光刻膠PR2。在DEET中，在第二光刻膠PR2的瀑光處理期間的空間成像套刻精 度(overlay accuracy)與最終圖案的臨界尺寸(CD)變化直接相關(guān)。現(xiàn) 實(shí)中曝光設(shè)備的空間成像套刻精度難以控制在IO nm以下，由此使得難 以減少最終圖案的CD變化。此外，還難以控制二次瀑光期間通過(guò)光學(xué) 鄰近校正(optical proximity correction, OPC)進(jìn)行的電路分離。發(fā)明內(nèi)容本發(fā)明的一個(gè)實(shí)施方案涉及一種形成半導(dǎo)體器件的硬掩模圖案的方 法，其中所述圖案的間距小于所使用膝光設(shè)備的分辨率。在一個(gè)實(shí)施方案中，形成半導(dǎo)體器件的硬掩模圖案的方法包括如下 步驟在其中形成蝕刻目標(biāo)層的半導(dǎo)體襯底上形成第一硬掩模層和第二 硬掩模層；在所述第二硬掩模層上形成第一圖案；在所述第一圖案的表 面上形成隔離物；在其中形成隔離物的第一圖案之間形成第二圖案；除 去所述隔離物；和使用第一圖案和第二圖案作為蝕刻掩模通過(guò)蝕刻工藝 蝕刻所述第二硬掩模層和第一硬掩模層，從而形成硬掩模圖案。在一個(gè)實(shí)施方案中，在半導(dǎo)體器件上形成硬掩模困案的方法包括 在半導(dǎo),底上形成第一硬掩模層和第二硬掩模層；在第二硬掩模層上 形成第一類(lèi)型的第一和第二圖案；在所述第一類(lèi)型的笫一和第二圖案上 分別形成第一和第二覆蓋層，所述第一和第二覆蓋層與相應(yīng)的第 一類(lèi)型 的圖案共形，所述第一和第二覆蓋層限定它們彼此之間的間隔并且設(shè)置 為暴露下面的層；形成填充層以填充第一和第二覆蓋層之間限定的間隔； 除去第一和第二覆蓋層以提供第一類(lèi)型的第一圖案、第一類(lèi)型的 第二圖案、和設(shè)置在第一類(lèi)型的第一和第二圖案之間的附加圖案；使用 第一類(lèi)型的第一圖案、第一類(lèi)型的第二圖案和附加圖案蝕刻所述第二硬^^^和第一硬掩模層，以得到^^y^模困案。在另一個(gè)實(shí)施方案中，在半導(dǎo)體器件上形成硬掩模圖案的方法包括 在半導(dǎo)體襯底上形成第一硬掩模層。在第一硬掩模層上形成第一和第二結(jié)構(gòu)，所述第一和第二結(jié)構(gòu)由相同的材料制成，第一和第二結(jié)構(gòu)限定第 一間距。在所述第一和第二結(jié)構(gòu)上分別形成第一和第二覆蓋層，所述第 一和第二覆蓋層分別與第 一和第二結(jié)構(gòu)共形，笫 一和笫二覆蓋層限定它 們彼此之間的間隔，并且設(shè)置為暴露下面的層，形成填充層以填充第一 和第二覆蓋層之間限定的間隔。除去第一和第二覆蓋層以提供所述第一
結(jié)構(gòu)、第二結(jié)構(gòu)和設(shè)置在第一和第二結(jié)構(gòu)之間的第三結(jié)構(gòu)，第一和第三 結(jié)構(gòu)限定第二間距，第二和第三結(jié)構(gòu)限定第三間距。分別4吏用所述第一、 第二和第三結(jié)構(gòu)蝕刻第一硬4^模層，以得到第一、第二和第三 硬掩模圖案。在另一個(gè)實(shí)施方案中，該方法進(jìn)一步包括在第一硬掩模層之下提供 第二硬掩模層，其中蝕刻步驟包括蝕刻所述第 一和第二硬掩模層以得到 第一、第二和第三硬掩模圖案，各個(gè)硬掩模圖案包括所述第一和 第二硬掩絲。在另一個(gè)實(shí)施方案中，所述襯底限定了致密區(qū)和隔離區(qū)，致密區(qū)每 單位面積具有比隔離區(qū)更多的晶體管。該方法進(jìn)一步包括在填充區(qū)域上 提供圖案，其中所述圖案覆蓋致密區(qū)并且暴露隔離區(qū)，以使提供在隔離區(qū)的部分填充層暴露；以及除去隔離區(qū)中暴露的填充層，同時(shí)使致密區(qū) 中的填充層保持完整。所述填充層包括在玻璃上旋涂層(spin on glass )。 所述困案是光刻膠圖案。采用相同的工藝除去所述圖案和第一以及第二覆蓋層o在另一個(gè)實(shí)施方案中，所述第一間距大于第二間距或第三間距，第二 和第三間距基^f目同。第二或第三間距的尺寸小于用于形成第一和第二 結(jié)構(gòu)的漆光設(shè)備的最大分辨率。


圖1A到1C是描述傳統(tǒng)二次曝光蝕刻技術(shù)的示意圖。 圖2到9是描述根據(jù)本發(fā)明一個(gè)實(shí)施方案形成半導(dǎo)體器件的硬掩模 圖案的方法的截面圖。
具體實(shí)施方式
將參照附圖進(jìn)行描述^本發(fā)明的一個(gè)具體實(shí)施方案。 參照?qǐng)D2，半導(dǎo)體襯底IO包括M單元區(qū)域Ce11、選擇晶體管區(qū)域 ST和外圍區(qū)域Peri。存儲(chǔ)單元區(qū)域Cell是形成單元晶體管的區(qū)域。選擇
晶體管區(qū)域ST包括漏線擇線(DSL)和源絲擇線(SSL)。外圍區(qū)域Peri 包括夕卜圍電路。在半導(dǎo)體襯底100上形成蝕刻目標(biāo)層101。蝕刻目標(biāo)層101包括SUt 層101a、用于浮置柵極的導(dǎo)電層101b、介電層101c、用于控制柵極的導(dǎo) 電層101d和絕緣層101e。該實(shí)施方案通過(guò)用以下方法描述其中硬掩模 圖案用于形成存儲(chǔ)單元和晶體管的柵極圖案。第一硬掩模層102A形成在 蝕刻目標(biāo)層101上。第一硬掩模層102A包括無(wú)定形碳。第a掩模層102B形成在第一硬掩模層102A上。第二硬掩^ 102B包括SiON或氮化物。隨后將多晶硅層103形成在第4掩模102B 上。參照?qǐng)D3,底部抗^JN"涂布(BARC)層104形成在多晶珪層103上。 在將光刻膠涂布到BARC層104上之后，進(jìn)行瀑光和顯影處理以形成第 一光刻膠圖案105。參照?qǐng)D4，蝕刻工藝采用第一光刻膠圖案105作為掩模進(jìn)行，以 蝕刻BARC層104和多晶硅層103，使第二硬掩絲102B暴露。這樣由 多晶硅層103形成多晶硅圖案103P。第一光刻膠圖案105和BARC層104 通過(guò)剝離(strip)處理除去。參照?qǐng)D5，覆蓋層106形成在多晶硅圖案103P的側(cè)壁和頂部。該覆 蓋層106由無(wú)定形碳形成。覆蓋層106可以通過(guò)進(jìn)行30到70秒的預(yù)處 理過(guò)程、進(jìn)行5到15秒的膠粘層沉積處理、以及進(jìn)行2到10秒的/Ml 聚合物處理至少一次來(lái)形成。在此情況下，進(jìn)行該工藝所用的時(shí)間可以 根據(jù)覆蓋層106的厚度決定。在預(yù)處理之后進(jìn)行膠粘層沉積處理和氟碳 聚合物處理，可以進(jìn)一步進(jìn)行聚合物擊穿(break-through)處理。該聚 合物擊穿處理可以在有必凍—t菱蓋層106的輪廓更好時(shí)進(jìn)行或者在相鄰 覆蓋層106連接時(shí)進(jìn)行。如M蓋層106通過(guò)上述方法形成，則該;W 層形成為與多晶硅圖案103P共形，并且具有基本恒定的厚度。因此，覆 蓋層106的側(cè)壁基本是垂直的。參照?qǐng)D6,玻璃上旋涂(SOG)層107形成在包括覆蓋層106的表面上。 SOG層107填充圍繞多晶硅圖案103P的覆蓋層106之間的間隔。 參照?qǐng)D7,第二光刻膠圖案108形成在SOG層107上，以在存儲(chǔ)單 元區(qū)域Cell保留SOG層107,在存儲(chǔ)單元區(qū)域Cell中將要致密地形成 柵極圖案，并且除去其中不會(huì)致密地形成柵極圖案的其他區(qū)域中的 SOG層107(例如ST和Peri)。形成在選擇晶體管區(qū)域ST和外圍區(qū)域Peri上的SOG層107通過(guò)釆 用第二光刻膠圖案108由蝕刻工藝除去。在形成第二光刻膠圖案108之 前，可以形成BARC層以防止用于形成第二光刻膠圖案108的暴露工藝 中的漫>^射。優(yōu)選SOG層107通過(guò)濕法蝕刻工藝除去。如果SOG層107 通過(guò)干法蝕刻工藝除去，則第二硬掩模層102B可以使用氮化物(SiN)代替 摻雜氧的氮化物(SiON)沉積，以改進(jìn)用第二硬掩模層102B的蝕刻選擇性。參照?qǐng)D8，除去第二光刻膠圖案108。 SOG圖案107P形成在存儲(chǔ)單 元區(qū)域Cell,在存儲(chǔ)單元區(qū)域Cell中將要致密地形成柵極圖案?？梢圆?用氧氣等離子體除去第二光刻膠圖案108。在這種實(shí)施方式中也同時(shí)除去 覆蓋層106。因此，由于不需要除去覆蓋層106的附加工藝，處理時(shí)間可 以縮短并且可以節(jié)約成本。參照?qǐng)D9,通過(guò)采用多晶硅圖案103P和SOG圖案107P作為蝕刻掩模 的蝕刻工藝順序蝕刻第二硬掩模層102B和第一硬掩模層102A。除去多 晶硅圖案103P和SOG圖案107P。形成包括第一和第二硬掩模的硬掩模 圖案102P。蝕刻目標(biāo)層101通過(guò)采用硬掩模圖案102P進(jìn)行蝕刻以在存 儲(chǔ)單元區(qū)域Cell 、選擇晶體管區(qū)域ST和外圍區(qū)域Peri形成柵極圖案。如上述在有關(guān)快閃存儲(chǔ)器件中進(jìn)行柵極蝕刻處理的內(nèi)容中已經(jīng)描述 了本發(fā)明。但是本發(fā)明可以應(yīng)用于其他類(lèi)型的蝕刻工藝中，例如隔離溝 槽蝕刻工藝和接觸蝕刻工藝。本發(fā)明還可以應(yīng)用于各種半導(dǎo)體器件，例 如DRAM、 SRAM、 NAND快閃存儲(chǔ)器或NOR快閃存儲(chǔ)器。如上所述，根據(jù)本發(fā)明，使用光刻膠圖案通過(guò)暴光工藝形成第一圖 案，采用無(wú)定形碳將覆蓋層(或隔離物)形成在第一圖案的側(cè)壁上，填充第一圖案之間的間隔，由此形成第二硬掩模圖案。因此可以形成間距小于 膝光設(shè)備的M率的掩模。
此外，可以通過(guò)單次爆光法而非二次曝光法形成具有致密圖案和靈 敏的空間成像套刻精度的單元困案。因此可以防止由二次膝光法中小的 空間成像套刻容限而引起的圖案尺寸變化。此外，由于隔離物使用無(wú)定形碳形成，因此可以減少處理步驟的數(shù) 目，可以縮短處理時(shí)間和可以節(jié)約成本。本發(fā)明的上述實(shí)施方案只是描述性的，而非限制性。可以有各種變 化和等同方案，鑒于本發(fā)明的公開(kāi)，其他顯而易見(jiàn)的添加、減少或改進(jìn) 視為落入所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種在半導(dǎo)體器件上形成硬掩模圖案的方法，所述方法包括在半導(dǎo)體襯底上形成第一硬掩模層和第二硬掩模層；在所述第二硬掩模層上形成第一類(lèi)型的第一和第二圖案；在所述第一類(lèi)型的第一和第二圖案上分別形成第一和第二覆蓋層，所述第一和第二覆蓋層與相應(yīng)的第一類(lèi)型圖案共形，第一和第二覆蓋層限定它們彼此之間的間隔，并且設(shè)置為暴露下面的層；形成填充層以填充第一和第二覆蓋層之間限定的間隔；除去所述第一和第二覆蓋層以提供第一類(lèi)型的第一圖案、第一類(lèi)型的第二圖案、和設(shè)置在第一類(lèi)型的第一和第二圖案之間的附加圖案；和使用所述第一類(lèi)型的第一圖案、第一類(lèi)型的第二圖案、和附加圖案蝕刻所述第二硬掩模層和第一硬掩模層以得到硬掩模圖案。
2. 權(quán)利要求1的方法，其中所述襯底限定了致密區(qū)和隔離區(qū)，所述 致密區(qū)每單位面積具有比隔離區(qū)更多的晶體管，所述方法進(jìn)一步包括在填充區(qū)域上提供第二類(lèi)型的圖案，其中所述第二類(lèi)型的圖案覆蓋 在致密區(qū)并i暴露隔離區(qū)，以使提供在隔離區(qū)的部分填充層暴露；和 除去隔離區(qū)中暴露的填充層，同時(shí)使致密區(qū)中的填充層保持完整。
3. 權(quán)利要求2的方法，進(jìn)一步包括除去所述第二類(lèi)型的圖案，其中所述第一和第二覆蓋層采用相同的 方法除去以除去第二類(lèi)型的圖案。
4. 權(quán)利要求1的方法，其中所述第一和第二覆蓋層釆用無(wú)定形碳形成。
5. 權(quán)利要求l的方法，其中所述第一和第二覆蓋層設(shè)置為具有基本 相同的厚度。
6. 權(quán)利要求l的方法，其中所述第一硬掩模層由無(wú)定形碳形成。
7. 權(quán)利要求1的方法，其中所述第二硬掩模層由SiON形成。
8. 權(quán)利要求l的方法，其中所述第4掩模層由氮化物形成。
9. 權(quán)利要求1的方法，其中所述第一類(lèi)型的第一和第二困案由多晶 硅形成，其中所述下面的層是第二硬4^模層。
10. 權(quán)利要求l的方法，其中所述填充層由玻璃上旋涂形成(SOG)。
11. 一種在半導(dǎo)體器件上形成硬掩模圖案的方法，所述方法包括 在半導(dǎo)體襯底上形成第 一硬l^模層；在所迷第一硬^^模層上形成第一和第二結(jié)構(gòu)，所述第一和第二結(jié)構(gòu) 用相同的材料形成，第一和第二結(jié)構(gòu)限定第一間距；在所述第一和第二結(jié)構(gòu)上分別形成第一和第二覆蓋層，所述第一和 第二覆蓋層分別與第一和第二結(jié)構(gòu)共形，第一和第二襲蓋層限定它們彼 此之間的間隔，并且設(shè)置為暴露下面的層；形成填充層以填充所述第 一和第二覆蓋層之間限定的間隔；除去第一和第二覆蓋層以提供第一結(jié)構(gòu)、第二結(jié)構(gòu)和設(shè)置在第一和 第二結(jié)構(gòu)之間的第三結(jié)構(gòu)，所述第一和第三結(jié)構(gòu)限定第二間距，第二和 第三結(jié)構(gòu)限定第三間距；和使用第 一、第二和第三結(jié)構(gòu)蝕刻所述第一硬掩模層以分別得到第一、第二和第三;SM^模圖案。
12. 權(quán)利要求ll的方法，進(jìn)一步包括在第一硬掩模層之下提供第二硬掩模層，其中所述蝕刻步驟包括 蝕刻第一和第二硬掩模層以得到第一、第二和第三硬掩模圖案，各個(gè) 硬掩模圖案都包括第一和第二硬掩模層。
13. 權(quán)利要求11的方法，其中所述襯底限定了致密區(qū)和隔離區(qū)，所 述致密區(qū)每單位面積具有比隔離區(qū)更多的晶體管，所述方法進(jìn)一步包括在填充區(qū)域上提供圖案，其中所述圖案覆蓋在致密區(qū)并且暴露隔離 區(qū)，以使提供在隔離區(qū)的部分填充層暴露；和除去隔離區(qū)中暴露的填充層，同時(shí)使致密區(qū)中的填充層保持完整。
14. 權(quán)利要求13的方法，其中所述填充層包括玻璃上旋涂層。
15. 權(quán)利要求14的方法，其中所述圖案是光刻膠圖案。
16. 權(quán)利要求15的方法，其中所述圖案以及第一和第二覆蓋層使用 相同的方法除去。
17. 權(quán)利要求11的方法，其中所述第一間距大于第二間距或第三 間距，第二和第三間距基本相同。
18.權(quán)利要求17的方法，其中所述第二或第三間距的尺寸小于用于 形成所述第 一和第二結(jié)構(gòu)的膝光設(shè)備的最大分辨率。
全文摘要
一種在半導(dǎo)體器件上形成硬掩模圖案的方法，包括在半導(dǎo)體襯底上形成第一硬掩模層；在所述第一硬掩模層上形成第一和第二結(jié)構(gòu)，所述第一和第二結(jié)構(gòu)用相同的材料形成，第一和第二結(jié)構(gòu)限定第一間距；在所述第一和第二結(jié)構(gòu)上分別形成第一和第二覆蓋層，所述第一和第二覆蓋層分別與第一和第二結(jié)構(gòu)共形，第一和第二覆蓋層限定它們彼此之間的間隔，并且設(shè)置為暴露下面的層；形成填充層以填充所述第一和第二覆蓋層之間限定的間隔；除去第一和第二覆蓋層以提供第一結(jié)構(gòu)、第二結(jié)構(gòu)和設(shè)置在第一和第二結(jié)構(gòu)之間的第三結(jié)構(gòu)，所述第一和第三結(jié)構(gòu)限定第二間距，第二和第三結(jié)構(gòu)限定第三間距；和使用第一、第二和第三結(jié)構(gòu)蝕刻所述第一硬掩模層以分別得到第一、第二和第三硬掩模圖案。
文檔編號(hào)G03F1/14GK101154031SQ20071000060
公開(kāi)日2008年4月2日 申請(qǐng)日期2007年1月9日 優(yōu)先權(quán)日2006年9月29日
發(fā)明者鄭宇榮 申請(qǐng)人:海力士半導(dǎo)體有限公司