專利名稱：液晶顯示面板中源極驅(qū)動器的接收器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明相關(guān)于液晶顯示面板中源極驅(qū)動器的接收器，尤指一種可降低信號不同步的液晶顯示面板中源極驅(qū)動器的接收器。
背景技術(shù)：
隨著顯示技術(shù)的快速發(fā)展，平面顯示器(fla tpanel displays FPD)已逐漸取代傳統(tǒng)的陰極射線管顯示器(cathode ray tube，CRT)，且被廣泛地應(yīng)用于筆記本型計算機(jī)、個人數(shù)字助理(personal digital assistants，PDA)、平面電視或移動電話等電子裝置中。常見的平面顯示器包含薄膜晶體管(thinfilm transistor，TFT)液晶顯示器，低溫多晶硅(lowt emperature polysilicon，LTPS)液晶顯示器和有機(jī)發(fā)光二極管(organic light emittingdiode，OLED)顯示器等。顯示器的驅(qū)動系統(tǒng)包含時序控制器(timingcontroller)、源極驅(qū)動器(source driver)、柵極驅(qū)動器(gate driver)，以及用來傳遞不同信號的信號線(如時鐘信號線、數(shù)據(jù)信號線和控制信號線)。
請參考圖1和圖2，圖1為先前技術(shù)中L型(L-configuration)液晶顯示器10的示意圖，而圖2為先前技術(shù)中T型(T-configuration)液晶顯示器20的示意圖。液晶顯示器10和20皆包含LCD面板12、時序控制器14、多個柵極驅(qū)動器16、多個源極驅(qū)動器CD1-CDn、以及多條信號線。時序控制器14可產(chǎn)生相關(guān)于LCD面板12欲顯示圖像的數(shù)據(jù)信號DATA1-DATAm、用來設(shè)定源極驅(qū)動器CD1-CDn的接腳電位的設(shè)定信號、以及用來驅(qū)動LCD面板12的時鐘信號CLK和控制信號。圖1和圖2中所示的設(shè)定信號包含信號DATAPOL、信號SHL和信號SHR，分別用來設(shè)定源極驅(qū)動器CD1-CDn的數(shù)據(jù)反轉(zhuǎn)(data-inversion)接腳、左移(shift-left)接腳和右移(shift-right)接腳。此外，還可使用驅(qū)動系統(tǒng)中的拉高(pull-high)或拉低(pull-low)電阻來設(shè)定源極驅(qū)動器CD1-CDn的接腳。圖1和圖2中所示的控制信號包含鎖相控制(latchcontrol)信號LD、極性控制(polarity control)信號POL、以及起始脈沖(start pulse)信號SP。起始脈沖信號SP是通過晶體管-晶體管邏輯(transistor-t ransistor logic，TTL)接口、互補(bǔ)金屬氧化物半導(dǎo)體晶體管(complementary-metal-oxide-semiconductor，CMOS)接口或其它兼容接口的信號線傳遞至源極驅(qū)動器CD1，接著再依序傳遞至源極驅(qū)動器CD2-CDn。時鐘信號CLK、設(shè)定信號(如信號DATAPOL、信號SHL和信號SHR)，其它控制信號(如鎖相控制信號LD和極性控制信號POL)，以及數(shù)據(jù)信號DATA1-DATAm是通過低擺幅差動信號(reduced swing differential signaling，RSDS)接口中相對應(yīng)的信號線傳遞至源極驅(qū)動器CD1-CDn。其中，設(shè)定信號(如信號DATAPOL、信號SHL和信號SHR)亦可使用硬連接(hard-wired)的方式設(shè)定源極驅(qū)動器CD1-CDn的接腳?？刂菩盘?如鎖相控制信號LD和極性控制信號POL)亦可通過TTL接口、CMOS接口或其它兼容接口來傳遞。
請參考圖3，圖3為先前技術(shù)的液晶顯示器10和20中源極驅(qū)動器的功能方塊圖。液晶顯示器10和20的源極驅(qū)動器包含處理單元32和RSDS接收器34。RSDS接收器34可接收時序控制器14所產(chǎn)生的數(shù)據(jù)信號DATA1-DATAm和時鐘信號CLK，并將接收到的信號傳至處理單元32。處理單元32包含輸出緩沖器(outpu tbuffer)、模擬/數(shù)字轉(zhuǎn)換器(digital-to-analog converter，DAC)及數(shù)據(jù)閂鎖器(data latch)，可接收時序控制器14所產(chǎn)生的控制信號及設(shè)定信號，以及輸出緩沖器、模擬/數(shù)字轉(zhuǎn)換器和數(shù)據(jù)閂鎖器運(yùn)作時所需的供給電壓和伽馬參考電壓(gamma reference voltage)。控制信號可包含極性控制(polarity control)信號POL、起始脈沖(start pulse)信號SP和閂鎖控制(latch control)信號LD。設(shè)定信號可包含信號DATAPOL、信號SHL、/SHR、信號CSR、信號CS和信號LPC，分別用來設(shè)定源極驅(qū)動器的數(shù)據(jù)反轉(zhuǎn)(data-inversion)接腳、左移/右移(shift-left/right)接腳，電荷分享/回收起始(charge sharing/recycling enable)接腳、頻道選擇(channel select)接腳和低電源控制(low power control)接腳。供給電壓可包含輸入電壓VCC、GND、VDDA和GNDA。伽馬參考電壓可包含輸入電壓VGMA。
在先前技術(shù)的液晶顯示器10和20中，數(shù)據(jù)信號、控制信號、設(shè)定信號和時鐘信號是通過RSDS接口、TTL接口或CMOS接口中相對應(yīng)的信號線來傳遞。RSDS/TTL/CMOS接口能提供總線式(bus type)的數(shù)據(jù)傳輸，容易造成信號不同步(signal skewing)的情形，因此不容易調(diào)整設(shè)置時間(setup time)或維持時間(hold time)等時間參數(shù)。因此，在高速率及高分辨率的應(yīng)用中，先前技術(shù)的液晶顯示器無法提升其數(shù)據(jù)速率或時鐘速率。此外，隨著大尺寸應(yīng)用的需求逐漸增加，設(shè)置信號線的印刷電路板(printed circuit board，PCB)也越來越大，由于先前技術(shù)的液晶顯示器通過不同信號線來分別傳遞時鐘信號和數(shù)據(jù)信號，信號從時序控制器傳至不同源極驅(qū)動器時會遇到不同程度的信號延遲，因此信號之間的同步和時間參數(shù)的調(diào)整也更加困難。在先前技術(shù)的液晶顯示器10和20中，不同信號是通過個別的信號線來傳遞，因此會占據(jù)印刷電路板極大的空間。在高速率的應(yīng)用中，先前技術(shù)的液晶顯示器10和20亦無法達(dá)成控制信號和時鐘信號之間的同步。同時，為了使源極驅(qū)動器能正常運(yùn)作，先前技術(shù)需要使用設(shè)定信號來設(shè)定源極驅(qū)動器中不同接腳，例如左移接腳、右移接腳、數(shù)據(jù)反轉(zhuǎn)接腳、低電源控制接腳和電荷分享/回收起始接腳等。因此，源極驅(qū)動器的接腳數(shù)目會增加而接腳間距(pinpitch)會減少，如此會降低接合制程(bonding process)的良率，增加液晶顯示器的生產(chǎn)成本。

發(fā)明內(nèi)容
本發(fā)明提供一種用于液晶顯示面板中源極驅(qū)動器的接收器，其包含轉(zhuǎn)換器，用來將兩對差動信號從第一格式轉(zhuǎn)換為第二格式；比較電路，耦接于該轉(zhuǎn)換器，用來依據(jù)具該第二格式的兩對差動信號之間的差異來產(chǎn)生多個參考信號；以及解碼電路，耦接于該比較電路，用來依據(jù)該多個參考信號來產(chǎn)生多個數(shù)據(jù)信號和多個控制信號。
本發(fā)明還提供一種液晶顯示面板的源極驅(qū)動器，其包含接收器，用來接收多個差動信號，其包含比較器，用來比較該多個差動信號并輸出相對應(yīng)的多個比較信號；以及解碼器，用來依據(jù)該多個比較信號來產(chǎn)生多個圖像數(shù)據(jù)信號和多個控制信號；以及處理器，用來依據(jù)該多個圖像數(shù)據(jù)信號和該多個控制信號來產(chǎn)生該液晶顯示面板的驅(qū)動信號，該處理器包含數(shù)據(jù)閂鎖器，用來鎖存該多個圖像數(shù)據(jù)信號；數(shù)字/模擬轉(zhuǎn)換器，用來將該多個圖像數(shù)據(jù)信號轉(zhuǎn)換為多個模擬信號；以及輸出緩沖器，用來提升該多個模擬信號的驅(qū)動能力。


圖1為先前技術(shù)中L型液晶顯示器的示意圖。
圖2為先前技術(shù)中T型液晶顯示器的示意圖。
圖3為先前技術(shù)的液晶顯示器中源極驅(qū)動器的功能方塊圖。
圖4為本發(fā)明的液晶顯示器中源極驅(qū)動器的功能方塊圖。
圖5為本發(fā)明第一實(shí)施例中比較電路的電路圖。
圖6為本發(fā)明第二實(shí)施例中比較電路的電路圖。
圖7為對應(yīng)于本發(fā)明第一及第二實(shí)施例中比較電路的真值表。
圖8為依據(jù)圖7的真值表所得到的數(shù)據(jù)對應(yīng)的表格。
圖9為本發(fā)明第三實(shí)施例中比較電路的電路圖。
圖10為本發(fā)明第四實(shí)施例中比較電路的電路圖。
圖11為對應(yīng)于本發(fā)明第三及第四實(shí)施例中比較電路的真值表。
10、20 液晶顯示器12 LCD面板14 時序控制器16 柵極驅(qū)動器CD1-CDn、40 源極驅(qū)動器50 比較電路32、42 處理單元 34、4 4 接收器52 轉(zhuǎn)換器56 解碼電路C1-C6比較器RA-RD電阻具體實(shí)施方式
請參考圖4，圖4為本發(fā)明中液晶顯示器中源極驅(qū)動器40的功能方塊圖。源極驅(qū)動器40包含處理單元42和接收器44。接收器44包含轉(zhuǎn)換器(converter)52、比較電路50和解碼電路56，可接收兩對差動信號IDD1和IDD2。差動信號IDD1和IDD2對應(yīng)于從時序控制器傳來且包含數(shù)據(jù)信號、控制信號和設(shè)定信號的嵌入式信號。接收器44的轉(zhuǎn)換器52可包含電流-電壓轉(zhuǎn)換器(current-to-voltage converter)，用來將兩對差動電流信號IDD1和IDD2轉(zhuǎn)換為兩對差動電壓信號VDD1和VDD2。接收器4 4的比較電路50再依據(jù)差動電壓信號VDD1和VDD2來產(chǎn)生相對應(yīng)的參考信號VREF。接收器44的解碼電路56則依據(jù)參考信號VREF來產(chǎn)生相對應(yīng)的數(shù)據(jù)信號、控制信號、時鐘信號和設(shè)定信號至處理單元42。
處理單元42包含輸出緩沖器、模擬/數(shù)字轉(zhuǎn)換器及數(shù)據(jù)閂鎖器，可接收由接收器44所產(chǎn)生的數(shù)據(jù)信號、控制信號、時鐘信號及設(shè)定信號、以及輸出緩沖器、模擬/數(shù)字轉(zhuǎn)換器和數(shù)據(jù)閂鎖器運(yùn)作時所需的供給電壓和伽馬參考電壓?？刂菩盘柨砂V鎖控制信號LD、極性控制信號POL和起始脈沖信號SP。設(shè)定信號可包含信號DATAPOL、信號SHL/SHR、信號CSR、信號CS和信號LPC，分別用來設(shè)定源極驅(qū)動器40的數(shù)據(jù)反轉(zhuǎn)接腳、左移/右移接腳、電荷分享/回收起始接腳、頻道選擇接腳和低電源控制接腳。供給電壓可包含輸入電壓VCC、GND、VDDA和GNDA。伽馬參考電壓可包含輸入電壓VGMA。各種數(shù)據(jù)信號、控制信號、時鐘信號及設(shè)定信號的定義和功能為本領(lǐng)域技術(shù)人員所已知，在此不另加贅述。
請參考圖5和圖6，圖5為本發(fā)明第一實(shí)施例中比較電路50的電路圖，而圖6為本發(fā)明第二實(shí)施例中比較電路50的電路圖。圖5和圖6的比較電路50皆包含比較器C1-C4及電阻RA-RD。比較電路50的端點(diǎn)A-D耦接于轉(zhuǎn)換器52，使得差動電壓信號VDD1是施加于端點(diǎn)A和端點(diǎn)D之上，而差動電壓信號VDD2是施加于端點(diǎn)B和端點(diǎn)C之上。端點(diǎn)A和端點(diǎn)C代表比較器C1的輸入端，端點(diǎn)B和端點(diǎn)C代表比較器C2的輸入端，端點(diǎn)C和端點(diǎn)D代表比較器C3的輸入端，而端點(diǎn)A和端點(diǎn)D代表比較器C4的輸入端。電阻RA和電阻RD串接于端點(diǎn)A和端點(diǎn)D之間，而電阻RB和電阻RC串接于端點(diǎn)B和端點(diǎn)C之間。兩電流循環(huán)IAD和IBC(由圖5和圖6中的箭頭來表示)可通過電阻RA-RD來產(chǎn)生差動電壓信號VDD1和差動電壓信號VDD2，因此比較器C1-C4輸入端的電壓是相關(guān)于差動電壓信號VDD1和VDD2的值。比較器C1-C4可依據(jù)其輸入端的電壓分別產(chǎn)生相對應(yīng)的輸出參考電壓VAC、VBC、VCD、和VAD，使得本發(fā)明的解碼電路56可依據(jù)輸出參考電壓VAC、VBC、VCD、和VAD來產(chǎn)生相對應(yīng)的數(shù)據(jù)信號、控制信號、時鐘信號及設(shè)定信號。在本發(fā)明第一實(shí)施例中，電阻RA和電阻RD之間的一端點(diǎn)耦接于電阻RB和電阻RC之間的一端點(diǎn)，如圖5所示。在本發(fā)明第二實(shí)施例中，電阻RA和電阻RD之間的一端點(diǎn)并未耦接于電阻RB和電阻RC之間的一端點(diǎn)，如圖6所示。
請參考圖7，圖7為對應(yīng)于本發(fā)明第一及第二實(shí)施例中比較電路50的真值表。在圖7中，電流循環(huán)IAD和IBC的單位由I來表示，“+”代表電流的流向和箭頭方向相同，而“-”代表電流的流向和箭頭方向相反。比較器C1-C4的輸出參考電壓VAC、VBC、VCD、和VAD由邏輯電平來表示，其中“1”代表高邏輯電平的輸出，“0”代表低邏輯電平的輸出，而當(dāng)比較器C1-C4無法依據(jù)輸入信號來產(chǎn)生邏輯輸出時，由“？”來代表此時的未知狀態(tài)(unknown state)。解碼電路56所解碼的數(shù)據(jù)亦由邏輯電平來表示，其中“1”代表高邏輯電平的輸出，而“0”代表低邏輯電平的輸出。
請參考圖8，圖8為依據(jù)圖7的真值表所得到的數(shù)據(jù)對應(yīng)(data mapping)的表格。依據(jù)解碼數(shù)據(jù)Data[1，0]和時鐘信號CLK的邏輯電平，可在一時鐘周期內(nèi)(CLK＝1連同CLK＝0)得到16種不同的數(shù)據(jù)對應(yīng)。因此，本發(fā)明的解碼電路56可依據(jù)不同的數(shù)據(jù)對應(yīng)來產(chǎn)生相對應(yīng)的數(shù)據(jù)信號、控制信號和設(shè)定信號。
請參考圖9和圖10，圖9為本發(fā)明第三實(shí)施例中比較電路50的電路圖，而圖10為本發(fā)明第四實(shí)施例中比較電路50的電路圖。圖9和圖10的比較電路50皆包含比較器C1-C6及電阻RA-RD。比較電路50的端點(diǎn)A-D耦接于轉(zhuǎn)換器52，使得差動電壓信號VDD1是施加于端點(diǎn)A和端點(diǎn)D之上，而差動電壓信號VDD2是施加于端點(diǎn)B和端點(diǎn)C之上。端點(diǎn)A和端點(diǎn)C代表比較器C1的輸入端，端點(diǎn)B和端點(diǎn)C代表比較器C2的輸入端，端點(diǎn)C和端點(diǎn)D代表比較器C3的輸入端，端點(diǎn)A和端點(diǎn)D代表比較器C4的輸入端，端點(diǎn)A和端點(diǎn)B代表比較器C5的輸入端，而端點(diǎn)B和端點(diǎn)D代表比較器C6的輸入端。電阻RA和電阻RD串接于端點(diǎn)A和端點(diǎn)D之間，電阻RB和電阻RC串接于端點(diǎn)B和端點(diǎn)C之間。兩電流循環(huán)IAD和IBC(由圖9和圖10中的箭頭來表示)可通過電阻RA-RD來產(chǎn)生差動電壓信號VDD1和差動電壓信號VDD2，因此比較器C1-C6輸入端的電壓是相關(guān)于差動電壓信號VDD1和VDD2的值。比較器C1-C6可依據(jù)其輸入端的電壓分別產(chǎn)生相對應(yīng)的輸出參考電壓VAC、VBC、VCD、VAD、VAB和VBD，使得本發(fā)明的解碼電路56可依據(jù)輸出參考電壓VAC、VBC、VCD、VAD、VAB和VBD來產(chǎn)生相對應(yīng)的數(shù)據(jù)信號、控制信號、時鐘信號及設(shè)定信號。在本發(fā)明第三實(shí)施例中，電阻RA和電阻RD之間的一端點(diǎn)耦接于電阻RB和電阻RC之間的一端點(diǎn)，如圖9所示。在本發(fā)明第四實(shí)施例中，電阻RA和電阻RD之間的一端點(diǎn)并未耦接于電阻RB和電阻RC之間的一端點(diǎn)，如圖10所示。
請參考圖11，圖11為對應(yīng)于本發(fā)明第三及第四實(shí)施例中比較電路50的真值表。在圖11中，電流循環(huán)IAD和IBC的單位由I來表示，“+”代表電流的流向和箭頭方向相同，而“-”代表電流的流向和箭頭方向相反。比較器C1-C6的輸出參考電壓VAV、VCD、VAC、VBD、VBC和VAD由邏輯電平來表示，其中“1”代表高邏輯電平的輸出，“0”代表低邏輯電平的輸出，而當(dāng)比較器C1-C6無法依據(jù)輸入信號來產(chǎn)生邏輯輸出時，由“？”來代表此時的未知狀態(tài)。解碼電路56所解碼的數(shù)據(jù)亦由邏輯電平來表示，其中“1”代表高邏輯電平的輸出，而“0”代表低邏輯電平的輸出。
請參考圖8，圖8亦為依據(jù)圖11的真值表所得到的數(shù)據(jù)對應(yīng)的表格。依據(jù)解碼數(shù)據(jù)Data[1，0]和時鐘信號CLK的邏輯電平，可在一時鐘周期內(nèi)(CLK＝1連同CLK＝0)得到16種不同的數(shù)據(jù)對應(yīng)。因此，本發(fā)明的解碼電路56可依據(jù)不同的數(shù)據(jù)對應(yīng)來產(chǎn)生相對應(yīng)的數(shù)據(jù)信號、控制信號和設(shè)定信號。
本發(fā)明將時鐘信號、控制信號和設(shè)定信號嵌入數(shù)據(jù)信號，再將嵌入式數(shù)據(jù)以兩對差動電流信號IDD1和IDD2的形式來傳遞。接著，本發(fā)明的轉(zhuǎn)換器將兩對差動電流信號IDD1和IDD2轉(zhuǎn)換為兩對差動電壓信號VDD1和VDD2。本發(fā)明的比較電路再依據(jù)差動電壓信號VDD1和VDD2來產(chǎn)生相對應(yīng)的參考信號VREF(如輸出參考電壓VAC、VBC、VCD、VAD、VBD和VAB)。最后，本發(fā)明的解碼電路依據(jù)參考信號VREF來產(chǎn)生相對應(yīng)的數(shù)據(jù)信號、控制信號、時鐘信號和設(shè)定信號。
因此，本發(fā)明可降低高速率應(yīng)用中的信號反射及信號不同步的情形，使得設(shè)置時間或維持時間等時間參數(shù)的調(diào)整更加容易。同時，由于設(shè)定信號亦嵌入數(shù)據(jù)信號之中，本發(fā)明中源極驅(qū)動器的接腳間隙可加大，如此接合制程亦會具較高良率。本發(fā)明提供一種不復(fù)雜且低成本的數(shù)據(jù)傳輸方法，同時亦可增加顯示器中數(shù)據(jù)傳輸?shù)男省?br> 以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種用于液晶顯示面板中源極驅(qū)動器的接收器，其包含轉(zhuǎn)換器，用來將兩對差動信號從第一格式轉(zhuǎn)換為第二格式；比較電路，耦接于該轉(zhuǎn)換器，用來依據(jù)具該第二格式的兩對差動信號之間的差異來產(chǎn)生多個參考信號；以及解碼電路，耦接于該比較電路，用來依據(jù)該多個參考信號來產(chǎn)生多個數(shù)據(jù)信號和多個控制信號。
2.根據(jù)權(quán)利要求1所述的接收器，其中該控制信號包含一時鐘信號及多個設(shè)定信號。
3.根據(jù)權(quán)利要求1所述的接收器，其中該轉(zhuǎn)換器包含電流一電壓轉(zhuǎn)換器，用來將兩對差動電流信號轉(zhuǎn)換為兩對差動電壓信號。
4.根據(jù)權(quán)利要求3所述的接收器，其中該比較電路包含多個電阻，用來依據(jù)該兩對差動電壓信號來產(chǎn)生多個輸入信號；以及多個比較器，耦接于該多個電阻中相對應(yīng)的電阻，用來接收相對應(yīng)的輸入信號以產(chǎn)生該多個參考信號。
5.根據(jù)權(quán)利要求4所述的接收器，其中該比較電路依據(jù)相對應(yīng)輸入信號的值來產(chǎn)生具高邏輯電位或具低邏輯電位的該多個參考信號。
6.根據(jù)權(quán)利要求4所述的接收器，其中該比較電路依據(jù)相對應(yīng)輸入信號的值來產(chǎn)生包含具高邏輯電位或具低邏輯電位的該多個參考信號的查找表。
7.根據(jù)權(quán)利要求6所述的接收器，其中該解碼電路依據(jù)該查找表來產(chǎn)生該多個數(shù)據(jù)信號、多個控制信號和一時鐘信號。
8.根據(jù)權(quán)利要求6所述的接收器，其中該解碼電路還依據(jù)該查找表來產(chǎn)生多個設(shè)定信號至該源極驅(qū)動器。
9.根據(jù)權(quán)利要求4所述的接收器，其中該比較電路的第一及第四端是用來接收該兩對差動電壓信號中的第一對差動電壓信號，該比較電路的第二及第三端是用來接收該兩對差動電壓信號中的第二對差動電壓信號，該比較電路包含第一比較器，其包含第一輸入端，耦接于該比較電路的第一端；第二輸入端，耦接于該比較電路的第三端；以及輸出端，耦接于該解碼電路；以及第二比較器，其包含第一輸入端，耦接于該比較電路的第二端；第二輸入端，耦接于該比較電路的第三端；以及輸出端，耦接于該解碼電路；以及第三比較器，其包含第一輸入端，耦接于該比較電路的第三端；第二輸入端，耦接于該比較電路的第四端；以及輸出端，耦接于該解碼電路；以及第四比較器，其包含第一輸入端，耦接于該比較電路的第一端；第二輸入端，耦接于該比較電路的第四端；以及輸出端，耦接于該解碼電路；以及多個第一電阻，串接于該比較電路的第一端和第四端之間；以及多個第二電阻，串接于該比較電路的第二端和第三端之間。
10.根據(jù)權(quán)利要求9所述的接收器，其中兩第一電阻之間的一端點(diǎn)是耦接于兩第二電阻之間的一端點(diǎn)。
11.根據(jù)權(quán)利要求4所述的接收器，其中該比較電路的第一及第四端是用來接收該兩對差動電壓信號中的第一對差動電壓信號，該比較電路的第二及第三端是用來接收該兩對差動電壓信號中的第二對差動電壓信號，該比較電路包含第一比較器，其包含第一輸入端，耦接于該比較電路的第一端；第二輸入端，耦接于該比較電路的第三端；以及輸出端，耦接于該解碼電路；以及第二比較器，其包含第一輸入端，耦接于該比較電路的第二端；第二輸入端，耦接于該比較電路的第三端；以及輸出端，耦接于該解碼電路；以及第三比較器，其包含第一輸入端，耦接于該比較電路的第三端；第二輸入端，耦接于該比較電路的第四端；以及輸出端，耦接于該解碼電路；以及第四比較器，其包含第一輸入端，耦接于該比較電路的第一端；第二輸入端，耦接于該比較電路的第四端；以及輸出端，耦接于該解碼電路；以及第五比較器，其包含第一輸入端，耦接于該比較電路的第一端；第二輸入端，耦接于該比較電路的第二端；以及輸出端，耦接于該解碼電路；以及第六比較器，其包含第一輸入端，耦接于該比較電路的第二端；第二輸入端，耦接于該比較電路的第四端；以及輸出端，耦接于該解碼電路；以及多個第一電阻，串接于該比較電路的第一端和第四端之間；以及多個第二電阻，串接于該比較電路的第二端和第三端之間。
12.根據(jù)權(quán)利要求11所述的接收器，其中兩第一電阻之間的一端點(diǎn)是耦接于兩第二電阻之間的一端點(diǎn)。
13.一種液晶顯示面板的源極驅(qū)動器，其包含接收器，用來接收多個差動信號，其包含比較器，用來比較該多個差動信號并輸出相對應(yīng)的多個比較信號；以及解碼器，用來依據(jù)該多個比較信號來產(chǎn)生多個圖像數(shù)據(jù)信號和多個控制信號；以及處理器，用來依據(jù)該多個圖像數(shù)據(jù)信號和該多個控制信號來產(chǎn)生該液晶顯示面板的驅(qū)動信號，該處理器包含數(shù)據(jù)閂鎖器，用來鎖存該多個圖像數(shù)據(jù)信號；數(shù)字/模擬轉(zhuǎn)換器，用來將該多個圖像數(shù)據(jù)信號轉(zhuǎn)換為多個模擬信號；以及輸出緩沖器，用來提升該多個模擬信號的驅(qū)動能力。
14.根據(jù)權(quán)利要求13所述的源極驅(qū)動器，其中該解碼器產(chǎn)生包含一時鐘信號及多個設(shè)定信號的該多個控制信號。
15.根據(jù)權(quán)利要求13所述的源極驅(qū)動器，其中該接收器還包含轉(zhuǎn)換器，用來轉(zhuǎn)換該多個差動信號的格式。
16.根據(jù)權(quán)利要求13所述的源極驅(qū)動器，其中該接收器還包含電阻，耦接于該比較器，用來比較該多個差動信號。
17.根據(jù)權(quán)利要求13所述的源極驅(qū)動器，其中該比較器依據(jù)該多個差動信號的值來產(chǎn)生具高邏輯電位或具低邏輯電位的該多個比較信號。
18.根據(jù)權(quán)利要求17所述的源極驅(qū)動器，其中該比較器依據(jù)該多個差動信號的值來產(chǎn)生包含具高邏輯電位或具低邏輯電位的該多個比較信號的查找表。
19.根據(jù)權(quán)利要求18所述的源極驅(qū)動器，其中該解碼器依據(jù)該查找表來產(chǎn)生該多個圖像數(shù)據(jù)信號和該多個控制信號。
全文摘要
用于液晶顯示面板中源極驅(qū)動器的接收器包含轉(zhuǎn)換器、比較電路和解碼電路。轉(zhuǎn)換器將兩對差動電流信號轉(zhuǎn)換為兩對差動電壓信號。比較電路耦接于轉(zhuǎn)換器，用來依據(jù)兩對差動電壓信號之間的差異來產(chǎn)生多個參考信號。解碼電路耦接于比較電路，用來依據(jù)多個參考信號來產(chǎn)生相對應(yīng)的數(shù)據(jù)信號、時鐘信號、設(shè)定信號和個控制信號。
文檔編號G02F1/133GK101017651SQ20061014941
公開日2007年8月15日 申請日期2006年11月17日 優(yōu)先權(quán)日2006年2月7日
發(fā)明者林哲立 申請人:聯(lián)詠科技股份有限公司