專(zhuān)利名稱(chēng)：用于顯示板的基板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示板，特別涉及一種用于防止測(cè)試錯(cuò)誤的顯示板基板和制造該基板的方法。
背景技術(shù)：
通常，液晶顯示(LCD)板包括陣列基板、相對(duì)基板以及插入在其間的液晶層，并且將該液晶顯示板劃分為象素區(qū)域和界面區(qū)域。數(shù)據(jù)線、掃描線(即柵極線)、開(kāi)關(guān)元件和象素電極布置在象素區(qū)域中的陣列基板上。數(shù)據(jù)焊盤(pán)和柵極焊盤(pán)布置在界面區(qū)域中的陣列基板上，并分別從數(shù)據(jù)驅(qū)動(dòng)芯片和掃描驅(qū)動(dòng)芯片接收數(shù)據(jù)信號(hào)和掃描信號(hào)。
在形成在母基板上的陣列基板的制造完成時(shí)，進(jìn)行陣列測(cè)試和目視檢查(V/I)。陣列測(cè)試在陣列基板上進(jìn)行線的測(cè)試，目視檢查(V/I)進(jìn)行陣列基板的電和光學(xué)測(cè)試。通常，用于陣列測(cè)試的焊盤(pán)布置在母基板的切割線的外部，用于V/I的焊盤(pán)布置在切割線的內(nèi)部，用于陣列測(cè)試和V/I的線在切割線的內(nèi)部。
當(dāng)陣列測(cè)試完成時(shí)，將母基板沿切割線切割，然后進(jìn)行V/I。陣列測(cè)試和V/I通過(guò)諸如2G2D方法、2G3D方法等測(cè)試方法進(jìn)行。在2G2D方法中，兩個(gè)不同的信號(hào)施加到掃描線，以及兩個(gè)不同的信號(hào)施加到數(shù)據(jù)線。在2G3D方法中，兩個(gè)不同的信號(hào)施加到柵極線，以及三個(gè)不同的信號(hào)施加到數(shù)據(jù)線。

發(fā)明內(nèi)容
本發(fā)明公開(kāi)了一種用于顯示器件的板，其較少地傾向于發(fā)生測(cè)試錯(cuò)誤，以及制造該板的方法。
在本發(fā)明的一個(gè)方面中，用于顯示器件的板包括耗散靜電荷的短路棒和第一和第二測(cè)試棒。信號(hào)線被劃分為電連接到第一測(cè)試棒的第一信號(hào)線組和電連接到第二測(cè)試棒的第二信號(hào)線組。浮置(floating)晶體管形成在短路棒和第二信號(hào)線組的信號(hào)線之間。
在本發(fā)明的另一個(gè)方面中，公開(kāi)了一種制造用于顯示器件的板的方法。第一導(dǎo)電圖案形成在基板上，并包括電浮置柵極、第一測(cè)試線。第一絕緣層形成在第一導(dǎo)電圖案上。第二導(dǎo)電圖案形成在第一絕緣層上，并包括短路棒、連接到第二短路棒的源極、漏極、連接到漏極的數(shù)據(jù)線。電浮置柵極、源極和漏極形成晶體管。第二絕緣層形成在第二導(dǎo)電圖案的上方。第一接觸孔經(jīng)由第一絕緣層和第二絕緣層形成以露出(expose)第二短路棒。第二接觸孔經(jīng)由第二絕緣層形成以露出(expose)數(shù)據(jù)線。第三導(dǎo)電圖案形成在第二絕緣層上，并包括經(jīng)由第一接觸孔和第二接觸孔電互連第二短路棒和數(shù)據(jù)線的接觸部分。


本發(fā)明的上述和其他優(yōu)點(diǎn)將通過(guò)參考所附附圖對(duì)示例性實(shí)施例進(jìn)行的詳細(xì)描述而更加明顯。
圖1為示出根據(jù)本發(fā)明一個(gè)實(shí)施例的顯示板的基板的平面圖。
圖2為示出了圖1的基板的放大平面圖。
圖3為沿圖2的線I-I’切割得到的截面圖。
圖4A至4D為示出了制造圖3的母基板的方法的截面圖。
圖5為示出根據(jù)本發(fā)明另一實(shí)施例的用于顯示板的基板的平面圖。
圖6為示出了圖5的基板的放大平面圖。
圖7A至7C為示出了根據(jù)本發(fā)明另一實(shí)施例的多種形狀的浮置TFT的平面圖。
具體實(shí)施例方式
現(xiàn)在將在下文中參考所附附圖更全面地描述本發(fā)明，其中本發(fā)明的實(shí)施例在附圖中示出。然而，本發(fā)明可以以許多不同的形式實(shí)施并且不應(yīng)當(dāng)解釋為限于此處所述的實(shí)施例。而是，提供這些實(shí)施例以便該公開(kāi)是全面和完整的，并將對(duì)于所屬領(lǐng)域的技術(shù)人員完全傳達(dá)本發(fā)明的范圍。同樣的附圖標(biāo)記在整個(gè)說(shuō)明書(shū)中表示同樣的元件。
圖1為示出根據(jù)本發(fā)明實(shí)施例的用于顯示器件的陣列基板100的平面圖。在陣列基板100上，形成第一短路棒211、第二短路棒212、第一陣列測(cè)試部分220、第二陣列測(cè)試部分230和劃線270。母基板(未示出)可以包括多于一個(gè)的陣列基板100。每個(gè)陣列基板100包括第一目視檢查(V/I)部分120和第二V/I部分130。數(shù)據(jù)線、掃描線、開(kāi)關(guān)元件和象素電極布置在象素區(qū)域110中。每個(gè)開(kāi)關(guān)元件電連接到相應(yīng)的數(shù)據(jù)線和掃描線。每個(gè)象素電極電連接到相應(yīng)的開(kāi)關(guān)元件。
第一V/I部分120包括第一V/I焊盤(pán)121、第一V/I線123和第一驅(qū)動(dòng)芯片焊盤(pán)125。第一驅(qū)動(dòng)芯片(未示出)布置在第一驅(qū)動(dòng)芯片焊盤(pán)125上。數(shù)據(jù)線組合作為第一驅(qū)動(dòng)芯片焊盤(pán)組件125’。作為選擇，數(shù)據(jù)線可以被劃分為若干個(gè)第一驅(qū)動(dòng)芯片焊盤(pán)組件。第一驅(qū)動(dòng)芯片焊盤(pán)組件125’電連接到第一V/I焊盤(pán)121和第一V/I線123。第一V/I焊盤(pán)121包括利用3D方法的第一V/I數(shù)據(jù)焊盤(pán)、第二V/I數(shù)據(jù)焊盤(pán)和第三V/I數(shù)據(jù)焊盤(pán)。在3D方法中，第一、第二和第三V/I數(shù)據(jù)焊盤(pán)分別連接到第(3n-2)數(shù)據(jù)線、第(3n-1)數(shù)據(jù)線和第(3n)數(shù)據(jù)線，其中‘n’為自然數(shù)。
第二V/I部分130包括第二V/I焊盤(pán)131、第二V/I線133和第二驅(qū)動(dòng)芯片焊盤(pán)135。第二驅(qū)動(dòng)芯片(未示出)布置在第二驅(qū)動(dòng)芯片焊盤(pán)135上。掃描線組合作為第二驅(qū)動(dòng)芯片焊盤(pán)組件135’。作為選擇，掃描線可以組合為多個(gè)第二驅(qū)動(dòng)芯片焊盤(pán)組件。第二V/I焊盤(pán)131包括利用2G方法的第一V/I掃描焊盤(pán)和第二V/I掃描焊盤(pán)，并且第一和第二V/I掃描焊盤(pán)分別電連接到第(2n-1)掃描線和第(2n)掃描線，其中‘n’為自然數(shù)。
第一短路棒211電連接到數(shù)據(jù)線以通過(guò)數(shù)據(jù)線耗散陣列基板100中存儲(chǔ)的靜電荷。靜電荷可能在制造步驟(例如等離子體增強(qiáng)化學(xué)汽相沉積(PECVD)，濺射沉積等)期間產(chǎn)生并存儲(chǔ)在陣列基板100中。第一短路棒211為配置在陣列基板100的邊緣部分上的單根線。第一短路棒211基本上平行于掃描線延伸。
第二短路棒212電連接到掃描線以通過(guò)掃描線耗散在陣列基板100中存儲(chǔ)的靜電荷。靜電荷可能在陣列基板100的制造過(guò)程期間存儲(chǔ)在陣列基板100中。第二短路棒212為配置在陣列基板100的邊緣部分上的單根線。第二短路棒212基本上平行于數(shù)據(jù)線延伸。
第一陣列測(cè)試部分220將第一數(shù)據(jù)測(cè)試信號(hào)和第二數(shù)據(jù)測(cè)試信號(hào)施加到數(shù)據(jù)線。第一陣列測(cè)試部分220包括兩個(gè)數(shù)據(jù)測(cè)試焊盤(pán)(即第一數(shù)據(jù)測(cè)試焊盤(pán)221和第二數(shù)據(jù)測(cè)試焊盤(pán)222)，兩根數(shù)據(jù)測(cè)試線(即第一數(shù)據(jù)測(cè)試線223和第二數(shù)據(jù)測(cè)試線224)和多個(gè)浮置薄膜晶體管(TFT)。2D方法用于第一數(shù)據(jù)測(cè)試焊盤(pán)221和第二數(shù)據(jù)測(cè)試焊盤(pán)222。在2D方法中，兩個(gè)不同的數(shù)據(jù)測(cè)試信號(hào)施加到數(shù)據(jù)線。數(shù)據(jù)測(cè)試焊盤(pán)221將第一數(shù)據(jù)測(cè)試信號(hào)施加到奇數(shù)數(shù)據(jù)線，第二數(shù)據(jù)測(cè)試焊盤(pán)222將第二數(shù)據(jù)測(cè)試信號(hào)施加到偶數(shù)數(shù)據(jù)線。數(shù)據(jù)測(cè)試線223和224包括利用2D方法的第一數(shù)據(jù)測(cè)試線223和第二數(shù)據(jù)測(cè)試線224。第一數(shù)據(jù)測(cè)試線223連接到奇數(shù)數(shù)據(jù)線，第二數(shù)據(jù)測(cè)試線224連接到偶數(shù)數(shù)據(jù)線。浮置TFT布置在第一和第二數(shù)據(jù)測(cè)試線223和224與第一短路棒211之間的偶數(shù)數(shù)據(jù)線(或奇數(shù)數(shù)據(jù)線)上。
施加到奇數(shù)數(shù)據(jù)線的第一數(shù)據(jù)測(cè)試信號(hào)不施加到偶數(shù)數(shù)據(jù)線。每個(gè)浮置TFT控制第一數(shù)據(jù)測(cè)試信號(hào)。在圖1的基板中，配置在偶數(shù)數(shù)據(jù)線上的浮置TFT中斷第一數(shù)據(jù)測(cè)試信號(hào)。偶數(shù)數(shù)據(jù)線通過(guò)浮置TFT關(guān)于第一數(shù)據(jù)測(cè)試信號(hào)浮置。偶數(shù)數(shù)據(jù)線通過(guò)浮置TFT不與第一短路棒211電連接。第一數(shù)據(jù)測(cè)試信號(hào)施加到奇數(shù)數(shù)據(jù)線。使第一短路棒211與數(shù)據(jù)線電絕緣的刻蝕工序是不必要的。因此，防止了可能通過(guò)刻蝕工序發(fā)生的陣列測(cè)試錯(cuò)誤。
第二陣列測(cè)試部分230將掃描測(cè)試信號(hào)施加到掃描線。第二陣列測(cè)試部分230包括掃描測(cè)試焊盤(pán)(即第一掃描測(cè)試焊盤(pán)231和第二掃描測(cè)試焊盤(pán)232)和掃描測(cè)試線233和234(即第一掃描測(cè)試線233和第二掃描測(cè)試線234)。利用2G方法將第一掃描測(cè)試信號(hào)施加到第一和第二掃描測(cè)試焊盤(pán)231和232。在2G方法中，兩個(gè)不同的掃描測(cè)試信號(hào)施加到掃描線。第一掃描測(cè)試焊盤(pán)231將第一掃描測(cè)試信號(hào)施加到奇數(shù)掃描線，第二掃描測(cè)試焊盤(pán)232將第二掃描測(cè)試信號(hào)施加到偶數(shù)掃描線。第一掃描測(cè)試線233電連接到奇數(shù)掃描線，第二掃描測(cè)試線234電連接到偶數(shù)掃描線。
掃描測(cè)試線233和234與第二短路棒212之間的掃描線被刻蝕，以至于掃描測(cè)試線233和234與第二短路棒212之間的掃描線部分?jǐn)嚅_(kāi)以測(cè)試掃描線。因此，刻蝕工序防止了利用2G方法的陣列測(cè)試的錯(cuò)誤。
圖2為示出了圖1的陣列基板110的部分放大平面圖。參考圖1和2，基板包括第一區(qū)域IR和第二區(qū)域PR。第一陣列界面布置在第一區(qū)域中并將測(cè)試信號(hào)施加到數(shù)據(jù)線。第一陣列界面連接測(cè)試信號(hào)與數(shù)據(jù)線。象素部分布置在第二區(qū)域PR中，并包括開(kāi)關(guān)元件170和象素電極190。每個(gè)開(kāi)關(guān)元件170電連接到相應(yīng)的數(shù)據(jù)線和掃描線。每個(gè)象素電極190電連接到相應(yīng)的開(kāi)關(guān)元件170。
第一陣列測(cè)試界面包括第一短路棒211、數(shù)據(jù)測(cè)試焊盤(pán)221和222、數(shù)據(jù)測(cè)試線223和224以及浮置TFT250。第一短路棒211為單根線并電連接到數(shù)據(jù)線。第一短路棒211基本上平行于掃描線延伸。第一短路棒211將存儲(chǔ)在陣列基板100中的靜電荷耗散到數(shù)據(jù)線中。
當(dāng)數(shù)據(jù)測(cè)試焊盤(pán)221和222利用2D方法形成時(shí)，第一數(shù)據(jù)測(cè)試焊盤(pán)221將第一數(shù)據(jù)測(cè)試信號(hào)施加到奇數(shù)數(shù)據(jù)線，第二數(shù)據(jù)測(cè)試焊盤(pán)222將第二數(shù)據(jù)測(cè)試信號(hào)施加到偶數(shù)數(shù)據(jù)線。第一數(shù)據(jù)測(cè)試線223將從第一數(shù)據(jù)測(cè)試焊盤(pán)221接收的第一數(shù)據(jù)測(cè)試信號(hào)通過(guò)第一接觸部分227分別傳送到奇數(shù)數(shù)據(jù)線DL1、DL3、......、DL2p-3和DL2p-1，其中‘p’為自然數(shù)。第二數(shù)據(jù)測(cè)試線224將從第二數(shù)據(jù)測(cè)試焊盤(pán)222接收的第二數(shù)據(jù)測(cè)試信號(hào)通過(guò)第二接觸部分226分別傳送到偶數(shù)數(shù)據(jù)線DL2、DL4、......、DL2p-2和DL2p。
浮置TFT250形成在第一短路棒211與第一和第二數(shù)據(jù)測(cè)試線223和224之間的偶數(shù)數(shù)據(jù)線DL2、DL4、......、DL2p-2和DL2p上。浮置TFT250使用偶數(shù)數(shù)據(jù)線的一部分作為它們的源極/漏極。作為選擇，利用奇數(shù)數(shù)據(jù)線的一部分作為它們的源極/漏極，浮置TFT250可以形成在奇數(shù)數(shù)據(jù)線DL1、DL3、......、DL2p-3和DL2p-1上。奇數(shù)數(shù)據(jù)線DL1、DL3、......、DL2p-3和DL2p-1電連接到第一短路棒211。
在陣列測(cè)試過(guò)程中，第一數(shù)據(jù)測(cè)試焊盤(pán)221和第一數(shù)據(jù)測(cè)試線223接收第一數(shù)據(jù)測(cè)試信號(hào)，第二數(shù)據(jù)測(cè)試焊盤(pán)222和第二數(shù)據(jù)測(cè)試線224接收第二數(shù)據(jù)測(cè)試信號(hào)。由于浮置TFT250的柵極電浮置，因此第一數(shù)據(jù)測(cè)試信號(hào)不施加到偶數(shù)數(shù)據(jù)線DL2、DL4、......、DL2p-2和DL2p。第一數(shù)據(jù)測(cè)試信號(hào)通過(guò)第一數(shù)據(jù)測(cè)試線221施加到奇數(shù)數(shù)據(jù)線DL1、DL3、......、DL2p-3和DL2p-1。此外，第一數(shù)據(jù)測(cè)試信號(hào)施加到第一短路棒211。
第二數(shù)據(jù)測(cè)試信號(hào)通過(guò)第二數(shù)據(jù)測(cè)試線221施加到偶數(shù)數(shù)據(jù)線DL2、DL4、......、DL2p-2和DL2p。然而，第二數(shù)據(jù)測(cè)試信號(hào)不通過(guò)第一浮置TFT250施加到奇數(shù)數(shù)據(jù)線DL1、DL3、......、DL2p-3和DL2p-1。因此，第二數(shù)據(jù)測(cè)試信號(hào)僅施加到偶數(shù)數(shù)據(jù)線DL2、DL4、......、DL2p-2和DL2p。進(jìn)行刻蝕以使第一短路棒211與數(shù)據(jù)線電絕緣是不必要的。因此，防止了可能由刻蝕工序引起的2D陣列測(cè)試錯(cuò)誤。
圖3為示出了沿圖2的線I-I’切割的陣列基板100的截面圖。參考圖2和3，在底部的基板200(例如玻璃基板)上，形成浮置TFT250的柵極251、第一短路線221、第二短路線222和開(kāi)關(guān)元件170的柵極171。柵極絕緣層282形成在其上。溝道層圖案253和173形成在浮置TFT250的柵極251和象素開(kāi)關(guān)元件170的柵極171上。溝道層圖案253形成在浮置TFT250的柵極251上。溝道層圖案173形成在開(kāi)關(guān)元件170的柵極171上。溝道層圖案253和173由相同的層形成。溝道層圖案253和173包括有源層圖案253a和173a和分別形成在有源層圖案253a和173a上的歐姆接觸層圖案253b和173b。
浮置TFT250的源極和漏極254、數(shù)據(jù)線和象素開(kāi)關(guān)元件170的源極和漏極174由相同的導(dǎo)電層形成，鈍化層284形成在其上。絕緣層286形成在鈍化層284上，但是可以省略。第二數(shù)據(jù)測(cè)試線224分別經(jīng)由第二接觸部分226電連接到偶數(shù)數(shù)據(jù)線DL2、DL4、......、DL2p-2和DL2p。第二接觸部分226包括第一接觸孔EC1和第二接觸孔EC2，其中第一接觸孔EC1部分地露出第二數(shù)據(jù)測(cè)試線224，第二接觸孔EC2部分地露出偶數(shù)數(shù)據(jù)線DL2、DL4、......、DL2p-2和DL2p之一。象素開(kāi)關(guān)元件170的漏極通過(guò)第三接觸孔176露出。
透明電極190經(jīng)由第一接觸孔EC1電連接到第二數(shù)據(jù)測(cè)試線224，透明電極190也經(jīng)由第二接觸孔EC2電連接到偶數(shù)數(shù)據(jù)線DL2。此外，透明電極190經(jīng)由第三接觸孔176電連接到象素開(kāi)關(guān)元件170的漏極。
圖4A至4D為示出了制造圖3的母基板的方法的截面圖。參考圖4A，第一導(dǎo)電層通過(guò)沉積如濺射、化學(xué)汽相沉積(CVD)等形成在底部基板200上。導(dǎo)電層由鋁(Al)、銅(Cu)等形成。導(dǎo)電層通過(guò)光刻形成圖案以形成浮置開(kāi)關(guān)元件250的柵極251、第一數(shù)據(jù)測(cè)試線223、第二數(shù)據(jù)測(cè)試線224和開(kāi)關(guān)元件170的柵極171。柵極絕緣層282形成在圖案化的第一導(dǎo)電層上以使圖案化的第一導(dǎo)電層與溝道層圖案電絕緣。柵極絕緣層282可以通過(guò)沉積形成。柵極絕緣層282由絕緣材料(例如氮化硅、氧化硅等)形成。
參考圖4B，有源層圖案253a和173a形成在柵極絕緣層282上。有源層圖案253a和173a可以為半導(dǎo)體層圖案。有源層圖案253a和173a也可以包括非晶硅。歐姆接觸層圖案253b和173b形成在有源層圖案253a和173a上。歐姆接觸層圖案253b和173b可以通過(guò)注入雜質(zhì)形成。歐姆接觸層圖案253b和173b可以由N+非晶硅(a-Si:H)形成。有源層圖案173a和253a和歐姆接觸層圖案173b和253b可以經(jīng)由光刻形成。有源層圖案173a和253a和歐姆接觸層圖案173b和253b分別在相應(yīng)于開(kāi)關(guān)元件170的柵極171和每個(gè)浮置TFT250的柵極251的柵極絕緣層282上形成溝道層圖案173和253。
第二導(dǎo)電層形成在歐姆接觸層圖案253b和173b上，并形成圖案以形成短路棒211、浮置TFT250的源極-漏極254、數(shù)據(jù)線和開(kāi)關(guān)元件170的源極/漏極174。歐姆接觸層圖案253b和173b通過(guò)利用源極和漏極254和174作為刻蝕掩模進(jìn)行局部刻蝕。溝道層圖案253和173分別形成在浮置TFT250和象素開(kāi)關(guān)元件170上。
參考圖4C，絕緣層286形成在鈍化層284上。絕緣層284可以省略。絕緣層286包括無(wú)機(jī)絕緣材料如氮化硅、氧化硅等。這些材料可以單獨(dú)使用或者組合使用。絕緣層286包括具有低介電常數(shù)的有機(jī)絕緣材料。有機(jī)材料可以為丙烯基有機(jī)化合物、聚四氟乙烯(Teflon)、苯并環(huán)丁烯(BCB)、氟樹(shù)脂(Cytop)、全氟環(huán)丁烷(PFCB)等。這些材料可以單獨(dú)使用或者組合使用。第一、第二和第三接觸孔EC1、EC2和176通過(guò)光刻工序形成在絕緣層286上。
參考圖4D，第一接觸孔EC1部分地露出第二線222。第二接觸孔EC2部分地露出偶數(shù)線DL4。第三接觸孔176部分地露出開(kāi)關(guān)元件170的漏極。透明電極層形成在絕緣層286上。透明電極層形成圖案以形成象素電極圖案。象素電極圖案包括第二接觸部分226和象素電極190。透明電極層包括銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦錫鋅氧化物(ITZO)等。
第二數(shù)據(jù)測(cè)試線224通過(guò)形成在第一和第二接觸孔EC1和EC2上的第二接觸部分226電連接到偶數(shù)數(shù)據(jù)線DL4。象素電極190通過(guò)第三接觸孔176電連接到象素開(kāi)關(guān)元件170的漏極174。浮置TFT 250和開(kāi)關(guān)元件170具有反向交錯(cuò)結(jié)構(gòu)，其中源極-漏極在柵極的上方。
圖5為示出根據(jù)本發(fā)明另一實(shí)施例的用于顯示板的基板的平面圖。在陣列基板300上，形成第一短路棒411、第二短路棒412、第一陣列測(cè)試部分420、第二陣列測(cè)試部分430和劃線470。母基板可以包括多于一個(gè)的陣列基板300。陣列基板300包括象素區(qū)域310、第一V/I部分320和第二V/I部分330。
第一V/I部分320包括第一V/I焊盤(pán)321、第一V/I線323和第一驅(qū)動(dòng)芯片焊盤(pán)325。第一驅(qū)動(dòng)芯片布置在第一驅(qū)動(dòng)芯片焊盤(pán)325上。數(shù)據(jù)線組合作為第一驅(qū)動(dòng)芯片焊盤(pán)組件325’。作為選擇，數(shù)據(jù)線可以被劃分為多個(gè)第一驅(qū)動(dòng)芯片焊盤(pán)組件325’。第一驅(qū)動(dòng)芯片焊盤(pán)組件325’電連接到第一V/I焊盤(pán)321和第一V/I線323。第一V/I焊盤(pán)321包括用于3D方法的第一V/I數(shù)據(jù)焊盤(pán)、第二V/I數(shù)據(jù)焊盤(pán)和第三V/I數(shù)據(jù)焊盤(pán)，其中第一、第二和第三V/I數(shù)據(jù)焊盤(pán)分別連接到第(3n-2)數(shù)據(jù)線、第(3n-1)數(shù)據(jù)線和第(3n)數(shù)據(jù)線，其中‘n’為自然數(shù)。
第二V/I部分330包括第二V/I焊盤(pán)331、第二V/I線333和第二驅(qū)動(dòng)芯片焊盤(pán)335。第二驅(qū)動(dòng)芯片形成在第二驅(qū)動(dòng)芯片焊盤(pán)335上。數(shù)據(jù)線組合作為第二驅(qū)動(dòng)芯片焊盤(pán)組件335’。作為選擇，數(shù)據(jù)線可以被劃分為多個(gè)第二驅(qū)動(dòng)芯片焊盤(pán)組件335’。
第二驅(qū)動(dòng)芯片焊盤(pán)組件335’電連接到第二V/I焊盤(pán)331和第二V/I線333。第二V/I焊盤(pán)331包括用于2G方法的第一V/I掃描焊盤(pán)和第二V/I掃描焊盤(pán)，其中第一V/I掃描焊盤(pán)和第二V/I掃描焊盤(pán)分別電連接到第(2n-1)掃描線和第(2n)掃描線，其中‘n’為自然數(shù)。
第一短路棒411電連接到數(shù)據(jù)線以經(jīng)由數(shù)據(jù)線耗散存儲(chǔ)在陣列基板300中的靜電荷。第一短路棒411為陣列基板300的邊緣部分上的單根線。第二短路棒412電連接到掃描線以經(jīng)由掃描線耗散存儲(chǔ)在陣列基板中的靜電荷。第二短路棒412為陣列基板300的邊緣部分上的單根線。
第一陣列測(cè)試部分420將第一數(shù)據(jù)測(cè)試信號(hào)和第二數(shù)據(jù)測(cè)試信號(hào)施加到數(shù)據(jù)線。第一陣列測(cè)試部分420包括第一數(shù)據(jù)測(cè)試焊盤(pán)421、第二數(shù)據(jù)測(cè)試焊盤(pán)422、第一數(shù)據(jù)測(cè)試線423、第二數(shù)據(jù)測(cè)試線424和多個(gè)第一浮置TFT。第一數(shù)據(jù)測(cè)試焊盤(pán)421將第一數(shù)據(jù)測(cè)試信號(hào)經(jīng)由第一數(shù)據(jù)測(cè)試線423施加到奇數(shù)數(shù)據(jù)線。第二數(shù)據(jù)測(cè)試焊盤(pán)422將第二數(shù)據(jù)測(cè)試信號(hào)經(jīng)由第二數(shù)據(jù)測(cè)試線424施加到偶數(shù)數(shù)據(jù)線。
第一浮置TFT形成在第一短路棒411和第一陣列測(cè)試部分420之間的第一信號(hào)線上。在本實(shí)施例中，第一浮置TFT布置在第一和第二數(shù)據(jù)測(cè)試線423和424與第一短路棒411之間的偶數(shù)數(shù)據(jù)線上。作為選擇，第一浮置TFT可以形成在奇數(shù)數(shù)據(jù)線上。
第一浮置TFT中斷第一數(shù)據(jù)測(cè)試信號(hào)以便第一數(shù)據(jù)測(cè)試信號(hào)不施加到偶數(shù)數(shù)據(jù)線。偶數(shù)數(shù)據(jù)線通過(guò)第一浮置TFT不與第一短路棒411電連接。因此，使第一短路棒411與數(shù)據(jù)線電絕緣的刻蝕工序是不必要的。從而，防止了可能由刻蝕工序引起的陣列測(cè)試錯(cuò)誤。此外，制造工序得到簡(jiǎn)化，制造成本下降。
第二陣列測(cè)試部分430將掃描測(cè)試信號(hào)施加到形成在陣列基板300上的掃描線。第二陣列測(cè)試部分430包括第一掃描測(cè)試焊盤(pán)431、第二測(cè)試焊盤(pán)432、第一掃描測(cè)試線433、第二測(cè)試線434和多個(gè)第二浮置TFT。第一掃描測(cè)試焊盤(pán)431將第一掃描測(cè)試信號(hào)經(jīng)由第一掃描測(cè)試線433施加到奇數(shù)掃描線。第二掃描測(cè)試焊盤(pán)432將第二掃描測(cè)試信號(hào)經(jīng)由第二掃描測(cè)試線434施加到偶數(shù)掃描線。
第二浮置TFT位于第一和第二掃描測(cè)試線433和434與第二短路棒412之間的偶數(shù)掃描線上。作為選擇，第二浮置TFT可以形成在奇數(shù)掃描線上。第二浮置TFT中斷第一掃描測(cè)試信號(hào)以便第一掃描測(cè)試信號(hào)不施加到偶數(shù)掃描線。使第二短路棒412與掃描線電絕緣的刻蝕工序是不必要的。因此，防止了可能由刻蝕工序產(chǎn)生的陣列測(cè)試錯(cuò)誤。
圖6為示出了圖5的陣列基板300的放大平面圖。基板包括第一陣列測(cè)試部分。第一陣列測(cè)試部分將第一和第二數(shù)據(jù)測(cè)試信號(hào)施加到數(shù)據(jù)線。圖6的第一陣列測(cè)試部分與圖2的相同。因此，涉及上述元件的任何進(jìn)一步的解釋在此省略?；?00包括第一區(qū)域IR’和第二區(qū)域PR’。第二陣列界面布置在第一區(qū)域IR’中并將第一和第二掃描測(cè)試信號(hào)施加到掃描線。象素部分布置在第二區(qū)域PR’中，并包括多個(gè)開(kāi)關(guān)元件370和多個(gè)象素電極390’。開(kāi)關(guān)元件370電連接到相應(yīng)的數(shù)據(jù)線和掃描線。象素電極390分別電連接到相應(yīng)的象素開(kāi)關(guān)元件370。
第二陣列測(cè)試界面包括第二短路棒412，第一和第二掃描測(cè)試焊盤(pán)431和432，第一和第二掃描測(cè)試線433和434以及第二浮置TFT450。第二短路棒412為單根線并電連接到掃描線。第二短路棒412將存儲(chǔ)在陣列基板300中的靜電荷經(jīng)由掃描線耗散。
在2G方法中，掃描測(cè)試焊盤(pán)包括第一和第二掃描測(cè)試焊盤(pán)431和432。第一掃描測(cè)試焊盤(pán)431將第一掃描測(cè)試信號(hào)施加到奇數(shù)掃描線SL1、SL3、......、SL2q-3和SL2q-1。第二掃描測(cè)試焊盤(pán)432將第二掃描測(cè)試信號(hào)施加到偶數(shù)掃描線SL2、SL4、......、SL2q-2和SL2q。在2D方法中，掃描測(cè)試線包括第一掃描測(cè)試線433和第二掃描測(cè)試線434。第一掃描測(cè)試線433將來(lái)自第一掃描測(cè)試焊盤(pán)431的第一掃描測(cè)試信號(hào)通過(guò)第一接觸部分427分別傳送到奇數(shù)掃描線SL1、SL3、......、SL2q-3和SL2q-1，其中‘q’為自然數(shù)。第二掃描測(cè)試線434將來(lái)自第二掃描測(cè)試焊盤(pán)432的第二掃描測(cè)試信號(hào)通過(guò)第二接觸部分426分別傳送到偶數(shù)線SL2、SL4、......、SL2q-2和SL2q。第一掃描測(cè)試線433通過(guò)第一部分427分別電連接到奇數(shù)掃描線SL1、SL3、......、SL2q-3和SL2q-1。第二掃描測(cè)試線434通過(guò)第二部分426分別電連接到偶數(shù)掃描線SL2、SL4、......、SL2q-2和SL2q。
第二浮置TFT450形成在第二短路棒412與第一和第二掃描測(cè)試線433和434之間的偶數(shù)掃描線SL2、SL4、......、SL2q-2和SL2q上。浮置TFT450和象素開(kāi)關(guān)元件370可以具有交錯(cuò)結(jié)構(gòu)。作為選擇，利用奇數(shù)掃描線SL1、SL3、......、SL2q-3和SL2q-1的一部分作為源極-漏極，第二浮置TFT450可以形成在奇數(shù)掃描線SL1、SL3、......、SL2q-3和SL2q-1上。奇數(shù)掃描線SL1、SL3、......、SL2q-3和SL2q-1電連接到第二短路棒412。
在陣列測(cè)試過(guò)程中，電連接到第一掃描測(cè)試線433的第一掃描測(cè)試焊盤(pán)431將第一掃描測(cè)試信號(hào)施加到奇數(shù)掃描線SL1、SL3、......、SL2q-3和SL2q-1。電連接到第二掃描測(cè)試線434的第二掃描測(cè)試焊盤(pán)432將第二掃描測(cè)試信號(hào)施加到偶數(shù)掃描線SL2、SL4、......、SL2q-2和SL2q。由于浮置TFT450的柵極電浮置，因此第一掃描測(cè)試信號(hào)不經(jīng)由第二短路棒412施加到偶數(shù)掃描線SL2、SL4、......、SL2q-2和SL2q。
第一掃描測(cè)試信號(hào)通過(guò)第一掃描測(cè)試線433施加到奇數(shù)掃描線SL1、SL3、......、SL2q-3和SL2q-1。此外，第一掃描測(cè)試信號(hào)施加到第二短路棒412。第二掃描測(cè)試信號(hào)通過(guò)第二掃描測(cè)試線432施加到偶數(shù)掃描線SL2、SL4、......、SL2q-2和SL2q。浮置TFT450控制第二掃描測(cè)試信號(hào)。在圖5的基板中，浮置TFT450中斷第二掃描測(cè)試信號(hào)以便第二掃描測(cè)試信號(hào)不施加到奇數(shù)線SL1、SL3、......、SL2q-3和SL2q-1。奇數(shù)線SL1、SL3、......、SL2q-3和SL2q-1通過(guò)浮置TFT450不與第二短路棒412電連接。因此，第二掃描測(cè)試信號(hào)僅施加到偶數(shù)掃描線SL2、SL4、......、SL2q-2和SL2q。
使第二短路棒412與掃描線電絕緣的刻蝕工序是不必要的。因此，防止了可能由刻蝕工序引起的2G陣列測(cè)試錯(cuò)誤。
圖7A為示出根據(jù)本發(fā)明另一實(shí)施例的浮置TFT的平面圖。浮置TFT包括源極和漏極。源極和漏極之一當(dāng)從上方觀察時(shí)具有V形狀并具有突出的中心。另一個(gè)當(dāng)從上方觀察時(shí)具有倒V形狀并具有凹進(jìn)的中心。因此，源極的端部與漏極的端部以恒定的距離分離，以便源極的端部相應(yīng)于漏極的端部。
圖7B為示出根據(jù)本發(fā)明另一實(shí)施例的浮置TFT的平面圖。參考圖7B，浮置TFT包括源極和漏極。源極和漏極的端部具有V形狀，其具有突出的中心。因此，源極和漏極的突出中心彼此相應(yīng)。
圖7C為示出根據(jù)本發(fā)明另一實(shí)施例的浮置TFT的平面圖。參考圖7C，浮置TFT包括源極和漏極。源極和漏極的每一個(gè)的端部具有平坦的形狀。作為選擇，浮置TFT可以具有多種形狀。
根據(jù)用于顯示板的板和制造該板的方法，浮置TFT利用2D方法形成在偶數(shù)數(shù)據(jù)線(或奇數(shù)數(shù)據(jù)線)上，以便數(shù)據(jù)測(cè)試信號(hào)施加到奇數(shù)數(shù)據(jù)線而不施加到偶數(shù)數(shù)據(jù)線。
此外，浮置TFT利用2G方法形成在偶數(shù)掃描線(或奇數(shù)掃描線)上，以便掃描測(cè)試信號(hào)施加到奇數(shù)掃描線而不施加到偶數(shù)掃描線，盡管相鄰于短路棒的偶數(shù)掃描線沒(méi)有斷開(kāi)。因此，陣列測(cè)試處理得到簡(jiǎn)化。此外，使短路棒與數(shù)據(jù)線(或掃描線)電絕緣的刻蝕工序是不必要的。因此，防止了可能由刻蝕工序引起的2D(或2G)陣列測(cè)試錯(cuò)誤。檢測(cè)斷路或短路的測(cè)試可以通過(guò)每?jī)蓷l線進(jìn)行，其中所述線可以為奇數(shù)線或偶數(shù)線。
本發(fā)明已經(jīng)參考示例性的實(shí)施例進(jìn)行了描述。然而，很顯然，根據(jù)之前的描述，多種可替換的變型和變化對(duì)于所屬領(lǐng)域的技術(shù)人員是顯而易見(jiàn)的。因此，本發(fā)明包含所有的這些可替換的變型和變化，只要它們落在所附權(quán)利要求的精神和范圍內(nèi)。
權(quán)利要求
1.一種用于顯示器件的板，包括基板；多個(gè)第一信號(hào)線，其形成在基板上并沿第一方向延伸；第一短路棒，其形成在相應(yīng)于第一信號(hào)線的端部的基板上，沿第二延伸并耗散靜電荷；第一陣列測(cè)試部分，其沿第二方向延伸并將第一測(cè)試信號(hào)施加到奇數(shù)第一信號(hào)線以及將第二測(cè)試信號(hào)施加到偶數(shù)第一信號(hào)線；和多個(gè)第一浮置開(kāi)關(guān)元件，其形成在第一短路棒和第一陣列測(cè)試部分之間的第一信號(hào)線上，第一浮置開(kāi)關(guān)元件使第一短路棒不與第一信號(hào)線電連接。
2.如權(quán)利要求1所述的板，其中所述第一浮置開(kāi)關(guān)元件分別形成在奇數(shù)第一信號(hào)線上。
3.如權(quán)利要求1所述的板，其中所述第一浮置開(kāi)關(guān)元件分別形成在偶數(shù)第一信號(hào)線上。
4.如權(quán)利要求1所述的板，其中所述第一陣列測(cè)試部分包括第一線，電連接到奇數(shù)第一信號(hào)線；第一焊盤(pán)，電連接到所述第一線，第一測(cè)試信號(hào)通過(guò)所述第一焊盤(pán)施加到所述第一線；第二線，電連接到偶數(shù)第一信號(hào)線；和第二焊盤(pán)，電連接到所述第二線，第二測(cè)試信號(hào)通過(guò)所述第二焊盤(pán)施加到所述第二線。
5.如權(quán)利要求4所述的板，其中所述第一線包括多個(gè)分別電連接到奇數(shù)第一信號(hào)線的第一接觸部分，所述第二線包括多個(gè)分別電連接到偶數(shù)第一信號(hào)線的第二接觸部分。
6.如權(quán)利要求1所述的板，還包括多個(gè)數(shù)據(jù)線，沿第一方向延伸；多個(gè)掃描線，沿第二方向延伸；和多個(gè)開(kāi)關(guān)元件，電連接到所述數(shù)據(jù)線和掃描線，其中所述第一信號(hào)線分別是數(shù)據(jù)線。
7.如權(quán)利要求1所述的板，其中所述第一浮置開(kāi)關(guān)元件具有反向交錯(cuò)結(jié)構(gòu)。
8.如權(quán)利要求1所述的板，還包括多個(gè)第二信號(hào)線，其形成在底部基板上并沿第二方向延伸；第二短路棒，其相應(yīng)于第二信號(hào)線的端部形成，沿第一方向延伸并耗散靜電荷；第二陣列測(cè)試部分，其沿第一方向延伸并將第三測(cè)試信號(hào)施加到奇數(shù)第二信號(hào)線以及將第四測(cè)試信號(hào)施加到偶數(shù)第二信號(hào)線；和多個(gè)第二浮置開(kāi)關(guān)元件，其形成在第二短路棒和第二陣列測(cè)試部分之間的第二信號(hào)線上，并使第二短路棒不與第二信號(hào)線電連接。
9.如權(quán)利要求8所述的板，其中所述第二浮置開(kāi)關(guān)元件分別形成在奇數(shù)第二信號(hào)線上。
10.如權(quán)利要求8所述的板，其中所述第二浮置開(kāi)關(guān)元件分別形成在偶數(shù)第二信號(hào)線上。
11.如權(quán)利要求8所述的板，其中所述第二陣列測(cè)試部分包括第三線，電連接到奇數(shù)第二信號(hào)線；第三焊盤(pán)，電連接到所述第三線，第三測(cè)試信號(hào)通過(guò)所述第三焊盤(pán)施加到所述第三線；第四線，電連接到偶數(shù)第二信號(hào)線；和第四焊盤(pán)，電連接到所述第四線，第四測(cè)試信號(hào)通過(guò)所述第四焊盤(pán)施加到所述第四線。
12.如權(quán)利要求10所述的板，其中所述第三線包括多個(gè)分別電連接到奇數(shù)第二信號(hào)線的第一接觸部分，所述第四線包括多個(gè)分別電連接到偶數(shù)第二信號(hào)線的第二接觸部分。
13.如權(quán)利要求8所述的板，其中所述第二信號(hào)線分別為掃描線。
14.如權(quán)利要求8所述的板，其中所述第二浮置開(kāi)關(guān)元件具有交錯(cuò)結(jié)構(gòu)。
15.一種制造用于顯示器件的板的方法，該方法包括下述步驟在基板上形成第一導(dǎo)電圖案，所述第一導(dǎo)電圖案包括柵極、第一測(cè)試線、第二測(cè)試線，其中柵極電浮置；在所述第一導(dǎo)電圖案上形成第一絕緣層；在所述第一絕緣層上形成第二導(dǎo)電圖案，所述第二導(dǎo)電圖案包括短路棒、連接到第二短路棒的源極、漏極、連接到漏極的數(shù)據(jù)線，其中所述柵極、源極和漏極形成晶體管；在所述第二導(dǎo)電圖案的上方形成第二絕緣層；經(jīng)由所述第一絕緣層和第二絕緣層形成第一接觸孔以露出所述第二短路棒；經(jīng)由所述第二絕緣層形成第二接觸孔以露出所述數(shù)據(jù)線；和在所述第二絕緣層上形成第三導(dǎo)電圖案，所述第三導(dǎo)電圖案包括經(jīng)由所述第一接觸孔和第二接觸孔與第二短路棒和數(shù)據(jù)線電互連的接觸部分。
16.一種制造用于顯示器件的板的方法，該方法包括下述步驟在基板上形成第一導(dǎo)電圖案，第一導(dǎo)電圖案包括第一短路棒、多個(gè)柵極線、第一測(cè)試棒和第二測(cè)試棒，連接到多個(gè)柵極線的多個(gè)第一柵極，以及電浮置的多個(gè)第二柵極；在第一導(dǎo)電圖案上形成第一絕緣層；在所述第一絕緣層上形成第二導(dǎo)電圖案，第二導(dǎo)電圖案包括第二短路棒、劃分為第一數(shù)據(jù)線組和第二數(shù)據(jù)線組的多個(gè)數(shù)據(jù)線、相應(yīng)于第一柵極的多個(gè)第一源極和漏極對(duì)，以及相應(yīng)于第二柵極的多個(gè)第二源極和漏極對(duì)，其中每個(gè)第二源極和漏極對(duì)連接在第二短路棒和第二數(shù)據(jù)線組的數(shù)據(jù)線之間；在第二導(dǎo)電圖案上形成第二絕緣層；形成經(jīng)由所述第一絕緣層和第二絕緣層露出第一測(cè)試棒的多個(gè)第一接觸孔，經(jīng)由第一絕緣層和第二絕緣層露出第二測(cè)試棒的多個(gè)第二接觸孔，經(jīng)由第二絕緣層露出第一數(shù)據(jù)線組的數(shù)據(jù)線的多個(gè)第三接觸孔，和露出第二數(shù)據(jù)線組的數(shù)據(jù)線的多個(gè)第四接觸孔；和在所述第二絕緣層上形成第三導(dǎo)電圖案，第三導(dǎo)電圖案包括分別經(jīng)由第一接觸孔和第三接觸孔與第一測(cè)試棒和第一數(shù)據(jù)線組的數(shù)據(jù)線電互連的多個(gè)第一接觸部分，以及分別經(jīng)由第二接觸孔和第四接觸孔與第二測(cè)試棒和第二數(shù)據(jù)線組的數(shù)據(jù)線電互連的多個(gè)第二接觸部分。
17.如權(quán)利要求16所述的方法，還包括在所述第一絕緣層上形成半導(dǎo)體圖案的步驟，所述半導(dǎo)體圖案包括重疊第一柵極的第一半導(dǎo)體圖案和重疊第二柵極的第二半導(dǎo)體圖案。
18.如權(quán)利要求16所述的方法，其中第三導(dǎo)電圖案還包括多個(gè)象素電極。
19.如權(quán)利要求18所述的方法，其中第二絕緣層還包括露出第一漏極的多個(gè)第五接觸孔，并且象素電極經(jīng)由第五接觸孔電連接到第一漏極。
20.一種板，包括短路棒；第一測(cè)試棒；第二測(cè)試棒；多個(gè)信號(hào)線，其被劃分為電連接到第一測(cè)試棒的第一信號(hào)線組和電連接到第二測(cè)試棒的第二信號(hào)線組；和多個(gè)浮置晶體管，其形成在所述短路棒和第二信號(hào)線組的信號(hào)線之間。
全文摘要
本發(fā)明涉及一種用于顯示器件的板，包括短路棒以耗散靜電荷，以及第一和第二測(cè)試棒。信號(hào)線被劃分為電連接到第一測(cè)試棒的第一信號(hào)線組和電連接到第二測(cè)試棒的第二信號(hào)線組。浮置晶體管形成在短路棒和第二信號(hào)線組的信號(hào)線之間。
文檔編號(hào)G02F1/136GK1740852SQ200510109868
公開(kāi)日2006年3月1日 申請(qǐng)日期2005年8月8日 優(yōu)先權(quán)日2004年8月6日
發(fā)明者金晶一, 張鐘雄, 白承洙 申請(qǐng)人:三星電子株式會(huì)社