專利名稱：用于電子束曝光的方法以及用于制造半導體器件的方法
技術領域：
本發(fā)明涉及一種用于電子束曝光的方法，并且特別涉及一種對電子束確立照射位置的定位方法，該電子束用于在具有多層互連結構的半導體器件中形成互連，以及涉及一種用于制造采用這種結構的半導體器件的方法。
隨著半導體器件密度的增加，已經(jīng)采用具有多個分層半導體層的多層半導體器件，要解決的技術問題包括如下問題例如如何使互連或電極的每一層與互連或電極的另一層相互連接，以及如何形成互連層或電極，使得它們不干擾互連或電極的其它層。
特別地，在具有多層的半導體器件中，在一個新的互連或電極相對于其它已經(jīng)形成的互連或電極而形成的情況下，或者在形成觸點的情況下，所產(chǎn)生的一個問題是如何定位，也就是說對齊。
特別地，隨著近幾年在半導體器件中縮小尺寸的趨勢不斷增加，對齊的問題變得更加嚴重。
下面參照相關附圖描述用于多層半導體器件的現(xiàn)有對齊方法。
圖4示出以前所用的用于電子束曝光的方法，其中當多個重疊的層面的基底被曝露時，每次當對每一個層執(zhí)行圖案曝光時，可以由預定電子束所檢測的多個對齊標志形成在圍繞該芯片或晶片的區(qū)域中的預定位置上。
通常，如圖4中所示，該對齊標志12例如是十字形(參見圖4(a))、磅字符(參見圖4(b))、“L”形(參見圖4(c))，或者其它形狀，該標志在兩側具有幾十微米的尺寸。
如圖11中所示，這些對齊標志12通常位于每個芯片13的四角上。
也就是說，多個對齊標志12、12’、12”、12”’等等被設置在適當?shù)奈恢?，例如，在每個芯片13的四個角上。
每個對齊標志表示用于在不同層上形成互連或電極的導電部件的圖案的參考位置。
例如，對齊標志12是當形成在第一層中構成場部件時使用的一個對齊標志，對齊標志12’是用于形成在第二層中構成柵極的圖案的一個對齊標志，以及對齊標志12”例如是用于形成在第三層中構成互連(例如，位線等等)的圖案的一個對齊標志。
在另一個實施例中，如圖12中所示，在從形成在晶片實施上的大量芯片13、13’、13”選擇的多個芯片的預定位置處，按照如圖11中所示的相同方式，形成多個對齊標志12、12’、12”、12”’。
在該例子中，盡管不可能糾正在每個芯片中的位置，但是在整個芯片中的偏移情況被分析，以執(zhí)行位置偏移的糾正。
盡管被選擇作為在圖12中的晶片14上的對齊位置的對齊標志的位置和數(shù)目沒有從經(jīng)驗中特別指定，但是希望選擇在晶片上更加可能發(fā)生偏移的位置。
接著，下面將參照圖5描述用于執(zhí)行電子束曝光方法的一般裝置。
具體來說，從圖5可以清楚地看出，一個樣本9放置在XY工作臺10上，并且電子束通過XY工作臺10或偏轉器3和7的運動而照射到樣本9上的任一位置。
在圖5中，參考標號1表示電子槍，2和4分別是第一和第二光闌，3是成形偏轉器，5是縮小透鏡，并且6是物鏡，而7是位置偏轉器(主偏轉器)并且8是反射電子檢測器。
當執(zhí)行對齊時，XY工作臺10被移動，使得位于曝光芯片的四個角上的對齊標志12被移動到電子束的偏轉中心。
接著，如圖6中所示，形成為其中一邊具有1微米寬度的方形或矩形的電子束被在該對齊標志的X和Y方向上掃描。
當完成上述操作時，來自電子束掃描的反射電子被電子束檢測器8所檢測。當出現(xiàn)這種情況時，從在對齊標志12上的臺階或材料的不同獲得如圖7中所示的反射電子信號。
該反射電子信號被差分，并且受到邊緣處理或者均勻處理，以確立對齊標志的位置。
在分別檢測位于芯片13的四個角上的對齊標志12、12’、12”、12”’等等之后，從每個檢測結果可以計算如圖8中所示的芯片偏移、如圖9中所示的芯片增大(大小改變)、以及如圖10中所示的芯片旋轉。
根據(jù)上述結果，芯片形狀被糾正并且執(zhí)行曝光。上述方法被稱為D/D(逐芯片)對齊方法。
對齊標志的位置和數(shù)目沒有特別的限制。但是，通常對芯片的四個角中的每一個提供一個對齊標志，并且使用四個對齊標志檢測偏移，也可以在芯片的一個角上提供多個對齊標志，如圖11和12中所示。
另外，如圖12中所示，在此具有一種在一個樣本內(nèi)檢測多個對齊標志12、12’、12”、12”’等等的方法，由此糾正在該樣本中相對于芯片位置的偏移、增大和旋轉，該方法被稱為總體對齊方法。
然而還有一種結合上述兩種方法的另外一種方法。
但是，在上述方法中，當相對于多個基底執(zhí)行重疊時，不可能對除了形成檢測標志的層面之外的其它層面執(zhí)行足夠的重疊糾正。
如圖1中所示，目前為了解決上述問題，一種方法可以被考慮為是一種利用相對于柵極層和互連層的緊密重疊邊界執(zhí)行接觸孔層的曝光的方法。
也就是說，在利用形成于互連層31上的標志糾正重疊的情況下，可以對互連層31執(zhí)行良好的重疊糾正，但是如果柵極層30和互連層31具有不同的畸變(偏移、增大以及旋轉)，則不能對柵極層30執(zhí)行足夠的重疊糾正。
這是因為重疊糾正數(shù)值僅僅用形成在互連層31上的標志信息來計算，使它不可能對柵極層30相對于互連層31的偏移量進行糾正。
用于解決上述問題的一個方法的實例可以參見日本未審查專利公告(KOKAI)No.56-167329。
但是，在該公告的例子中，既沒有公開關于用于重疊的對齊結構的技術，也沒有公開關于用在多層半導體器件中的對齊方法。
在日本未審查專利公告(KOKAI)No.62-245265中，具有關于制造光刻掩膜的方法，其目的是在掩膜空白處的預定位置上形成對齊標志，在此僅僅公開當檢測對齊時完成掩膜的方法，而沒有公開在多層半導體中對齊的方法。
另外，在日本未審查專利公告(KOKAI)No.64-81317以及日本未審查專利公告(KOKAI)No.1-268123中，其中接近公開一種用于利用對齊執(zhí)行定位的方法，但是沒有公開關于在多層半導體器件中對齊的方法。
在日本未審查專利公告(KOKAI)No.4-225352中，僅僅有關于利用分級圖案數(shù)據(jù)制造網(wǎng)格的方法，而沒有公開關于在多層半導體器件中對齊的方法。
相應地，本發(fā)明的一個目的是通過提高一種電子束曝光的方法改進上述現(xiàn)有技術的缺點，該方法對由兩層或多層所構成的基底執(zhí)行重疊，通過用增強的精度進行重疊糾正，能夠?qū)崿F(xiàn)具有精細尺寸的多層互連結構的半導體器件，以及提供一種用于電子束曝光以獲得具有高質(zhì)量和良好的成品率的半導體器件。
為了實現(xiàn)上述目的，本發(fā)明采用如下基本技術構成。
具體來說，本發(fā)明第一方面是一種電子束曝光方法，它在包括多個分層半導體層的半導體器件中確立用于電子束曝光的位置，在分層半導體層中，由互不相同的圖案所形成的導電部件分離放置，當在由每個層上的導電部件所形成的各個封閉區(qū)域中形成分離的導電部件時，利用電子束曝光，以穿過這些層面而不影響已經(jīng)在每個層面上形成的任何導電部件，預先對每個層面的圖案提供的各個對齊標志分別檢測，并且在每個層面中，表示各個圖案或者整個半導體器件相對于參考坐標值的偏移度的差值被計算，并且對每個層面確定用于糾正這個差值目的的一糾正值，以及其中一個糾正值被選擇并用于在該封閉區(qū)域中形成分離的導電部件。
本發(fā)明第二個方面是一種在包括多個分層半導體層的半導體器件中的電子束曝光方法，在該分層半導體層中由互不相同的圖案所形成的導電部件分離放置，當在由每個層上的導電部件所形成的各個封閉區(qū)域中形成分離的導電部件時，利用電子束曝光，以穿過這些層面而不影響已經(jīng)在每個層面上形成的任何導電部件，該電子束曝光方法包括第一步驟，檢測當在每個芯片上的預定位置處的一個層面上形成導電部件的圖案時使用的一個對齊標志；第二步驟，檢測當在每個芯片上的預定位置處的分離層面上形成導電部件的圖案時使用的一個分離的對齊標志；第三步驟，根據(jù)檢測結果，把用于相對于參考坐標值糾正對齊標志偏移的糾正方程分割為分別計算的X軸方向和Y軸方向；第四步驟，對每個層面計算分別形成一個層面和該分離層面的每個導電部件和在該分離層上的導電部件的參考詞之間的重疊邊界，該計算是對X軸方向和Y軸方向完成的；第五步驟，對每個層面的X軸方向和Y軸方向的重疊邊界判斷沿著哪個軸方向的重疊邊界數(shù)值更小，并且從每個層中選擇用于邊界數(shù)值較小的軸方向的糾正值；以及第六步驟，使用所選擇糾正值來糾正電子束曝光的位置。
本發(fā)明的第三個方面是一種用于制造半導體器件的方法，其使用根據(jù)本發(fā)明第一或第二方面的電子束曝光方法來制造半導體器件，該半導體器件包括多個半導體層，其上分離放置由互不相同圖案所形成的導電部件。
通過采用上述技術構成，通過根據(jù)本發(fā)明的電子束曝光方法以及用于制造半導體器件的方法，當重疊到由兩個或多個層所形成的基底上時，可以檢測形成在要重疊在兩個或多個層上的對齊標志，根據(jù)檢測結果計算對于各個圖案的位置的預定糾正值，合成處理，例如利用糾正值執(zhí)行求和平均和加權平均，該結果被用作為利用電子束執(zhí)行重疊曝光的基礎，從而獲得高精度的重疊。
圖1(A)為示出用于根據(jù)本發(fā)明的電子束曝光方法的一個例子中的半導體器件結構的實例的平面圖，以及圖1(B)為相應的截面視圖。
圖2(A)和圖2(B)為示出在根據(jù)本發(fā)明的電子束曝光方法中的對齊偏移條件的示意圖。
圖3(A)和圖3(B)為示出在根據(jù)本發(fā)明的電子束曝光方法中表示作為矢量的用于糾正對齊偏移的糾正值的矢量的示意圖。
圖4(A)至圖4(C)為示出用于根據(jù)本發(fā)明的電子束曝光方法中的對齊標志的結構的實例的平面視圖。
圖5為示出以前的電子束曝光裝置的結構的例子的截面示圖。
圖6為表示在以前的電子束曝光方法中使用電子束的對齊掩膜的掃描狀態(tài)的示意圖。
圖7為示出在圖6的電子束曝光方法中從使用電子束的對齊標志掃描獲得的掃描波形的示意圖。
圖8為示出在每個層面中的導電部件的圖案相對應于參考數(shù)據(jù)偏移的狀態(tài)的示意圖。
圖9示出在每個層面的導電部件的圖案相對應參考數(shù)據(jù)放大(受到增大)的狀態(tài)。
圖10為示出每個層面的導電部件的圖案相對于參考數(shù)據(jù)旋轉的狀態(tài)的示意圖。
圖11為示出形成在芯片的邊界部分上對齊標志的結構的實例的平面視圖。
圖12為示出形成在晶片上的芯片的對齊標志的結構的實例的平面視圖。
圖13為示出在根據(jù)本發(fā)明的電子束曝光方法的一個例子中的操作處理的流程圖。
圖14為示出根據(jù)本發(fā)明的電子束曝光方法的另一個例子的操作處理的流程圖。
下面將參照


電子束曝光方法和用于制造本發(fā)明的半導體器件的方法的實施例。
請注意，圖1至圖3說明電子束曝光方法和用于制造本發(fā)明的半導體器件的方法的一個實施例的基本結構，它示出在半導體器件100中確立用于電子束曝光的位置的一種電子束曝光方法，該半導體器件100包括多個分層半導體層30、31、32，其中由互不相同圖案所形成的導電部件20，21分離放置，當利用電子束曝光在由每個層30、31上的導電部件20、21所形成的各個封閉區(qū)域35中形成分離的導電部件22，以穿過這些層面30、31、32而不影響已經(jīng)在每個層面30、31、32上形成的任何導電部件20、21時，預先對每個層面30、31、32的圖案提供的各個對齊標志12、12’、12”、12”’被分別檢測，并且在每個層面30、31、32中，表示各個圖案13或者整個半導體器件100相對于參考坐標值的偏移度的差值被計算，并且用于糾正對每個層面30、31、32確定的差值的糾正值(ΔX，ΔY)，以及其中一個糾正值(ΔX，ΔY)被選擇并用于在該封閉區(qū)域35中形成分離的導電部件22。
更加具體的解釋上述本發(fā)明電子束曝光方法的基本技術思想，半導體器件102至少包括第一層30以及第二層31，其中第一導電部件21沿著預定第一圖案放置，第二導電部件20沿著預定第二圖案放置；當利用電子束曝光以便于不影響已經(jīng)形成在每個層面上的任何導電部件20、21，而在由半導體器件102上導電部件20和21所形成的各個閉合區(qū)域35中形成第三導電部件22時，計算預先分別根據(jù)在第一層30和第二層31上的每個圖案21、20在該基片上提供的各個對齊標志12，然后計算表示在每個層面中的各個圖案或者對于整個半導體器件的圖案的偏移度的差值，并且每個這種糾正值被選擇用于在閉合區(qū)域35中形成第三導電部件22，以確定電子束的曝光位置。
具體來說，在圖1中所示的本發(fā)明的例子中，第一層30是柵極層，第一導電部件21是柵極互連，第二層31是互連層，第二導電部件20例如是作為互連的一條位線或字線，并且第三層32是觸點層，第三導電部件22是形成在觸點層36和通孔34中的觸點。
在本發(fā)明的該實例中，第一層30是場層，第一導電部件是場區(qū)域(未在圖中示出)，第二層31是柵極層，第二導電部件是柵極互連21，第三層32是觸點層，第三導電部件22是觸點互連36，并且第三導電部件22必須重疊在場區(qū)域上，以便于不影響柵極互連21。
如圖11中所示，用于本發(fā)明的該實例中的對齊標志12可以對在每個芯片13上的預定位置形成在各個層面的每個圖案分別提供。
另外，如圖12中所示，可以在包括在晶片14中的多個芯片13在內(nèi)的芯片中選擇多個預定的芯片，以便于按照相同的方式在每個所選擇芯片的預定位置提供多個對齊標志。
具體來說，在本發(fā)明中，每個層面的各個對齊標志12、12’、12”、12”’等等最好在芯片內(nèi)或者在芯片之間的預定適應位置相鄰放置。
在本發(fā)明中，根據(jù)來自對齊標志12、12’、12”、12”’等等的檢測結果，在位置上與分別形成在每個層面30、31和32中的芯片13之間的各個圖案的參考值的偏移，或者在位置上與對于層面30、31和32中的每一個形成在每個芯片13內(nèi)的參考值之間的偏移被分別檢測，并且從如此檢測的偏移信息中，確定對于每個層面等等的糾正值以糾正該位置偏移，這些糾正值被用于確定電子束曝光位置，用于在閉合區(qū)域35內(nèi)形成第三導電部件22。
更加具體來說，在根據(jù)本發(fā)明的電子束曝光方法中，對于包括兩個或多個層面的基底，其中執(zhí)行電子束曝光以執(zhí)行重疊，檢測在至少兩個要被重疊的層面上形成的對齊標志12，合成處理，以獲得對每個檢測結果的求和平均或加權平均，這些被用作為形成新的導電部件的基礎，以便于利用電子束曝光執(zhí)行重疊。
在本發(fā)明中用于每個層面的糾正值分別對X和Y方向確定。
另外，在本發(fā)明中用于每個層面的糾正值可以對已經(jīng)在X和Y坐標系中旋轉經(jīng)過一個任意角的X和Y方向中的每一個方向確定。
在用于本發(fā)明的糾正值的一個實例中，從下文給出用于計算糾正值的一般方式可以清楚地看出，該數(shù)值可以是偏移項、增加項、旋轉項以及梯形項。
根據(jù)本發(fā)明的實例，用于確定本發(fā)明中的糾正值的方程的一個例子在下文中給出。
具體來說，在具有如圖1所示的結構的半導體器件100中，例如DRAM，當形成該器件時，根據(jù)由已經(jīng)形成在柵極層30中的柵極21和已經(jīng)形成在互連層31中的互連20所形成的閉合區(qū)域35內(nèi)的區(qū)域，形成一個接觸孔34，并且觸點被埋入在導電部件22中，包括接觸端36在內(nèi)的觸點層32利用逐芯片(D/D)對齊方法來重疊。
首先，對齊標志12和12’形成為每個芯片的四個角上，以便于當形成柵極層30和互連層31時，它可以由電子束曝光裝置所檢測。
接著，當觸點層32被電子束曝光時，位于每個芯片13的四個角上的柵極層30的對齊標志12和互連層31的對齊標志被檢測。
分別計算根據(jù)對于柵極層30的對齊標志檢測結果的糾正方程以及對于互連層31的對齊標志檢測結果的檢測方程。
一般的糾正方程如下(1)采用柵極層標志檢測結果的X方向糾正方程ΔX=A0(柵極)+A1(柵極)X+(1-A2(柵極))Y+A3(柵極)XY…(1)(2)采用柵極層標志檢測結果的Y方向糾正方程ΔY=B0(柵極)+(1-B1(柵極))X+B2(柵極)+B3(柵極)XY…(2)(3)采用互連層標志檢測結果的X方向糾正方程ΔX=A0(位)+A1(位)X+(1-A21(位))Y+A3(位)XY…(3)(4)采用互連層標志檢測結果的Y方向糾正方程ΔY=B0(位)+(1-B1(位))X+B2(位)Y+B3(位)XY…(4)在上文中，大寫A0和B0是偏移項，A1和B2增大(放大)項，B1和A2是旋轉項，以及A3和B3是梯形項。
也就是說，在本發(fā)明中，在一個芯片13內(nèi)的多個預定位置中的每一個位置處的當前坐標值與在以上文所述相同位置處的坐標值之間做比較，在參考裝置中，它們之間的差值被檢測，并且對于使差值為零的糾正值是通過分為兩個方向例如X軸方向和Y軸方向而計算的，并且其被確定為矢量。
接著，下面描述利用上述糾正方程執(zhí)行對齊糾正的方法和一個具體實例。
首先，圖2(B)和圖2(A)中示出作為采用對齊標志12的檢測結果，已經(jīng)在分別位于第一層30和第二層31中的柵極21圖案和互連20圖案之間形成的偏移狀態(tài)。
也就是說，圖2(A)示出相對于參考圖案位置的形成在互連31中的互連20的圖案的偏移度。
在該圖中，虛線表示作為參考的圖案位置。
按照相同的方式，圖2(B)示出相對于參考圖案位置的形成在柵極層30中的柵極21的圖案的偏移度。
在該圖中，虛線表示作為參考的圖案位置。
接著，在由如上文所述構成的半導體芯片102的柵極21和互連20所環(huán)繞的閉合區(qū)域35中形成觸點22的情況下，電子束曝光位置按照下文實例描述的方式對齊。
特別地，就圖1的例子來說，首先確定關于柵極層30與被曝光的接觸孔層32的互連層31之間的重疊邊界。
也就是說，在該具體實例中，對于柵極21在X方向中具有小的重疊邊界，并且在Y方向中對于互連20具有小的重疊邊界。
在該例子中，當確定重疊邊界時，最好是采用柵極層30的圖案數(shù)據(jù)和互連層31的圖案數(shù)據(jù)，關于每個圖案數(shù)據(jù)的參考數(shù)據(jù)存儲在電子束曝光裝置的存儲裝置中。
基于該確定結果，根據(jù)對于柵極層30的對齊標志檢測結果選擇和使用糾正方程(1)，對于X方向，根據(jù)關于互連層31的對齊標志檢測結果選擇和使用糾正方程(4)。
在根據(jù)本發(fā)明的電子束曝光方法中，根據(jù)對柵極層30和互連層31中的每一個的對齊標志檢測結果，采用各個糾正方程(1)和(4)來確定電子束的曝光位置，以便于當用電子束曝光時執(zhí)行重疊糾正。
圖3示出采用上述糾正方式計算的糾正值的大小，其被表達為分別在X軸和Y軸方向上的矢量。
也就是說，圖3(A)示出從確定在Y軸方向上的糾正值矢量獲得的結果，該結果是利用分別用于在每個芯片內(nèi)的多個預定位置中的其中一個位置的上述糾正方程(4)而確定的，以便于糾正在圖2(A)中所示的芯片13內(nèi)互連層31中的互連圖案的偏移。
也就是說，圖3(B)示出從確定在X軸方向上的糾正值矢量獲得的結果，該結果是利用用于在每個芯片內(nèi)的多個預定位置的上述糾正方程(1)而確定的，以便于糾正在圖2(B)中所示的芯片13內(nèi)柵極層30中的柵極21的圖案的偏移。
也就是說，如圖3中所示，對于在當前時間點在上述狀態(tài)中的基底，如果要形成新的導電部件，通過在電子束曝光時利用糾正值來糾正曝光位置數(shù)據(jù)，可以對于在上述時間點處的基底在一個精確的位置形成導電部件。
在本發(fā)明中，如上文所述，通過采用調(diào)節(jié)具有大的重疊邊界的方向上的糾正值，可以高精度地執(zhí)行重疊糾正。
在本發(fā)明的例子中，糾正方程被分為X軸和Y軸。但是，容易理解，這還可以根據(jù)任意坐標軸進行分割。
另外，盡管在上述例子中是使用兩層基底重疊的情況，但是容易理解，同樣可以把本發(fā)明應用于采用三層或更多層基底層的情況。
根據(jù)上述電子束曝光方法，在由導電部件20和21的圖案所形成的閉合區(qū)域35中設置和形成分離的導電部件22，該導電部件形成在多個層面30至32的每一個上，計算每個導電部件20和21與分離的導電部件22之間的重疊邊界，并且該重疊邊界計算的結果被使用，使得應當被用于確定電子束曝光位置的用于X方向和Y方向的每個糾正值最好分別從在X方向和Y方向中的每個糾正值中選擇。
另外，在本發(fā)明中，當選擇上述糾正值時，最好優(yōu)先選擇具有這樣一個坐標軸的一個糾正值，在該坐標上在分離的導電部件22和每個層面中的導電部件20和21之間的重疊邊界較小。
在本發(fā)明中，當對電子束確定曝光位置時，最好對以前確定的用于電子束的曝光位置坐標執(zhí)行求和平均或加權平均這樣的求和處理。
也就是說，在本發(fā)明的電子束曝光方法中，在對于具有兩個或更多層面的基底用于重疊的電子束曝光方法，計算對具有兩個或多個要被重疊的層面的基底執(zhí)行電子束曝光的層面的每個方向上的重疊容許值，并且根據(jù)檢測形成于該基底上的對齊標志的結果的糾正方程被分割為要被相加的每個方向分量，具有最小容許值的方向分量被提取并且計算求和平均。
下面參照圖13中所示的流程圖描述根據(jù)本發(fā)明上述實施例的電子束曝光方法或半導體器件制造方法的構成程序。
具體來說，在包括分離放置多個半導體層并且其上形成有互不相同圖案的導電部件的半導體器件中，并且在電子束曝光方法或半導體器件制造方法中，其中采用電子束曝光把分離的導電部件形成在由使用電子束曝光的每個區(qū)域中的導電部件所形成的各個閉合區(qū)域內(nèi)，以便于不影響任何導電部件，當啟動電子束曝光方法或制造半導體器件的方法時，首先，在步驟(1)，執(zhí)行第一步驟，從而檢測一個對齊標志21，在執(zhí)行導電部件21圖案的形成時使用該標志，導電部件21形成在置于每個芯片13的預定位置處的一個層面30上。然后，進行到步驟(2)，執(zhí)行第二步驟，檢測當形成導電部件20的圖案時所用的分離對齊標志12’，該導電部件20形成在每個芯片13上的預定位置處的分離層31上。
然后，在步驟(3)，第三步，對于每個層面根據(jù)上述檢測結果，把用于糾正相對于每個對齊標志12和12’的參考坐標值的偏移的糾正方式分為X軸方向和Y軸方向，并且分別執(zhí)行處理。
在此之后，執(zhí)行第四步驟，在X軸方向和Y軸方向?qū)γ總€層面計算關于分別形成在第一層30與分離層31上的導電部件21和20與新形成的分離導電部件22的圖案的參考值之間的重疊程度。
然后，進行到步驟(5)，執(zhí)行第5步驟，在每個層面對X軸方向和Y軸方向的重疊邊界作出判斷，判斷出哪個軸方向具有較小邊界，并且對該軸方向的糾正值作出選擇。
在上述步驟之后，進行到步驟(6)，執(zhí)行第6步驟，從而用于每個所選擇X軸方向和Y軸方向的糾正值被用來糾正激光束的曝光位置，此后進行到步驟(7)，對由上述糾正所確定的電子束曝光位置執(zhí)行曝光處理，從而形成所需的半導體器件，并且結束該處理過程。
接著，下面描述根據(jù)本發(fā)明的電子束曝光方法或半導體制造方法的另一實施例。
具體來說，在上述例子中給出采用逐芯片(D/D)對齊的電子束曝光方法的情況，在本發(fā)明的例子中，給出使用圖12中所示的總體對齊方法的電子束曝光方法的情況。
如上文所述的總體對齊方法是一個這樣的方法，其中從形成在晶片14上的多個樣本測量選擇預定的多個芯片，例如芯片13、13’、13”，測量在該芯片上的對齊標志12，并且在計算上述糾正之后，利用所計算的糾正值，執(zhí)行芯片之間的設置誤差(偏移、增大和旋轉)的糾正。
在本發(fā)明的例子中，同樣測量形成在樣本14的多個所選擇芯片上的柵極層30和互連層31的對齊標志12和12’，并且如上文所述，對每個層面30和31產(chǎn)生相同類型的糾正方程。
同樣在該例子中，僅僅使用芯片13的排列信息，而沒有使用各個芯片13的信息。
因此，根據(jù)在芯片13中的X軸方向和Y軸方向重疊邊界沒有任何重要性。
因此，在本發(fā)明的例子中，考慮兩種情況的設計數(shù)值中的重疊邊界，通過兩者的重疊邊界利用加權進行求和平均。
例如，假設對于柵極層30的重疊邊界為40nm，并且對于互連層31的重疊邊界是60nm。
在這種情況下，根據(jù)柵極層30的對齊標志12的檢測結果得出的糾正量乘以0.6，并且根據(jù)互連層31的對齊標志12’的檢測結果乘以0.4，以獲得一個合成量。
這些計算結果被取為在本發(fā)明例子中的重疊糾正方程。
在本發(fā)明的例子中，可以取多個對齊標志檢測結果的加權平均，以檢測糾正方程。
容易理解，在本發(fā)明中，對于處理糾正值的方法，可以利用這種求和處理，例如僅僅使用在用于X軸方向例子中的糾正方程并且使用在該例子中獲得的糾正值，以及從該例子中獲得的糾正值的加權平均。
下面參照圖14中所示的流程圖描述根據(jù)本發(fā)明的電子束曝光方法或者半導體器件制造方法的另一個實例。
具體來說，在包括多個半導體層的半導體器件中，該半導體層分離放置由互不相同的圖案所形成的導電部件，并且在電子束曝光方法中，其中通過利用電子束曝光在由每個層面中的導電器件所形成的各個閉合區(qū)域內(nèi)形成分離導電部件，以便于不影響形成在每個層面上的導電部件，該形成是通過每個層面在步驟(1)中從形成在晶片14上的多個芯片13實現(xiàn)的，預定數(shù)目的芯片13在第一步驟中選擇。接著，執(zhí)行第二步驟，檢測當在形成于一個層面30上的導電部件形成時所采用的一個對齊標志，一個所選擇芯片13置于晶片14中，在此之后執(zhí)行第三步驟，從而檢測一個分離的對齊標志12’，該標志在形成導電部件20的圖案時被使用，該導電部件形成在所選擇芯片13的一個分離層31上。
在上文之后，根據(jù)上述檢測結果執(zhí)行第四步驟，在層面30和31中，用于糾正相對于對齊標志12和12’的參考坐標值的偏移量被分為X軸方向和Y軸方向，以對其分割。然后，執(zhí)行第五步驟，從而相對于分別形成在第一層30和分離層31上的每個導電部件21和20的圖案，例如存儲在曝光裝置的存儲裝置中的圖案數(shù)據(jù)，以及它與分離的導電部件22之間的重疊邊界被根據(jù)每個層面上的X軸方向和Y軸方向計算。
接著，執(zhí)行第六步驟，從而對在每個層面中的X軸方向和Y軸方向的糾正值被根據(jù)對于每個導電部件21和20的重疊邊界乘以加權系數(shù)。此后，執(zhí)行第七步驟，從而加權的校正方程相加，以確定重疊校正方程。然后，執(zhí)行第八步驟，從而所確定的方程值被用于校正電子束的曝光位置。然后，執(zhí)行第九步驟，從而根據(jù)從上述校正確定的電子束的曝光位置執(zhí)行曝光處理，從而獲得所需的半導體器件并結束該處理。
一種制造根據(jù)本發(fā)明的半導體器件的方法是一種采用上述電子束曝光方法來制造半導體器件的方法，該半導體器件包括多個疊層并分離放置的半導體層，在該半導體層上由互不相同的圖案形成分離導電部件。
通過采用上文具體描述的構成，根據(jù)本發(fā)明的電子束曝光方法和半導體器件制造方法，在用于重疊包括兩層或更多層的基底的電子束曝光方法中，可以高精度地執(zhí)行重疊，從而獲得由大量小尺寸互連層所形成的半導體器件，并且還實現(xiàn)能夠獲得具有高精度和高成品率的半導體器件的電子束曝光方法的效果。
權利要求
1．一種電子束曝光方法，它在包括多個分層半導體層的半導體器件中確立用于電子束曝光的位置，在分層半導體層中，由互不相同的圖案所形成的導電部件分離放置，當利用電子束曝光在由每個層上的導電部件所形成的各個封閉區(qū)域中形成分離的導電部件，以穿過所述層面而不影響已經(jīng)在每個所述層面上形成的任何導電部件時，預先對每個層面的圖案提供的各個對齊標志被分別檢測，并且在每個層面中，表示各個圖案或者整個半導體器件相對于參考坐標值的偏移度的差值被計算，并且對每個層面確定用于糾正這個差值目的的一糾正值，以及其中一個所述糾正值被選擇并用于在所述封閉區(qū)域中形成所述分離的導電部件。
2．根據(jù)權利要求1所述的電子束曝光方法，其特征在于，在由至少第一層和第二層的疊層所形成的半導體基片中，其中在第一層內(nèi)按照第一預定圖案放置第一導電部件，在第二層內(nèi)按照第二預定圖案放置第二導電部件，當利用電子束曝光以便于不影響第一或第二導電部件在由所述第一和第二導電部件所形成的閉合區(qū)域中形成第三導電部件時，分別檢測預先根據(jù)形成在所述第一和第二層上的圖案提供在該基片上的各個對齊標記，確定糾正值，用于根據(jù)每個層面的參考糾正值糾正在每個層面中的各個圖案或半導體器件的整個圖案的偏移度，其中一個所述糾正值被選擇，并且用于確定當在閉合區(qū)域內(nèi)形成第三導電部件時用于電子束曝光的位置。
3．根據(jù)權利要求1所述的電子束曝光方法，其特征在于，所述第一層是柵極層第一層是柵極層，所述第一導電部件是柵極互連，所述第二層是互連層，以及所述第二導電部件是互連線，并且所述第三導電部件是接觸互連。
4．根據(jù)權利要求1所述的電子束曝光方法，其特征在于，所述第一層是場層，所述第一導電部件是場區(qū)域，所述第二層是柵極層，所述第二導電部件是柵極互連，并且所述第三導電部件是觸點互連。
5．根據(jù)權利要求1所述的電子束曝光方法，其特征在于，所述對齊標志分別提供于每個芯片上。
6．根據(jù)權利要求1所述的電子束曝光方法，其特征在于，多個所述對齊標志被提供于包括多個芯片的晶片上的預定位置。
7．根據(jù)權利要求1所述的電子束曝光方法，其特征在于，每個所述層面的所述各個對齊標志相互接近低置于一芯片中或芯片之間的適當位置。
8．根據(jù)權利要求1所述的電子束曝光方法，其特征在于，根據(jù)所述對齊標志的檢測結果，對形成在每個層面上的各個芯片的圖案之間的參考值的位置偏移，或者形成在每個層面中的每個芯片內(nèi)的圖案之間的參考值的位置偏移，并且從所檢測的位置偏移信息計算和確定用于糾正每個層的所述位置偏移的糾正值，這些糾正值被用于確定用于在所述閉合區(qū)域內(nèi)形成第三導電部件的電子束曝光位置。
9．根據(jù)權利要求8所述的電子束曝光方法，其特征在于，所述用于每個所述層面的糾正值是根據(jù)X和Y方向分別確定。
10．根據(jù)權利要求8所述的電子束曝光方法，其特征在于，所述用于每個所述層面的糾正值是根據(jù)已經(jīng)被旋轉任意角度的X和Y方向分別確定。
11．根據(jù)權利要求1所述的電子束曝光方法，其特征在于，所述糾正值包括偏移項、增加項、旋轉項以及梯形項。
12．根據(jù)權利要求8所述的電子束曝光方法，其特征在于，當形成各個導電部件和在由一導電部件所形成的閉合區(qū)域中的分離導電部件的圖案時，其中該圖案至少形成在多個重疊層的每一層上，每個所述導電部件和所述分離導電部件被計算，并且根據(jù)所述計算的結果，選擇X方向和Y方向的糾正值，該糾正值當確定用于電子束曝光的位置時被使用。
13．根據(jù)權利要求12所述的電子束曝光方法，其特征在于，當所述糾正值被選擇時，優(yōu)先選擇用于這樣一個坐標軸的糾正值，在該坐標軸對應于所述分離導電部件和每個所述層面中的導電部件之間的重疊邊界較小的方向。
14．根據(jù)權利要求13所述的電子束曝光方法，其特征在于，確定用于電子束曝光方法的所述位置，所述糾正值是通過執(zhí)行合成處理而確定的，該合成處理例如所述糾正值的求和平均或加權平均。
15．一種在半導體器件中的電子束曝光方法，該半導體器件中包括多個分層半導體層，其中由互不相同的圖案所形成的導電部件分離放置，當在由每個層上的導電部件所形成的各個封閉區(qū)域中形成分離的導電部件時，利用電子束曝光，以穿過所述層面而不影響已經(jīng)在每個所述層面上形成的任何所述導電部件，該電子束曝光方法包括第一步驟，檢測當在每個芯片上的預定位置處的一個層面上形成導電部件的圖案時使用的一個對齊標志；第二步驟，檢測當在每個芯片上的預定位置處的分離層面上形成導電部件的圖案時使用的一個分離的對齊標志；第三步驟，根據(jù)檢測結果，把用于相對參考坐標值糾正對齊標志偏移的糾正方程分割為分別計算的X軸方向和Y軸方向；第四步驟，對每個層面計算分別形成一個層面和該分離層面的每個導電部件和在該分離層上的導電部件的參考詞之間的重疊邊界，該計算是對X軸方向和Y軸方向完成的；第五步驟，對每個層面的X軸方向和Y軸方向的重疊邊界判斷沿著哪個軸方向的重疊邊界數(shù)值更小，并且從每個層中選擇用于邊界較小的軸方向的糾正值；以及第六步驟，使用所選擇糾正值來糾正電子束曝光的位置。
16．一種在半導體器件中的電子束曝光方法，該半導體器件中包括多個分層半導體層，其中由互不相同的圖案所形成的導電部件分離放置，當在由每個層上的導電部件所形成的各個封閉區(qū)域中形成分離的導電部件時，利用電子束曝光，以穿過所述層面而不影響已經(jīng)在每個所述層面上形成的任何所述導電部件，所述電子束曝光方法包括第一步驟，從在晶片表面中的多個芯片選擇預定數(shù)目的芯片；第二步驟，檢測當把導電部件的圖案形成在所述選中的芯片的一層上時使用的一個對齊標志；第三步驟，檢測當在所述選中的芯片上的預定位置處的分離層面上形成導電部件的圖案時使用的一個分離的對齊標志；第四步驟，根據(jù)所述檢測結果，把用于相對參考坐標值糾正對齊標志偏移的糾正方程分割為分別計算的X軸方向和Y軸方向；第五步驟，對每個所述層面，在X軸方向和Y軸方向計算對于形成在所述第一層上的每個導電部件和形成在每個層面的所述分離層上的所述分離導電部件的圖案的參考值之間的重疊邊界；第六步驟，由對應于所述重疊邊界的加權系數(shù)，倍乘對每個所述層面確定的校正方程；以及第七步驟，把由所述加權系數(shù)所乘的所述校正方程相加，以獲得合并校正方程，并且利用所述校正方程來執(zhí)行重疊校正。
17．一種利用根據(jù)權利要求1所述的電子束曝光方法制造半導體器件的方法，該半導體器件包括多個半導體層，其上分離放置由互不相同的圖案所形成的導電部件。
全文摘要
一種電子束曝光方法,當使用電子束曝光來在由導電部件所形成的閉合區(qū)域內(nèi)形成分離的導電部件,使得它不影響已經(jīng)形成的導電部件,使其通過每個層面,分別檢測對于每個層面上的導電部件的圖案提供的各個對齊標志,對每個層面計算差值,以表示在這些層面中圖案相對應參考坐標值的位置偏移,對每個層面確定用于糾正這些差值的糾正值,并且從中選擇一組糾正值,并用于確定用于電子束曝光方的位置,以在閉合區(qū)域中形成分離的導電部件。
文檔編號G03F9/00GK1284740SQ00121269
公開日2001年2月21日 申請日期2000年8月11日 優(yōu)先權日1999年8月13日
發(fā)明者德永賢一 申請人:日本電氣株式會社