專利名稱：用于電子束曝光的掩模及制造方法和半導體器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在對半導體晶片上進行電子束曝光(EB曝光)的技術(shù)中用于電子束曝光且其中鄰近效應(yīng)校正方法被改進的掩模、制造該掩模的方法和利用該掩模制造半導體器件的方法，特別涉及用于一種用于電子束曝光的掩模，該掩模優(yōu)選地用作投影曝光裝置的模版(stencil)掩模，其上形成有相應(yīng)于一個芯片的整個或部分圖形，以及制造該掩模的方法和利用該掩模制造半導體器件的方法。


圖1是展示EB投影曝光裝置的電子光學元件的圖。在該EB投影曝光裝置中，彼此平行地設(shè)置具有形成在電子束透過部位上的開口的模版掩模21、投影透鏡22、限制孔23和物鏡24，以便它們的中心軸相互匹配，在物鏡24之下設(shè)置晶片25。
在晶片25的表面上，形成抗蝕劑膜26，透過模版掩模21中開口的電子束由投影透鏡22進行會聚、用限制孔23使其變細和用物鏡24使其變得更為集中，然后照射到該抗蝕劑膜26上。在模版掩模21中，形成相應(yīng)于一個芯片的圖形或一部分圖形，和通過在模版掩模21上掃描電子束，將相應(yīng)于一個芯片的圖形寫在晶片25的抗蝕劑膜26上。
這樣，在EB曝光技術(shù)中，利用電子束、顯影和腐蝕，將圖形寫在形成于掩模材料上的抗蝕劑膜上，形成用于電子束曝光的掩模(掩模寫入)，并且利用進行電子束曝光的該掩模，使電子束曝光，將掩模圖形轉(zhuǎn)印在晶片的抗蝕劑膜上(晶片寫入)。在這些情況下存在下列問題，即因所謂的鄰近效應(yīng)(proximity effect)，圖形線寬與設(shè)計寬度偏離，因此，用校正了因鄰近效應(yīng)引起的尺寸改變的圖形來進行掩模寫入和晶片寫入。
亦即，鄰近效應(yīng)是由圖形密度不均勻引起的尺寸改變，它是這樣的一種現(xiàn)象，其中，作為要形成于晶片上的靶的圖形具有以固定間隔對齊的固定寬度的線，如果使用負型抗蝕劑，那么在圖形兩側(cè)的線寬變得小于在圖形中心部分的正常部位上的寬度。在透過抗蝕劑膜并進入Si襯底內(nèi)的電子束因反向散射而重新射入抗蝕劑膜上時，發(fā)生這種因鄰近效應(yīng)引起的尺寸改變。因此，將抗蝕劑膜和Si襯底部分切割成網(wǎng)格狀，用計算機計算各網(wǎng)格因電子束照射而存留在抗蝕劑膜中的能量，用曝光強度分布(EID)函數(shù)來模擬因鄰近效應(yīng)產(chǎn)生的能量分布，并且，如圖2中所示，利用該EID函數(shù)，按照距圖形端部的距離確定用于晶片寫入的鄰近效應(yīng)校正曝光劑量，和利用該量作為掩模偏置量，確定用于電子束曝光的掩模圖形尺寸。通過在線寬變窄處的圖形端部增加曝光劑量，掩模偏置量補償因鄰近效應(yīng)而減小的線寬量，由此估計在圖形末端部分抗蝕劑尺寸的減小量，并將該估計量加入設(shè)計的寬度中作為校正偏置量。
此外，圖3中表示因向前散射直接從外部進入抗蝕劑膜中的電子和在Si襯底內(nèi)的散射之后反向散射重新進入抗蝕劑膜中的電子引起的能量累積量的分布，和用下列公式1表示的曝光強度分布(EID)函數(shù)表示該能量累積分布。
f(r)＝k{exp(-r2/βf2)+η(βf2/βb2)exp(-r2/βb2)}...(1)在上式中，r是距照射點的距離，βf是如圖3所示的因向前散射引起的淀積能量分布的范圍，βb是因反向散射引起的淀積能量分布的半寬度，η被稱為反射系數(shù)，該系數(shù)是根據(jù)襯底材料確定的常數(shù)。
這樣，為了校正因鄰近效應(yīng)引起的尺寸改變，在現(xiàn)有技術(shù)中，通過利用EID函數(shù)和網(wǎng)格的數(shù)字運算確定掩模偏置(掩模圖形校正劑量)，并用其中考慮了該掩模偏置的掩模用電子束在晶片上曝光。同樣，當制造用于電子束曝光的掩模時，為了校正因電子束引起的鄰近效應(yīng)，進行數(shù)字運算，并根據(jù)獲得的校正曝光劑量，使電子束在掩模材料上的抗蝕劑膜上曝光，從而制備掩模。因此，在現(xiàn)有技術(shù)中，當制備掩模和晶片寫入時，需要進行兩次運算來校正鄰近效應(yīng)。
可是，由于對每一個分割的網(wǎng)格進行校正運算，因而需要復(fù)雜的計算處理，所以校正精度低。為了增加校正精度，可使網(wǎng)格尺寸更小，但是，如果這樣，那么計算所需要的時間明顯變長，處理需要相當長的時間，計算能力降低。
因此，為了省略對各晶片鄰近效應(yīng)校正曝光處理的目的，提出了一種鄰近效應(yīng)校正方法，并以高計算能力形成高密度圖形(日本專利申請未決公開特開平10-90878)。在這種鄰近效應(yīng)校正方法中，制備涂有抗蝕劑的掩模襯底，利用EB曝光寫入將掩模圖形寫入襯底的抗蝕劑膜上，并通過使用分別制備的鄰近效應(yīng)校正掩模，進行圖形轉(zhuǎn)印掩模的校正曝光。此時，確定校正掩模的圖形和曝光劑量，以便在用EB曝光后述晶片時將發(fā)生的鄰近效應(yīng)，附加地校正形成于掩模上的圖形(過校正)，然后顯影和腐蝕由此獲得已校正其鄰近效應(yīng)的構(gòu)圖的轉(zhuǎn)印掩模，并利用該掩模，借助一次轉(zhuǎn)印和曝光，使EB在晶片上曝光。由此，在現(xiàn)有技術(shù)中對晶片的曝光需要包括對各晶片的校正曝光的兩次曝光，但是，在制造掩模期間進行校正曝光，從而制備已校正其鄰近效應(yīng)的掩模，和通過省略對晶片曝光的校正曝光處理，可以用一次曝光處理完成晶片寫入以提高生產(chǎn)量。
但是，還是在該現(xiàn)有技術(shù)中，與前一種現(xiàn)有技術(shù)的情況一樣，需要對因掩模寫入時電子束引起的鄰近效應(yīng)進行校正，以及對因晶片寫入時電子束引起的鄰近效應(yīng)進行校正，并因此要進行相對多次的計算進行校正處理，并且仍然還有計算精度低的缺點。
本發(fā)明的目的在于提供一種可提高計算精度的用于電子束曝光的掩模、和制造所述掩模的方法以及使用該掩模制造半導體器件的方法。
按照本發(fā)明的電子束曝光的掩模由與要曝光的晶片的材料相同的材料制備，并且該掩模具有寫入圖形，該圖形附帶有相當于掩模寫入時鄰近效應(yīng)校正劑量兩倍的校正劑量。借助利用電子束的構(gòu)圖，按與晶片寫入中的加速電壓相同的加速電壓形成該寫入圖形。
用于電子束曝光的該掩模例如是具有透過電子束的開口的模版掩模，或是具有非常薄的膜的薄膜(membrane)型掩模。此外，為在投影曝光裝置中使用，在該掩模中，形成例如相應(yīng)于一個芯片的整個圖形或一部分圖形。
按照本發(fā)明的用于電子束曝光的掩模的制造方法包括下列步驟計算掩模寫入時的鄰近效應(yīng)校正劑量；按與晶片曝光中的加速電壓相同的加速電壓，用具有相當于掩模寫入中鄰近效應(yīng)校正劑量兩倍的校正劑量的圖形對形成于掩模材料表面上的抗蝕劑膜進行曝光，其中所述掩模材料與將要曝光的晶片材料相同；使抗蝕劑膜顯影，形成抗蝕劑膜圖形；和利用抗蝕劑膜圖形作為掩模腐蝕掩模材料形成掩模。
在用于電子束曝光的掩模的該制造方法中，例如，掩模材料是其中有在硅襯底上的二氧化硅膜上形成硅膜的SOI(絕緣體上的硅)粘接襯底，在硅膜上形成抗蝕劑膜圖形，利用該抗蝕劑膜圖形作為掩模腐蝕硅膜。使用所謂硬掩模作為掩模，在該硬模中利用抗蝕劑膜腐蝕形成于硅膜上的二氧化硅膜。此外，在腐蝕硅膜之后，最好進行處理，腐蝕和去除與硅襯底上硅膜的構(gòu)圖部分匹配的區(qū)域，露出二氧化硅膜。
按照本發(fā)明的半導體器件的制造方法，包括下列步驟計算掩模寫入時的鄰近效應(yīng)校正劑量；利用具有相當于掩模寫入時鄰近效應(yīng)校正劑量兩倍的校正劑量的圖形，按與晶片寫入中的加速電壓相同的加速電壓，對形成于與將要曝光的晶片材料相同的掩模材料上的抗蝕劑膜曝光；使抗蝕劑膜顯影，形成抗蝕劑膜圖形；利用抗蝕劑膜圖形作為掩模腐蝕掩模材料形成掩模；和用所述掩模按與掩模寫入中的加速電壓相同的加速電壓對晶片上的抗蝕劑膜進行電子束曝光。
在現(xiàn)有技術(shù)中，在模版掩模制造工藝方法中，當利用電子束掩模寫入時，按約20-50kv的較低加速電壓，使用其成本相對較低的裝置進行曝光。另一方面，當利用該模版掩模進行晶片寫入時，為了增加生產(chǎn)量，需要增加電子束電流，而為了防止因電子束流增加時的庫侖(Coulomb)交互作用效應(yīng)引起的分辨率下降，加速電壓也增加，例如增加到50或100kv以增加分辨率。
通過注意到鄰近效應(yīng)與電子束的加速電壓有關(guān)并受設(shè)置于將要曝光的抗蝕劑膜下的襯底材料影響的情況，提出了本發(fā)明。換言之，利用如上述公式1中的βf和常數(shù)η來表示電子束的曝光強度分布，而βf和βb與電子束的加速電壓有關(guān)，常數(shù)η則取決于襯底材料。因此，因鄰近效應(yīng)引起的線寬隨加速電壓改變而改變，如果加速電壓相同，那么鄰近效應(yīng)也相同。此外，由反向散射引起鄰近效應(yīng)，由于反向散射透過抗蝕劑膜的電子束在抗蝕劑膜下的襯底內(nèi)散射，然后該散射束再次入射到抗蝕劑膜上。因此，因鄰近效應(yīng)引起的線寬的變化程度取決于在抗蝕劑膜下的襯底材料。
因此，在本發(fā)明中，掩模材料是與將要曝光的晶片材料相同的材料，按與晶片寫入中的加速電壓相同的加速電壓對形成于該掩模上的抗蝕劑膜曝光，和對該抗蝕劑膜進行構(gòu)圖。此外，運算掩模寫入時的鄰近效應(yīng)校正劑量以確定掩模偏置，并且該校正劑量為在掩模上寫入時校正劑量的兩倍。通過增加該量獲得這樣的雙倍校正劑量，以增加掩模寫入和晶片寫入時在圖形端部的寫入線寬，從而校正因掩模寫入和晶片寫入時的鄰近效應(yīng)引起的線寬的減小。因此，如果按與掩模寫入中的加速電壓相同的加速電壓利用該掩模進行晶片寫入而不校正，那么，可寫入具有滿足設(shè)計寬度的線寬的圖形。在本發(fā)明中，僅僅進行一次校正劑量的運算，從而縮短了計算時間，并且，如果假設(shè)計算時間與現(xiàn)有技術(shù)中的相同，那么通過使網(wǎng)格非常細可使計算精度顯著提高。
圖1是表示EB投影曝光裝置的電子光學件的圖；圖2是表示現(xiàn)有技術(shù)掩模偏置的曝光劑量圖形的曲線圖；圖3是表示因向前散射和反向散射引起的淀積能量分布的曲線圖；圖4是表示本發(fā)明第一實施例的方法的流程圖；圖5A至5D是表示按第一實施例的步驟順序的掩模制造方法的剖面圖；圖6A至6C是按步驟順序表示薄膜型掩模制造方法的剖面圖；圖7A至7C是表示本發(fā)明的鄰近效應(yīng)校正原理的圖。
下面，參照附圖詳細說明本發(fā)明的實施例。圖4是表示按照本發(fā)明第一實施例的制造用于電子束曝光的掩模和使用該掩模制造半導體器件的方法流程圖。
首先，制備與晶片材料相同的掩模材料，和在該掩模材料上形成抗蝕劑膜(步驟Q1)。
接著，計算鄰近效應(yīng)校正劑量，以確定抗蝕劑膜的校正曝光劑量，即掩模偏置量，由此可獲得其線寬滿足預(yù)定設(shè)計寬度的掩模，然后按預(yù)定的加速電壓，用雙倍于該掩模偏置量的校正曝光劑量對掩模材料上的抗蝕劑膜EB曝光(步驟Q2)。
隨后，使掩模材料上的該抗蝕劑膜顯影，并利用所獲得的抗蝕劑圖形作為掩模，腐蝕該掩模材料，構(gòu)成用于電子束曝光的掩模(步驟Q3)。
然后，利用該掩模，按預(yù)定加速電壓對晶片上的抗蝕劑膜進行EB曝光(步驟Q4)。
在本實施例中，由于在掩模寫入時形成具有兩倍于掩模偏置的校正劑量的圖形，因而在晶片寫入時進行EB曝光而不必按相同的加速電壓進行校正，便可在晶片的抗蝕劑膜上寫入校正了掩模寫入時的鄰近效應(yīng)和校正了晶片寫入時的鄰近效應(yīng)的圖形。此外，僅進行一次校正運算來確定掩模偏置，因此，僅僅通過用雙倍于掩模偏置的校正劑量進行掩模寫入，還可校正晶片寫入時的鄰近效應(yīng)。所以，可顯著地縮短整個運算處理時間。此外，通過減小網(wǎng)格尺寸可容易地提高計算精度。并且，在本實施例中，由于僅進行一次利用EB掩模的掩模寫入，因而可縮短處理過程，并提高寫入精度。
下面，說明本發(fā)明的用于電子束曝光的掩模的制造工藝方法。圖5A至5D是順序表示制造工藝方法的剖面圖。本實施例涉及具有透過電子束的開口的模版型掩模的制造方法。
首先，如圖5A所示，制備SOI襯底，在該SOI襯底中，形成在硅襯底1上的SiO2膜2與硅襯底(硅膜3)粘接在一起，然后在SOI襯底的硅膜3上形成抗蝕劑膜4。隨后，利用具有上述校正曝光劑量的圖形對抗蝕劑膜4進行EB曝光。
接著，如圖5B所示，使抗蝕劑膜4顯影，形成抗蝕劑圖形，利用該抗蝕劑圖形作掩模，腐蝕硅膜3，形成具有透過電子束的小孔5的硅膜3的圖形。
然后，如圖5C所示，腐蝕和去除硅襯底1的中心部分，形成開口6，對該開口6中的氧化硅膜2進行曝光。
接著，如圖5D所示，用氟化物酸去除開口6中的氧化硅膜2，利用被支撐到硅襯底1的側(cè)邊部分上的硅膜3制造用于電子束曝光的模版型掩模。
下面，說明利用屏蔽電子束的薄膜在其上形成掩模圖形的薄膜型掩模的制造方法。在該薄膜型掩模中，正如在模版型掩模中那樣，可減少計算處理。圖6A至6D是順序表示用于電子束曝光的所謂薄膜型掩模的制造方法剖面圖。
在這種薄膜型掩模中，如圖6A所示，制備襯底，其中在硅襯底10上形成SiN膜11，在SiN膜11上形成鎢膜12，在該襯底的鎢膜12上形成抗蝕劑膜13。
接著，如圖6B所示，利用具有上述校正曝光劑量的圖形對抗蝕劑膜13進行EB曝光，在使該抗蝕劑膜13顯影之后，利用獲得的抗蝕劑圖形腐蝕鎢膜12。由此在SiN膜11上形成鎢膜12的圖形。
此后，如圖6C所示，腐蝕和去除硅襯底10的中心部分，露出SiN膜11，并形成開口14。由此制造出利用被支撐到硅襯底10的側(cè)邊部分上的鎢膜12的圖形形成的薄膜型掩模。在該薄膜型掩模中，由限制孔23(見圖4)屏蔽被鎢膜12大量散射的電子，從而確定EB照射圖形。
圖7A至7C表示本發(fā)明中校正鄰近效應(yīng)的原理。圖7A是表示掩模寫入時的抗蝕劑尺寸的曲線圖，圖7B是表示晶片寫入時的抗蝕劑尺寸的曲線圖，和圖7C是表示曝光劑量的曲線圖。如圖7A中的實線所示，在不校正掩模寫入時的鄰近效應(yīng)的情況下，在EB曝光和顯影抗蝕劑之后，因鄰近效應(yīng)在圖形末端部分的抗蝕劑尺寸變小。另一方面，如圖7C中的虛線所示，相對參考曝光劑量，按對掩模寫入進行鄰近效應(yīng)校正之后的曝光劑量進行曝光的情況下，當掩模寫入時進行鄰近效應(yīng)校正，如圖7A中的虛線所示，在被EB曝光和顯示之后的掩模上的抗蝕劑尺寸是在因鄰近效應(yīng)而改變的尺寸被校正之后的尺寸，由此獲得滿足預(yù)定設(shè)計的尺寸。亦即，如圖7C所示，如果增加在圖形末端部分抗蝕劑的曝光劑量，那么開較大的開口，由此可補償因鄰近效應(yīng)引起的細線寬度。
再有，如圖7B中的實線所示，當利用在掩模寫入時校正鄰近效應(yīng)之后的掩模(由圖7A中的虛線表示的掩模)對晶片上的抗蝕劑膜進行EB曝光時，因鄰近效應(yīng)在圖形端部的抗蝕劑尺寸變小。同時，如圖7C中的實線所示，當按與掩模寫入時相同的加速電壓，利用兩倍于掩模偏置量的校正曝光劑量對晶片進行曝光時，如圖7B中的虛線所示，除了掩模寫入時的鄰近效應(yīng)之外，還校正了晶片寫入時的鄰近效應(yīng)，在所獲得的晶片上的抗蝕劑膜的尺寸為預(yù)定的設(shè)計尺寸。
這樣，用兩倍于掩模偏置的校正曝光劑量進行掩模寫入，并在晶片寫入時不進行校正計算的情況下進行EB曝光，由此可在晶片的抗蝕劑膜上形成具有預(yù)定設(shè)計尺寸的圖形。
如上所述，由于在電子束曝光劑量(劑量)與抗蝕劑膜的線寬尺寸之間存在直線關(guān)系，因而利用掩模偏置，可使具有掩模上抗蝕劑尺寸的圖形平坦(如圖7A中的虛線所示)，并利用兩倍于掩模偏置的校正曝光使具有晶片上抗蝕劑尺寸的圖形平坦(如圖7B中的虛線所示)。亦即，如果使曝光劑量加倍，那么抗蝕劑膜的寬度尺寸也加倍。因此，通過控制曝光劑量，可控制抗蝕劑膜的線寬。
可是，另一方面，如上所述，用公式1中所示的曝光強度分布函數(shù)f(r)表示鄰近效應(yīng)，在該公式1中，如果增加加速電壓，那么因向前散射引起的淀積能量分布的βf降低，因反向散射引起的βb增加。而如果減小加速電壓，由于向前散射所引起βf增加，而因反向散射引起的βb減小。這樣，在電子束的加速電壓與鄰近效應(yīng)之間存在關(guān)系，可是，曝光強度函數(shù)f(r)與加速電壓不成正比，而根據(jù)抗蝕劑膜內(nèi)的能量累積確定的鄰近效應(yīng)校正劑量與加速電壓不成正比。因此，利用加速電壓不能校正鄰近效應(yīng)。
如上所述，按照本發(fā)明，掩模使用與晶片襯底材料相同的材料，和按與晶片寫入相同的加速電壓進行掩模寫入，僅僅通過使掩模寫入時利用鄰近效應(yīng)校正運算獲得的校正曝光劑量加倍，用所獲得的掩模進行晶片寫入而不再進行鄰近效應(yīng)校正，由此便可以在晶片上形成具有預(yù)定設(shè)計尺寸的抗蝕劑圖形。因此，僅需要進行一次鄰近效應(yīng)校正運算，可明顯縮短整個計算時間，并且通過減小網(wǎng)格尺寸可提高計算精度。
權(quán)利要求
1.一種用于電子束曝光的掩模，其中所述掩模由與將要曝光的晶片材料相同的材料制造，并具有寫入圖形，該圖形具有掩模寫入時鄰近效應(yīng)校正劑量兩倍的校正劑量。
2.如權(quán)利要求1所述的用于電子束曝光的掩模，其中利用具有與晶片寫入時的加速電壓相同的加速電壓的電子束構(gòu)圖而形成寫入圖形。
3.如權(quán)利要求1所述的用于電子束曝光的掩模，其中所述掩模是具有透過電子束的小孔的模版掩模，或具有屏蔽電子束的膜的薄膜型掩模。
4.如權(quán)利要求1所述的用于電子束曝光的掩模，其中在所述掩模中形成相應(yīng)于一個芯片圖形的整個或一部分圖形，并用于投影曝光裝置。
5.一種用于電子束曝光的掩模的制造方法，包括下列步驟計算掩模寫入時的鄰近效應(yīng)校正劑量；按與晶片曝光中的加速電壓相同的加速電壓，按具有掩模寫入中鄰近效應(yīng)校正劑量兩倍的校正劑量的圖形，對形成于掩模材料表面上的抗蝕劑膜進行曝光，其中所述掩模材料與將要曝光的晶片材料相同；使所述抗蝕劑膜顯影，形成抗蝕劑膜圖形；和利用所述抗蝕劑膜圖形作為掩模腐蝕掩模材料，形成掩模。
6.如權(quán)利要求5所述的用于電子束曝光的掩模的制造方法，其中掩模材料是其中在硅襯底上的二氧化硅膜上形成硅膜的SOI粘接襯底，在硅膜上形成抗蝕劑膜圖形，利用該抗蝕劑膜圖形作為掩模腐蝕硅膜。
7.如權(quán)利要求6所述的用于電子束曝光的掩模的制造方法，其中，在腐蝕硅膜之后，進行處理，腐蝕和去除與硅襯底上硅膜的構(gòu)圖部分匹配的區(qū)域，露出二氧化硅膜。
8.如權(quán)利要求6所述的用于電子束曝光的掩模的制造方法，其中，在硅膜上形成二氧化硅膜，并一起腐蝕二氧化硅膜和硅膜，形成掩模圖形。
9.一種半導體器件的制造方法，包括下列步驟計算掩模寫入時的鄰近效應(yīng)校正劑量；按照具有掩模寫入時鄰近效應(yīng)校正劑量兩倍的校正劑量的圖形，用與晶片寫入中的加速電壓相同的加速電壓，對形成于與將要曝光的晶片有相同材料的掩模材料上的抗蝕劑膜曝光；使抗蝕劑膜顯影，形成抗蝕劑膜圖形；利用抗蝕劑膜圖形作為掩模腐蝕掩模材料，以形成掩模；和利用該掩模按與掩模寫入中相同的加速電壓對晶片上的抗蝕劑膜進行電子束曝光。
全文摘要
一種制造掩模的方法,其步驟為:制造與被曝光的晶片材料相同的掩模材料,計算用于掩模寫入的鄰近效應(yīng)校正劑量。然后,按具有掩模寫入時鄰近效應(yīng)校正劑量兩倍的校正劑量的圖形,用與晶片寫入時的加速電壓相同的加速電壓,對掩模材料的抗蝕劑膜曝光。接著,顯影抗蝕劑膜,形成抗蝕劑膜圖形,利用該抗蝕劑膜圖形作為掩模腐蝕掩模材料,制備掩模。此后,利用該掩模,對晶片上的抗蝕劑膜進行EB曝光而不進行鄰近效應(yīng)校正。
文檔編號G03F1/20GK1271870SQ00106190
公開日2000年11月1日 申請日期2000年4月28日 優(yōu)先權(quán)日1999年4月28日
發(fā)明者山下浩 申請人:日本電氣株式會社