一種基于arm和fpga的led顯示屏控制系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及LED顯示技術(shù)領(lǐng)域，尤其涉及一種基于ARM和FPGA的LED顯示屏控制系統(tǒng)。
【背景技術(shù)】
[0002]近年來，隨著平板顯示技術(shù)不斷進步，人屏幕LED顯示屏己廣泛用于體育場館、機場、車站等場所，用于顯示文字、圖形、動畫及動態(tài)視頻影像等多媒體信息川為滿足顯示區(qū)域較大、顯示內(nèi)容切換頻繁等相對較復(fù)雜的應(yīng)用場合，目前以FPGA為核心的LED屏控制系統(tǒng)和以32位微處理器為核心的LED顯示屏控制系統(tǒng)已經(jīng)應(yīng)用于人屏LED控制，但是以FPGA為核心的LED顯示屏控制系統(tǒng)設(shè)計實現(xiàn)起來比較復(fù)雜，并且需要以高性能的FPGA芯片作為基礎(chǔ)而以32位微處理器為核心的LED顯示屏控制系統(tǒng)不夠靈活，在改變LED屏幕顯示尺寸時，需要大幅修改系統(tǒng)設(shè)計。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種基于ARM和FPGA的LED顯示屏控制系統(tǒng)，該系統(tǒng)為顯示區(qū)域較大、顯示內(nèi)容切換頻繁的大屏幕LED顯示控制系統(tǒng)提供了良好的解決方案。
[0004]為了實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:一種基于ARM和FPGA的LED顯示屏控制系統(tǒng)，包括嵌入式微處理器、FPGA芯片、驅(qū)動電路、顯示屏、Flash、SDRAM, X體RAM、Y體RAM、以太網(wǎng)接口和上位機；所述嵌入式微處理器與FPGA芯片相連，所述FPGA芯片通過驅(qū)動電路與顯示屏相連，所述X體RAM和Y體RAM分別與FPGA芯片相連，所述Flash和SDRAM分別與嵌入式微處理器相連，所述嵌入式微處理器通過以太網(wǎng)接口和上位機相連。
[0005]優(yōu)選地，所述嵌入式微處理器采用基于ARM核的32位嵌入式RISC微處理器。
[0006]優(yōu)選地，所述基于ARM核的32位嵌入式RISC微處理器的型號為S3C2440。
[0007]優(yōu)選地，所述SDRAM的型號為K4S561632D。
[0008]優(yōu)選地，所述以太網(wǎng)接口的型號RTL8019AS。
[0009]優(yōu)選地，所述Flash的型號為K9F1208。
[0010]優(yōu)選地，所述X體RAM和Y體RAM的型號為IDT71V3577。
[0011]與傳統(tǒng)的基于普通單片機的LED屏控制系統(tǒng)相比較，該系統(tǒng)在不顯著增加系統(tǒng)成本的情況下，可支持256灰度級的全彩圖文信息的顯示，可以播放全彩動畫；可存儲較大容量的數(shù)據(jù)^4MB);通過以太網(wǎng)快速傳輸數(shù)據(jù)，還可以組建局域網(wǎng)，實現(xiàn)遠程控制和管理。該系統(tǒng)為顯示區(qū)域較大、顯示內(nèi)容切換頻繁的大屏幕LED顯示控制系統(tǒng)提供了良好的解決方案。
【附圖說明】
[0012]圖1為本發(fā)明的結(jié)構(gòu)示意圖；
[0013]圖2為S3C2440與ADRAM的接口的電路圖；
[0014]圖3 為 S3C2440 與 NAND FLASH 的接口 電路圖；
[0015]圖4為掃描存儲電路原理圖。
【具體實施方式】
[0016]下面結(jié)合【具體實施方式】對本發(fā)明進行詳細的描述。
[0017]一種基于ARM和FPGA的LED顯示屏控制系統(tǒng)，包括嵌入式微處理器、FPGA芯片、驅(qū)動電路、顯示屏、Flash、SDRAM、X體RAM、Y體RAM、以太網(wǎng)接口和上位機；所述嵌入式微處理器與FPGA芯片相連，所述FPGA芯片通過驅(qū)動電路與顯示屏相連，所述X體RAM和Y體RAM分別與FPGA芯片相連，所述Flash和SDRAM分別與嵌入式微處理器相連，所述嵌入式微處理器通過以太網(wǎng)接口和上位機相連。
[0018]所述嵌入式微處理器采用基于ARM核的32位嵌入式RISC微處理器。
[0019]所述基于ARM核的32位嵌入式RISC微處理器的型號為S3C2440。
[0020]所述SDRAM 的型號為 K4S561632D。
[0021]所述以太網(wǎng)接口的型號RTL8019AS。
[0022]所述Flash 的型號為 K9F1208。
[0023]所述X體RAM和Y體RAM的型號為IDT71V3577。
[0024]本發(fā)明提出了一種新型的嵌入式LED彩色顯示屏控制器的設(shè)計方案該方案采用ARM9芯片為主控制單元FPGA芯片為掃描控制單元采用這個方案可以有效簡化顯示屏的電路結(jié)構(gòu)提高整個控制系統(tǒng)的靈活性和可靠性。
[0025]系統(tǒng)的組成和工作原理:該系統(tǒng)采用基于ARM核的新一代32位嵌入式RISC微處理器和SDRAM組成控制中心，由FPGA芯片和雙體RAM組成掃描控制模塊，以FLASH作為存儲器模塊，采用以太網(wǎng)傳輸數(shù)據(jù)組成LED屏的控制系統(tǒng)。系統(tǒng)框圖如圖1所示。圖片燒寫程序大致過程為:主機通過TFTP協(xié)議將圖片傳輸給系統(tǒng)以太網(wǎng)接口模塊，以太網(wǎng)接口模塊解析協(xié)議接收圖片數(shù)據(jù)，然后將數(shù)據(jù)傳輸給S3C2440，S3C2440將接收到的數(shù)據(jù)寫入存儲模塊NAND FLASH在顯示時S3C2440讀取FLASH中的數(shù)據(jù)通過SPI接口將數(shù)據(jù)傳輸給掃描控制模塊經(jīng)掃描控制模塊處理后傳輸?shù)絃ED屏幕上顯示。
[0026]ARM微處理器的選型:S3C2440是基于ARM 920T核的一款處理器。它的特點具體如下:
[0027](1)ARM920T核由ARM9TDMI存儲管理單元(MMU)和高速緩存三部分組成。其中MMU可以管理虛擬內(nèi)存，高速緩存由獨立的16KB地址16KB數(shù)據(jù)高速Cache組成。
[0028](2)片上有一個IXD控制器，3個通道的UART，2通道的SPI和4通道的DMA。
[0029](3)支持NAND FLASH系統(tǒng)引導(dǎo)，系統(tǒng)管理器(片選邏輯和SDRAM控制器)。
[0030](4)處理器工作頻率最高可以達到400MHz。
[0031]綜合上述特點，S3C2440處理器的工作頻率極大地提高系統(tǒng)的運行速度，這個頻率能夠使處理器輕松的運行于Windows CE，Linux等操作系統(tǒng)以及較為復(fù)雜的信息處理，可以大大減少軟件開發(fā)時；S3C2440強大的內(nèi)部中斷，便于TCP/IP的輪詢調(diào)用；S3C2440有117個通用可編程多功能的I/O端口可方便與以太網(wǎng)控制器RTL8019AS連接；S3C244C有著豐富的外設(shè)資源，可以人人簡化外圍電路中的擴展部分，降低了系統(tǒng)的復(fù)雜度，所以選定S3C2440為該系統(tǒng)的CPU。
[0032]SDRAM 接口電路的設(shè)計:SDRAM (Synchronous DRAM)即同步 DRAM) SDRAM 在系統(tǒng)中主要用作程序的運行空間，當系統(tǒng)啟動時，MCU首先從復(fù)位地址0x0處讀取啟動代碼，在完成系統(tǒng)的初始化后，程序代碼調(diào)入SDRAM中運行，以提高系統(tǒng)的運行速度同時，系統(tǒng)及用戶堆棧、運行數(shù)據(jù)也都放在SDRAM中。
[0033]本系統(tǒng)中SDRAM 選用 SAMSUNC 公司的 K4S561632D，它是 4Mxl6bitx4bank 的同步DRAM,容量為32MB。用2片K4S561632D并聯(lián)構(gòu)建32位SDRAM存儲器系統(tǒng)，其中一片為高16位，另一片為低16位，使數(shù)據(jù)總線寬度達32bit，總?cè)萘窟_到64MB，將其地址空間映射在S3C2440 的 bank6，即將 S3C2440 的 bank6 片選信號接至兩片 K4S561632D 的 CS 端。S3C2440與其中一片SDRAM的連接如圖2所示。
[0034]以太網(wǎng)接口電路設(shè)計:為解決數(shù)據(jù)的遠程傳輸問題，設(shè)計了以太網(wǎng)接口。以太網(wǎng)電路模塊采用RealTek公司生產(chǎn)的、帶有即插即用功能的全雙工以太網(wǎng)控制器RTL8019AS對S3C2440進行以太網(wǎng)擴展，其主要特征包括:支持IEEE802.3 ;全雙工收發(fā)同時可達10Mb/s ;內(nèi)置16KB的用于收發(fā)緩沖的SRAM;支持8/16位數(shù)據(jù)總線、8個中斷申請線及16個1/0基地址選擇；支持10Base5，10Base2，10BaseT并能自動的檢測所連接的介質(zhì)RTL8019AS與S3C2440選擇跳線模式，不使用EEPR0M，也不使用ISA總線，各引腳接線方式為JP接高電平，BS[4..0]接地，只使用BROM ；10S[2..0]接地內(nèi)部寄存器基地址從300H開始；使用IRQ2/9做中斷請求引腳；AUI接低電平，接口采用BNC方式，使用雙絞線或同軸電纜；PL1PL0接低電平，自動檢測以太網(wǎng)接口類型；