本發(fā)明涉及終端技術(shù)領(lǐng)域,尤其涉及一種基于igzo制程的柵極驅(qū)動電路及液晶顯示屏。
背景技術(shù):
goa(gatedriveronarray)技術(shù)即是陣列基板行驅(qū)動技術(shù),是利用薄膜晶體管(thinfilmtransistor,tft)液晶顯示器陣列制程將柵極掃描驅(qū)動電路制作在薄膜晶體管陣列基板上,以實現(xiàn)逐行掃描的驅(qū)動方式,具有降低生產(chǎn)成本和實現(xiàn)面板窄邊框設(shè)計的優(yōu)點,被多種顯示器所使用。goa電路具有兩項基本功能分別為:輸出柵極掃描驅(qū)動信號,以驅(qū)動面板內(nèi)的柵極線,打開顯示區(qū)內(nèi)的tft,對像素進行充電;移位寄存器功能,當一個柵極掃描驅(qū)動信號輸出完成后,通過時鐘控制進行下一個柵極掃描驅(qū)動信號的輸出,并依次傳遞下去。
igzo(indiumgalliumzincoxide)是一種含有銦、鎵和鋅的非晶氧化物,具有較高的遷移率、和器件穩(wěn)定性等優(yōu)點,有利于提升像素的行掃描速率。因此,通常利用igzo制程集成goa電路。
現(xiàn)有技術(shù)中,針對igzo的goa電路研究較少,尤其針對大慈村的goa電路需要克服igzoo材料本身帶來的問題。隨著大尺寸液晶顯示屏的發(fā)展趨勢,面板尺寸和柵極驅(qū)動行數(shù)將增加,goa的負載將變多,這樣會增加goa電路的功耗。
技術(shù)實現(xiàn)要素:
本發(fā)明實施例所要解決的技術(shù)問題在于,提供一種基于igzo制程的柵極驅(qū)動電路及液晶顯示屏,可可改善goa電路輸出當前級柵極驅(qū)動信號的輸出波形,降低上升沿時間和下降沿時間,還降低了電路功耗。
一方面,本發(fā)明實施例公開提供了一種基于igzo制程的柵極驅(qū)動電路,包括:級聯(lián)有n級的goa柵極驅(qū)動電路模塊,每級goa柵極驅(qū)動電路模塊均包括相互電性連接的goa電路模塊和放大電路模塊;
所述goa電路模塊包括第一輸入端口、第二輸入端口和第一輸出端口,所述第一輸入端口和第二輸入端口分別用于輸入上一級柵極驅(qū)動信號和第一時鐘信號;所述goa電路模塊用于在所述第一時鐘信號處于保持時間段時,維持所述第一輸出端口的輸出電平不變,在所述第一時鐘信號處于選通時間段時,將所述上一級柵極驅(qū)動信號作為當前級柵極驅(qū)動信號,并通過所述第一輸出端口輸出;
所述放大電路模塊包括第三輸入端口和第二輸出端口,所述第三輸入端口用于輸入所述當前級柵極驅(qū)動信號,所述放大電路模塊用于對所述當前級柵極驅(qū)動信號進行放大處理,并通過所述第二輸出端口輸出當前級柵極驅(qū)動放大信號。
其中可選地,所述放大電路模塊包括第一薄膜晶體管tft、第二tft、第三tft和第四tft;所述第一tft的源極分別與所述第二tft的漏極和所述第四tft的柵極電性連接,所述第二tft的柵極分別與所述goa電路模塊的第一輸出端口、和所述第三tft的柵極電性連接,所述第三tft的源極與所述第四tft的漏極電性連接;所述第一tft的柵極、所述第一tft的漏極、及所述第三tft的漏極分別與第一電壓源(vgh)電性連接;所述第二tft的源極和所述第四tft的源極分別與第二電壓源(vss)電性連接。
其中可選地,所述放大電路模塊還包括第一電容,所述第一電容跨接在所述第三tft的柵極和源極之間。
其中可選地,所述goa電路模塊包括下拉維持電路單元、第二電容、第五tft和第六tft,所述下拉維持電路單元包括第一端口、第二端口、第三端口和第四端口;所述第五tft的源極分別與所述第一端口和所述第六tft的柵極電性連接,所述第六tft的源極分別與所述第三端口、所述第一輸出端口和第二電壓源(vss)電性連接,所述第五tft的柵極和漏極分別與所述第一輸入端口電性連接;所述第六tft的漏極和所述第四端口分別與所述第二輸入端口電性連接,所述第二端口與第二電壓源(vss)電性連接;所述第二電容跨接在所述第六tft的柵極和源極之間。
其中可選地,所述goa電路模塊還包括:第七tft和第八tft;所述第七tft的漏極分別與所述第五tft的源極和所述第六tft的柵極電性連接,所述第七tft的柵極與所述第八tft的柵極電性連接,所述第八tft的漏極與所述第六tft的源極電性連接;所述第七tft的源極和所述第八tft的漏極分別與所述第二電壓源(vss)電性連接。
另一方面,本發(fā)明實施例還公開提供了一種液晶顯示屏,所述液晶顯示屏包括如上所述的基于igzo制程的柵極驅(qū)動電路。
本發(fā)明實施例提供了一種基于igzo制程的柵極驅(qū)動電路及液晶顯示屏,其中,所述柵極驅(qū)動電路包括:級聯(lián)有n級的goa柵極驅(qū)動電路模塊,每級goa柵極驅(qū)動電路模塊均包括相互電性連接的goa電路模塊和放大電路模塊;所述goa電路模塊用于在第一時鐘信號處于保持時間段時,維持輸出電平不變,在所述第一時鐘信號處于選通時間段時,將輸入的上一級柵極驅(qū)動信號作為當前級柵極驅(qū)動信號輸出,所述放大電路模塊用于對所述當前級柵極驅(qū)動信號進行放大處理,以輸出當前級柵極驅(qū)動放大信號;這樣可改善goa電路輸出當前級柵極驅(qū)動信號的輸出波形,降低上升沿時間和下降沿時間,還可降低電路功耗。
附圖說明
為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案,下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅是本發(fā)明的一些實施例,對于本領(lǐng)域普通技術(shù)人員來講,在不付出創(chuàng)造性勞動的前提下,還可以根據(jù)這些附圖獲得其他的附圖。
圖1是本發(fā)明實施例提供的一種goa電路模塊的連線示意圖;
圖2是本發(fā)明實施例提供的一種基于goa電路模塊的波形示意圖;
圖3是本發(fā)明實施例的一種基于igzo制程的柵極驅(qū)動電路的示意圖;
圖4a和圖4b是本發(fā)明實施例提供的兩種放大電路模塊的連線示意圖;
圖5是本發(fā)明實施例提供的一種柵極驅(qū)動電路中的波形示意圖;
圖6a和圖6b是本發(fā)明另一實施例的一種基于igzo制程的柵極驅(qū)動電路的示意圖。
具體實施方式
為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案,下面將結(jié)合本發(fā)明實施例中的附圖,對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述,顯然,所描述的實施例僅僅是本發(fā)明一部分的實施例,而不是全部的實施例?;诒景l(fā)明中的實施例,本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例,都應(yīng)當屬于本發(fā)明保護的范圍。
本發(fā)明的說明書和權(quán)利要求書及上述附圖中的術(shù)語“第一”、“第二”和“第三”(如果存在)等是用于區(qū)別不同對象,而非用于描述特定順序。此外,術(shù)語“包括”以及它們?nèi)魏巫冃危鈭D在于覆蓋不排他的包含。例如包含了一系列步驟或單元的過程、方法、系統(tǒng)、產(chǎn)品或設(shè)備沒有限定于已列出的步驟或單元,而是可選地還包括沒有列出的步驟或單元,或可選地還包括對于這些過程、方法、產(chǎn)品或設(shè)備固有的其它步驟或單元。
請參見圖1,是本發(fā)明實施例提供的一種goa電路模塊的連線示意圖,該goa電路模塊100包括:四個端口,圖示分別為端口11至端口14,其中端口11和端口13分別為第一輸出端口11、第二輸入端口12和一輸入端口13,端口14為第一輸出端口14。其中第一輸入端口11用于輸入上一級柵極驅(qū)動信號g(n-1)。第二輸入端口12輸入第一時鐘信號ck/xck。輸入端口13用于輸入第一直流信號vss,也可與第一電壓源vss電性連接。
goa電路模塊100可包括下拉維持單元102,兩個薄膜晶體管(thinfilmtransistor,tft),圖示分別為t104、t106,以及一個自舉電容,圖示為cb。所述下拉維持單元102包括七個端口,圖示分別為端口1至端口7。其中,t104的柵極和漏極與所述第一輸入端口11電性連接,t104的源極分別與端口1、端口4、t106的柵極電性連接,t106的漏極和端口3分別與所述第二輸入端口12電性連接。端口2與t106的源極電性連接,自舉電容cb跨接在t106的柵極和源極。t106的源極分別與第一輸出端口14和輸入端口13電性連接。
在本發(fā)明的一個實施例中,goa電路模塊100還可包括另外兩個tft,圖示為t108及t110,t108的漏極與t106的源極電性連接,t108的源極與輸入端口13電性連接。t110的柵極與t108的柵極電性連接,t110的漏極分別與t106的柵極和t104的源極電性連接,t110的源極與輸入端口13電性連接。所述下拉維持單元的端口5、端口6及端口7分別與輸入端口13電性連接。
在本發(fā)明的又一個實施例中,goa電路模塊100還可另一輸入端口15,所述輸入端口15用于輸入下一級柵極驅(qū)動信,所述輸入端口15分別與t110的柵極和t108的柵極電性連接。
goa電路模塊100的工作原理為:當輸入g(n)為高電平信號時,對自舉電容cb進行充電,下拉維持單元用于對輸入的上一級柵極信號和第一時鐘信號保持關(guān)閉狀態(tài),即保持輸出低壓直流信號(所述第一直流信號)。當輸入g(n)為低電平信號時,自舉電容cb放電,從而通過第一輸出端口14輸出得到當前級柵極驅(qū)動信號g(n)??蛇x地,所述第一直流信號vss可為-5v的低壓直流電信號,即電位為-5v。如圖2示出了本發(fā)明實施例提供的一種goa電路模塊工作涉及的幾個波形示意圖。其中stv為起始信號,即第一級柵極驅(qū)動信號。ck/xck是信號完全相反的高頻交流電信號,這些的高低電位分別是28v和-5v。
在一些實施例中,每相鄰兩級goa電路模塊中從第三輸入端口13輸入的第一時鐘信號可為信號完全相反的高頻交流電,如上一級goa電路模塊輸入第一時鐘信號為ck,則當前級goa電路模塊輸入的第一時鐘信號可為xck。
請參見圖3,是本發(fā)明實施例的一種基于igzo制程的柵極驅(qū)動電路的示意圖,該柵極驅(qū)動電路10包括:級聯(lián)有n級的goa柵極驅(qū)動電路模塊,每級goa柵極驅(qū)動電路模塊均包括相互電性連接的goa電路模塊100和放大電路模塊200;
所述goa電路模塊100包括第一輸入端口11、第二輸入端口12和第一輸出端口14,所述第一輸入端口11和第二輸入端口12分別用于輸入上一級柵極驅(qū)動信號g(n-1)和第一時鐘信號ck/xck;所述goa電路模塊1000用于在所述第一時鐘信號ck/xck處于保持時間段時,維持所述第一輸出端口14的輸出電平不變,在所述第一時鐘信號ck/xck處于選通時間段時,將所述上一級柵極驅(qū)動信號g(n-1)作為當前級柵極驅(qū)動信號g(n),并通過所述第一輸出端口14輸出;
所述放大電路模塊200包括第三輸入端口16和第二輸出端口19,所述第三輸入端口4用于輸入所述當前級柵極驅(qū)動信號g(n),所述放大電路模塊200用于對所述當前級柵極驅(qū)動信號g(n)進行放大處理,并通過所述第二輸出端口19輸出當前級柵極驅(qū)動放大信號g(n)_out。
通過實施本發(fā)明實施例,可改善goa電路模塊輸出當前級柵極驅(qū)動信號的輸出波形,降低上升沿時間和下降沿時間,還可降低電路功耗。
需要說明的是,本發(fā)明實施例所涉及的goa電路模塊100可具體參見圖1所示連線示意圖中的goa電路模塊100,這里不再贅述。
請參見圖4a,是本發(fā)明實施例提供的一種放大電路模塊200的連線示意圖,該放大電路模塊200包括第三輸入端口16、第四輸入端口17、第五輸入端口18和第二輸出端口19;其中,所述第三輸入端口16用于輸入當前級柵極驅(qū)動信號g(n)。所述第四輸入端口17用于輸入第一直流信號vss,也可與第一電壓源vss電性連接,這里的第一電壓源可為-5v的低壓直流電位源。所述第五輸入端口18用于輸入第二直流信號vgh,也可與第二電壓源vgh電性連接,這里的第二電壓源可為28v的高壓直流電位源。
放大電路模塊200可包括四個薄膜晶體管,圖示分別為第一薄膜晶體管t112、第二薄膜晶體管t114、第三薄膜晶體管t116和第四薄膜晶體管t118。其中,第一tft(t112)的柵極和漏極與第五輸入端口18電性連接。t112的源極與第二tft(t114)的漏極和第四tft(t118)的柵極電性連接。第二tft(t114)的柵極和第三tft(t116)的柵極與第三輸入端口16電性連接。第三tft(t116)的漏極與第五輸入端口18電性連接。第三tft(t116)的源極和第四tft(t118)的漏極分別與第二輸出端口19電性連接。第二tft(t114)的源極和第四tft(t118)的漏極分別與第四輸入端口17電性連接。
放大電路模塊200的工作原理:當g(n)為-5v低電位時,第二tft(t114)和第三tft(t116)處于截止/關(guān)閉狀態(tài),由于第一tft(t112)的柵極接vgh(28v),所以第一tft(t112)打開,s(n)的電位為28v,第四tft(t118)導通,g(n)_out輸出vss的低電位-5v。當g(n)為5v高電位時,第二tft(t114)和第三tft(t116)導通,由于第一tft(t112)的柵極接vgh(28v),所以第一tft(t112)和第三tft(t116)導通,由于t112和t114的分壓作用,s(n)的電位為-5v,所以第四tft(t118)處于關(guān)閉狀態(tài);g(n)_out輸出vgh的高電位28v。具體可參見圖5,示出了本發(fā)明實施例涉及的柵極驅(qū)動電路中的幾種波形示意圖。
在一些可能的實施例中,請參見圖4b所示,是本發(fā)明實施例提供的又一種放大電路模塊200的連線示意圖。該放大電路模塊200還可包括一個電容,圖示為自舉電容ca,ca跨接在所述第三tft(t116)的柵極和源極之間。
該放大電路模塊200的工作原理為:當g(n)為-5v低電位時,t114和t116處于關(guān)閉狀態(tài)。由于t112的柵極接vgh(28v),所以第一tft(t112)導通,s(n)的電位為28v,第四tft(t118)導通,g(n)_out輸出vss的低電位-5v。當g(n)為5v高電位時,t114和t116導通,由于t112的柵極接vgh(28v),所以t112和t116導通,由于t112和t114的分壓作用,s(n)的電位為-5v,所以t118處于關(guān)閉狀態(tài);g(n)_out輸出vgh的高電位28v。此外,該過程g(n)_out的電位由原來的-5v變?yōu)?8v,由于ca電容效應(yīng),t(n)電位會由28v上升的更高,這樣,第三tft(t116)導通的更好,vgh的高電位更快更好的傳遞到g(n)_out,所以該電路有更好的gate輸出波形和而且電路更加穩(wěn)定。具體可參見圖5,示出了本發(fā)明實施例涉及的柵極驅(qū)動電路中的幾種波形示意圖。
請參見圖6a和圖6b,分別是本發(fā)明另一實施例提供的一種基于igzo制程的柵極驅(qū)動電路的示意圖。其中g(shù)oa電路模塊100和放大電路模塊200具體可參見前述相關(guān)實施例中的描述,這里不再贅述。
本發(fā)明實施例還可提供一種液晶顯示屏,該液晶顯示屏可包括如圖6a或6b所示提供的基于igzo制程的柵極驅(qū)動電路的示意圖,具體可參見前述相關(guān)實施例,這里不再贅述。
需要說明的是,對于前述的各方法實施例,為了簡單描述,故將其都表述為一系列的動作組合,但是本領(lǐng)域技術(shù)人員應(yīng)該知悉,本發(fā)明并不受所描述的動作順序的限制,因為依據(jù)本發(fā)明,某些步驟可以采用其他順序或者同時進行。其次,本領(lǐng)域技術(shù)人員也應(yīng)該知悉,說明書中所描述的實施例均屬于優(yōu)選實施例,所涉及的動作和模塊并不一定是本發(fā)明所必須的。
在上述實施例中,對各個實施例的描述都各有側(cè)重,某個實施例中沒有詳述的部分,可以參見其他實施例的相關(guān)描述。
在本申請所提供的幾個實施例中,應(yīng)該理解到,所揭露的裝置,可通過其它的方式實現(xiàn)。例如,以上所描述的裝置實施例僅僅是示意性的,例如所述單元的劃分,僅僅為一種邏輯功能劃分,實際實現(xiàn)時可以有另外的劃分方式,例如多個單元或組件可以結(jié)合或者可以集成到另一個系統(tǒng),或一些特征可以忽略,或不執(zhí)行。另一點,所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口,裝置或單元的間接耦合或通信連接,可以是電性或其它的形式。
所述作為分離部件說明的單元可以是或者也可以不是物理上分開的,作為單元顯示的部件可以是或者也可以不是物理單元,即可以位于一個地方,或者也可以分布到多個網(wǎng)絡(luò)單元上??梢愿鶕?jù)實際的需要選擇其中的部分或者全部單元來實現(xiàn)本實施例方案的目的。
另外,在本發(fā)明的各個實施例中的各功能單元可以集成在一個處理單元中,也可以是各個單元單獨物理存在,也可以兩個或兩個以上單元集成在一個單元中。上述集成的單元既可以采用硬件的形式實現(xiàn),也可以采用軟件功能單元的形式實現(xiàn)。
所述集成的單元如果以軟件功能單元的形式實現(xiàn)并作為獨立的產(chǎn)品銷售或使用時,可以存儲在一個計算機可讀取存儲介質(zhì)中。基于這樣的理解,本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻的部分或者該技術(shù)方案的全部或部分可以以軟件產(chǎn)品的形式體現(xiàn)出來,該計算機軟件產(chǎn)品存儲在一個存儲介質(zhì)中,包括若干指令用以使得一臺計算機設(shè)備(可為個人計算機、服務(wù)器或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實施例所述方法的全部或部分步驟。而前述的存儲介質(zhì)包括:u盤、只讀存儲器(rom,read-onlymemory)、隨機存取存儲器(ram,randomaccessmemory)、移動硬盤、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。
以上所述,以上實施例僅用以說明本發(fā)明的技術(shù)方案,而非對其限制;盡管參照前述實施例對本發(fā)明進行了詳細的說明,本領(lǐng)域的普通技術(shù)人員應(yīng)當理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改,或者對其中部分技術(shù)特征進行等同替換;而這些修改或者替換,并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。