本發(fā)明是有關(guān)于一種顯示面板及其像素電路，且特別是有關(guān)于一種可增加充電時(shí)間的顯示面板及其像素電路。

背景技術(shù)：

隨著電子技術(shù)的演進(jìn)，電子裝置已成為人們生活中必備的工具。為提供良好的人機(jī)界面，高品質(zhì)的顯示面板已成為電子裝置中必要的設(shè)備。

在液晶顯示面板中，在進(jìn)行顯示畫面的驅(qū)動時(shí)，像素電路可依據(jù)顯示數(shù)據(jù)對像素電容進(jìn)行充電。請參照圖1繪示的現(xiàn)有技術(shù)的像素電路的動作波形圖。其中，現(xiàn)有技術(shù)的像素電路在一驅(qū)動時(shí)間周期ts中可接收由驅(qū)動電路產(chǎn)生的柵極信號gin以及顯示數(shù)據(jù)din，并依據(jù)柵極信號gin來導(dǎo)通薄膜晶體管以使液晶電容依據(jù)顯示數(shù)據(jù)din進(jìn)行充電。值得注意的，基于顯示面板上的寄生電容、電阻所產(chǎn)生的延遲(rcdelay)效應(yīng)，薄膜晶體管實(shí)際所接收的為柵極信號gr。而在圖1中可以清楚發(fā)現(xiàn)，由于柵極信號gr需要一個相對長的放電時(shí)間t2，也因此，驅(qū)動器所提供的柵極信號gin在驅(qū)動時(shí)間周期ts必須提早被禁能。如此一來，液晶電容的充電時(shí)間將受到限制。

上述的充電時(shí)間不足的現(xiàn)象在未來高解析度的顯示面板中將更為嚴(yán)重，并會使顯示畫面的畫質(zhì)降低。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種顯示面板及其像素電路，可有效增加充電時(shí)間。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種顯示面板包括多條柵極線、多條數(shù)據(jù)線以及多個像素電路。各像素電路耦接至對應(yīng)的柵極線以及對應(yīng)的數(shù)據(jù)線，各像素電路包括第一柵極線以及拉低開關(guān)。第一柵極線耦接至薄膜晶體管的控制端，在驅(qū)動時(shí)間周期提供致能的第一柵極信號以驅(qū)動薄膜晶體管。拉低開關(guān)耦接至第一柵極線，并在驅(qū)動時(shí)間周期結(jié)束時(shí)依據(jù)第二柵極線上的第二柵極信號以拉低第一柵極信號至參考低電壓。

本發(fā)明的像素電路包括第一柵極線以及拉低開關(guān)。第一柵極線耦接至薄膜晶體管的控制端，在驅(qū)動時(shí)間周期提供致能的第一柵極信號以驅(qū)動薄膜晶體管。拉低開關(guān)耦接至第一柵極線，并在驅(qū)動時(shí)間周期結(jié)束時(shí)依據(jù)第二柵極線上的第二柵極信號以拉低第一柵極信號至參考低電壓。

本發(fā)明的技術(shù)效果在于：

基于上述，本發(fā)明提供的顯示面板，其中的像素電路透過拉低開關(guān)在驅(qū)動時(shí)間周期結(jié)束時(shí)，使柵極線上的柵極信號快速的被拉低至參考低電壓，以使柵極信號電壓下降所需的時(shí)間可以被降低。如此一來，在有限的掃描時(shí)間周期中，柵極信號可以不需提早被禁能，像素電路可以具有足夠的充電時(shí)間，提升其顯示畫質(zhì)。

以下結(jié)合附圖和具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)描述，但不作為對本發(fā)明的限定。

附圖說明

圖1為現(xiàn)有技術(shù)的像素電路的動作波形圖；

圖2為本發(fā)明一實(shí)施例的像素電路的示意圖；

圖3為本發(fā)明另一實(shí)施例的像素電路的示意圖；

圖4為本發(fā)明實(shí)施例的像素電路的工作波形圖；

圖5為本發(fā)明再一實(shí)施例的像素電路的示意圖；

圖6為本發(fā)明再一實(shí)施例像素電路的示意圖；

圖7為的本發(fā)明實(shí)施例的像素電路的動作波形圖；

圖8為本發(fā)明實(shí)施例的顯示面板的示意圖。

其中，附圖標(biāo)記

ts：驅(qū)動時(shí)間周期

gin、gr：柵極信號

din：顯示數(shù)據(jù)

t2：放電時(shí)間

200、300、500、600：像素電路

gl1、gl2、gl11～gln1、gl12～gln2、gl21：柵極線

210、310、510、610：像素單元

220、320、520、620：拉低開關(guān)

tft1：薄膜晶體管

tft2、tft3：晶體管

clc1：像素電容

gnd：參考接地電壓

da1：數(shù)據(jù)線

vgl：參考低電壓

vgh：參考高電壓

gs1、gs2、gs12、gs11、xgs11、gs21、xgs21：柵極信號

d1、630：二極管

td1、td2：驅(qū)動時(shí)間周期

dain、dain1、dain2：顯示數(shù)據(jù)

da1～dam：數(shù)據(jù)線

811～8nm：像素電路

800：顯示面板

具體實(shí)施方式

下面結(jié)合附圖對本發(fā)明的結(jié)構(gòu)原理和工作原理作具體的描述：

請參照圖2，圖2為本發(fā)明一實(shí)施例的像素電路的示意圖。像素電路200包括柵極線gl1、像素單元210以及拉低開關(guān)220。其中，像素單元210包括薄膜晶體管tft1以及像素電容clc1。薄膜晶體管tft1的一端耦接至數(shù)據(jù)線da1，薄膜晶體管tft1的另一端耦接至像素電容clc1，且薄膜晶體管tft1的柵極(控制端)耦接至柵極線gl1。像素電容clc1則串接在薄膜晶體管tft1以及參考接地電壓gnd間。柵極線gl1用以傳遞柵極信號gs1，并在驅(qū)動時(shí)間周期中，透過柵極信號gs1以導(dǎo)通薄膜晶體管tft1。當(dāng)薄膜晶體管tft1導(dǎo)通時(shí)，像素電容clc1可依據(jù)數(shù)據(jù)線da1上傳遞的顯示數(shù)據(jù)以進(jìn)行充電(或放電)，并產(chǎn)生顯示效果。

拉低開關(guān)220耦接至柵極線gl1及柵極線gl2，并接收參考低電壓vgl。在上述的驅(qū)動時(shí)間周期結(jié)束時(shí)，拉低開關(guān)220可依據(jù)柵極線gl2上傳遞的柵極信號gs2而啟動。在此時(shí)，拉低開關(guān)220可在柵極線gl1與參考低電壓vgl間提供一個導(dǎo)通路徑，并使柵極信號gs1被拉低至參考低電壓vgl。

在本實(shí)施例中，在上述的驅(qū)動時(shí)間周期中，柵極線gl1所提供的柵極信號gs1可被致能(例如被拉高至一高電壓準(zhǔn)位)以使薄膜晶體管tft1被導(dǎo)通。并且，此時(shí)柵極線gl2提供的柵極信號gs2則為禁能的狀態(tài)(例如被拉低至一低電壓準(zhǔn)位)。此時(shí)，拉低開關(guān)220使柵極線gl1與參考低電壓vgl間電性隔離。接著，當(dāng)驅(qū)動時(shí)間周期結(jié)束時(shí)，柵極線gl1所提供的柵極信號gs1可被禁能(例如被拉低至低電壓準(zhǔn)位)，并使薄膜晶體管tft1被斷開。在此同時(shí)，柵極線gl2所提供的柵極信號gs2可快速的被致能(例如被拉高至高電壓準(zhǔn)位)，并使拉低開關(guān)220導(dǎo)通柵極線gl1與參考低電壓vgl間的耦接路徑，并進(jìn)一步使柵極線gl1上的柵極信號gs1的電壓準(zhǔn)位迅速被拉低。在此，柵極信號gs2為柵極信號gs1的反向信號。

由上述的說明可以得知，本實(shí)施例的像素電路200可有效降低驅(qū)動薄膜晶體管tft1的柵極信號gs1的放電時(shí)間，如此一來，在驅(qū)動時(shí)間周期中，柵極信號gs1無需提早被禁能，有效提升像素電容clc1充電時(shí)間。

附帶一提的，在驅(qū)動時(shí)間周期結(jié)束時(shí)，柵極信號gs1的下降時(shí)間可以依據(jù)拉低開關(guān)220所提供的耦接路徑(在柵極線gl1與參考低電壓vgl間)的等效阻抗來決定，細(xì)節(jié)上來說明，耦接路徑的等效阻抗越低，柵極信號gs1的下降時(shí)間可以越短，相對的，耦接路徑的等效阻抗越高，柵極信號gs1的下降時(shí)間則會越長。

另外，在本實(shí)施例中，傳遞參考低電壓vgl的傳輸導(dǎo)線沿著數(shù)據(jù)線da1的延伸方向進(jìn)行配置。

以下請參照圖3，圖3為本發(fā)明另一實(shí)施例的像素電路的示意圖。像素電路300包括柵極線gl1、像素單元310以及拉低開關(guān)320。其中，像素單元310包括薄膜晶體管tft1以及像素電容clc1。薄膜晶體管tft1的柵極耦接至柵極線gl1以接收柵極信號gs1。像素電容clc1串接在薄膜晶體管tft1與參考接地電壓gnd間，并在薄膜晶體管tft1依據(jù)柵極信號gs1被導(dǎo)通時(shí)，像素電容clc1可依據(jù)數(shù)據(jù)線da1上的顯示數(shù)據(jù)的電壓值而進(jìn)行充電(或放電)。

值得注意的，在本實(shí)施例中，拉低開關(guān)320則包括晶體管tft2。晶體管tft2的一端耦接至柵極線gs1，另一端耦接至參考低電壓vgl，晶體管tft2的控制端(柵極)則耦接至柵極線gl2。晶體管tft2可以為薄膜晶體管，并可依據(jù)柵極線gl2傳遞的柵極信號gs2以被導(dǎo)通或斷開。當(dāng)晶體管tft2被導(dǎo)通時(shí)，晶體管tft2中形成通道，并使柵極線gl1耦接至參考低電壓vgl。如此一來，柵極線gl1上的柵極信號gs1可透過晶體管tft2所形成通道，依據(jù)參考低電壓vgl快速的被拉低。

以下請同步參照圖3以及圖4，其中圖4為本發(fā)明實(shí)施例的像素電路的工作波形圖。在驅(qū)動時(shí)間周期td1中，柵極線gl1所傳送的柵極信號gs1被拉高至參考高電壓vgh，此時(shí)，薄膜晶體管tft1被導(dǎo)通，且像素電容clc1依據(jù)數(shù)據(jù)線da1上傳遞的顯示數(shù)據(jù)dain以進(jìn)行充電或放電。并且，在驅(qū)動時(shí)間周期td1中，柵極線gl2所傳送的柵極信號gs2維持在低電壓準(zhǔn)位(例如等于參考低電壓vgl)的狀態(tài)。

在驅(qū)動時(shí)間周期td1結(jié)束后，而柵極信號gs2則被拉高至等于參考高電壓vgh。此時(shí)，薄膜晶體管tft1被切斷。并且，拉低開關(guān)320被啟動，并使其中的晶體管tft2被導(dǎo)通。如此一來，薄膜晶體管tft1的柵極端上的柵極信號gs1可快速的被拉低，而不會因?yàn)楸∧ぞw管tft1的柵極電容以及柵極線gl1上的寄生電容、電阻所產(chǎn)生的電阻、電容延遲效應(yīng)(rcdelay)而造成放電延遲的現(xiàn)象。

在本實(shí)施例中，柵極線gl2可為獨(dú)立的信號線，并傳遞與柵極信號gs1的反向信號的柵極信號gs2。在其他實(shí)施例中，柵極線gl2也可以為驅(qū)動下一級的像素電路的柵極線。

以下請參照圖5，圖5為本發(fā)明再一實(shí)施例的像素電路的示意圖。像素電路500包括柵極線gl1、像素單元510、拉低開關(guān)520以及二極管d1。其中，像素單元510包括薄膜晶體管tft1以及像素電容clc1。薄膜晶體管tft1的一端耦接至數(shù)據(jù)線da1，薄膜晶體管tft1的另一端耦接至像素電容clc1，且薄膜晶體管tft1的柵極耦接至柵極線gl1。像素電容clc1則串接在薄膜晶體管tft1以及參考接地電壓gnd間。拉低開關(guān)520則包括晶體管tft2，其中，晶體管tft2耦接在薄膜晶體管tft1的柵極以及參考低電壓vgl間，并依據(jù)柵極線gl2所傳遞的柵極信號gs2以導(dǎo)通或斷開。二極管d1的陽極耦接至柵極線gl1，二極管d1的陰極耦接至薄膜晶體管tft1的柵極。

關(guān)于動作細(xì)節(jié)，在驅(qū)動時(shí)間周期中，柵極線gl1傳遞柵極信號gs11，并透過導(dǎo)通的二極管d1，以使柵極信號gs12可被傳遞至薄膜晶體管tft1的柵極，其中，極信號gs12的電壓值等于極信號gs12的電壓值減去二極管d1的臨界(導(dǎo)通)電壓值。在此時(shí)，薄膜晶體管tft1可被導(dǎo)通，并使像素電容clc1依據(jù)數(shù)據(jù)線da1傳遞的險(xiǎn)使數(shù)據(jù)進(jìn)行充電或放電。在此時(shí)，晶體管tft2為斷開的狀態(tài)。

在驅(qū)動時(shí)間周期結(jié)束時(shí)，柵極線gl1傳遞柵極信號gs11降低為參考低電壓，在此同時(shí)，二極管d1被斷開并使柵極線gl1以及薄膜晶體管tft1的柵極電性隔離。在此同時(shí)，晶體管tft2依據(jù)柵極信號gs2而導(dǎo)通，并使施加于薄膜晶體管tft1的柵極上的柵極信號gs12的電壓，依據(jù)參考低電壓vgl快速的被拉低。如此一來，柵極信號gs12的下降延遲的現(xiàn)象可以被消除，并提升像素電容clc1的充電時(shí)間。

附帶一提的，本實(shí)施例中，傳遞參考低電壓vgl的傳輸導(dǎo)線可沿著柵極線gl1、gl2的延伸方向進(jìn)行布局。

以下請參照圖6，圖6為本發(fā)明再一實(shí)施例像素電路的示意圖。像素電路600包括柵極線gl11、像素單元610、拉低開關(guān)620以及二極管630。與前述實(shí)施例不相同的，二極管630由晶體管tft3所建構(gòu)，其中，晶體管tft3的一端與控制端(柵極)共同耦接至柵極線gl1，晶體管tft3的另一端耦接至薄膜晶體管tft1的柵極。

關(guān)于動作方面，在驅(qū)動時(shí)間周期中，柵極線gl11提供等于參考高電壓的柵極信號gs11，并透過導(dǎo)通晶體管tft3所形成的二極管630，以傳遞柵極信號gs12至薄膜晶體管tft1的柵極。如此，薄膜晶體管tft1被導(dǎo)通，并使像素電容clc1進(jìn)行充電或放電動作。在驅(qū)動時(shí)間周期結(jié)束時(shí)，柵極線gl11提供等于參考低電壓的柵極信號gs11，并使二極管630被斷開。如此一來，柵極線gl11以及薄膜晶體管tft1的柵極間形成電性隔離，并且，在此同時(shí)，柵極線gl12提供參考高電壓的柵極信號xgs11以使晶體管tft2被導(dǎo)通。透過被導(dǎo)通的晶體管tft2，薄膜晶體管tft1的柵極上的柵極信號gs12可快速的被拉低至參考低電壓vgl，消除柵極信號gs12的下降延遲的現(xiàn)象。

值得注意的，在本實(shí)施例中，柵極線gl12所提供的柵極信號xgs11為柵極線gl11所提供的柵極信號gs11的反向信號。

配合圖6的實(shí)施例，以下請參照圖7為的本發(fā)明實(shí)施例的像素電路的動作波形圖。其中，像素電路600接收柵極信號gs11以及xgs11進(jìn)行動作，并在驅(qū)動時(shí)間周期td1間使像素電容clc1依據(jù)顯示數(shù)據(jù)dain1進(jìn)行充電或放電。且在驅(qū)動時(shí)間周期td1后快速拉低柵極信號gs12的電壓值。而像素電路600的下一級的像素電路則接收柵極信號gs21以及xgs21進(jìn)行動作，并在驅(qū)動時(shí)間周期td2間使其像素電容依據(jù)顯示數(shù)據(jù)dain2進(jìn)行充電或放電。值得一提的，在圖6中，柵極信號gs11以及gs21被致能的時(shí)間區(qū)間可以是部分重疊的。也就是說，像素電路600的下一級的像素電路可以透過預(yù)先被致能的柵極信號gs21來執(zhí)行預(yù)充電的動作，如此一來，像素電路中薄膜晶體管的控制端所接收的柵極信號的上升波形也可以獲得補(bǔ)償，可進(jìn)一步提升電容的充電時(shí)間。

請參照圖8，圖8為本發(fā)明實(shí)施例的顯示面板的示意圖。顯示面板800包括多條數(shù)據(jù)線da1～dam、多條柵極線gl11～gln1、gl12～gln2以及多個像素電路811～8nm。各像素電路811～8nm耦接至對應(yīng)的柵極線gl11～gln1、gl12～gln2以及對應(yīng)的數(shù)據(jù)線da1～dam。各像素電路811～8nm的實(shí)施細(xì)節(jié)可參照本案圖2、3、5、6所分別為的像素電路200、300、500、600，在此恕不多贅述。

值得一提的，以像素電路811為范例，像素電路811耦接的柵極線gl12可以是獨(dú)立的柵極線，或也可以是像素電路811下一級的像素電路的柵極線。另外，圖8中的傳遞參考低電壓vgl的傳輸導(dǎo)線的配置方向僅只是一個范例，依據(jù)前述多個實(shí)施例的陳述可以得知，參考低電壓vgl的傳輸導(dǎo)線的配置方向沒有一定的限制。

綜上所述，本發(fā)明的像素電路提供拉低開關(guān)，并在驅(qū)動時(shí)間周期結(jié)束時(shí)，快速拉低施加于薄膜晶體管控制端上的柵極信號，以使薄膜晶體管控制端上的柵極信號可快速的完成放電動作，進(jìn)而提升像素電容的充電時(shí)間，并提升顯示品質(zhì)。

當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。