本發(fā)明涉及一種顯示面板。

背景技術(shù)：

近年來，隨著半導(dǎo)體科技蓬勃發(fā)展，攜帶型電子產(chǎn)品及平面顯示器產(chǎn)品也隨之興起。而在眾多平面顯示器的類型當(dāng)中，液晶顯示器(liquidcrystaldisplay,lcd)基于其低電壓操作、無輻射線散射、重量輕以及體積小等優(yōu)點，隨即已成為顯示器產(chǎn)品的主流。為了要將液晶顯示器的制作成本壓低，已有部分廠商提出直接在玻璃基板上利用薄膜晶體管(thinfilmtransistor,tft)制作成多級移位寄存器(shiftregister)，藉以來取代現(xiàn)有所慣用的柵極驅(qū)動芯片(gatedrivingchip)，以降低液晶顯示器的制作成本。并且，為了降低顯示面板的成本及窄作顯示面板的邊框，移位寄存器所使用的晶體管數(shù)目逐漸降低，因此如何在晶體管數(shù)目降低的情況下使移位寄存器能夠正常運作則成為現(xiàn)在設(shè)計顯示面板的一個課題。

技術(shù)實現(xiàn)要素：

本發(fā)明是針對一種顯示面板，包括一基板、一像素陣列、一柵極驅(qū)動電路。像素陣列配置于基板上。柵極驅(qū)動電路配置于基板上，且耦像素陣列，用以提供多個柵極驅(qū)動信號到至像素陣列。柵極驅(qū)動電路具有多個移位寄存器，且各個移位寄存器包括一電壓提供單元、一第一驅(qū)動晶體管、一第一電容、一電壓傳送單元、一第二驅(qū)動晶體管、一第二電容及一電壓下拉單元。電壓提供單元接收一設(shè)定信號及一系統(tǒng)高電壓以提供一第一端點電壓。第一驅(qū)動晶體管的一第一端接收一第一時鐘信號，第一驅(qū)動晶體管的一第二端提供這些柵極驅(qū)動信號中的一第一柵極驅(qū)動信號，第一驅(qū)動晶體管的一控制端接收第一端點電壓。第一電容耦接于第一驅(qū)動晶體管的控制端與第二端之間。電壓傳送單元接收第一柵極驅(qū)動信號以提供一第二端點電壓。第二驅(qū)動晶體管的一第一端接收一第二時鐘信號，第二驅(qū)動晶體管的一第二端提供這些柵 極驅(qū)動信號中的一第二柵極驅(qū)動信號，第二驅(qū)動晶體管的一控制端接收第二端點電壓。第二電容耦接于第二驅(qū)動晶體管的控制端與第二端之間。電壓下拉單元接收第一端點電壓、第一柵極驅(qū)動信號、第二端點電壓、第二柵極驅(qū)動電壓、第一時鐘信號、第二時鐘信號、一重置信號及一系統(tǒng)低電壓，用以下拉第一端點電壓、第一柵極驅(qū)動信號、第二端點電壓及第二柵極驅(qū)動電壓。

綜合上述，在本發(fā)明實施例的顯示面板中，其柵極驅(qū)動電路中的各個移位寄存器是依序提供兩個柵極驅(qū)動信號，并且第一驅(qū)動晶體管及第二驅(qū)動晶體管是依序?qū)ǖ?，因此可避免第一?qū)動晶體管及第二驅(qū)動晶體管的驅(qū)動能力差異過大所造成的影響。

附圖說明

包含附圖以便進一步理解本發(fā)明，且附圖并入本說明書中并構(gòu)成本說明書的一部分。附圖說明本發(fā)明的實施例，并與描述一起用于解釋本發(fā)明的原理。

圖1為根據(jù)本發(fā)明一實施例的顯示面板的系統(tǒng)示意圖；

圖2為根據(jù)本發(fā)明一實施例的移位寄存器的電路示意圖；

圖3為根據(jù)本發(fā)明一實施例的移位寄存器的波形示意圖。

附圖標(biāo)號說明

100：顯示面板；

110：基板；

120：像素陣列；

130：柵極驅(qū)動電路；

131：第一子?xùn)艠O驅(qū)動電路；

133_1～133_n：第一移位寄存器；

135：第二子?xùn)艠O驅(qū)動電路；

137_1～137_n：第二移位寄存器；

140：柵極線；

150：源極線；

210：電壓提供單元；

220：電壓傳送單元；

230：電壓下拉單元；

c1：第一電容；

c2：第二電容；

ck1o、ck1bo、ck2o、ck2bo：時鐘信號；

cl：液晶電容；

cs：儲存電容；

g(1)～g(m)：柵極驅(qū)動信號；

m1～m11：晶體管；

md1：第一驅(qū)動晶體管；

md2：第二驅(qū)動晶體管；

p：下拉參考電壓；

px：像素；

qf：第一端點電壓；

qs：第二端點電壓；

reset(1)：重置信號；

set(1)、set(3)：設(shè)定信號；

t1～t5：期間；

ts：開關(guān)晶體管；

vcom：共同電壓；

vdd：系統(tǒng)高電壓；

vss：系統(tǒng)低電壓；

vth1、vth2：臨界電壓；

vh：電壓。

具體實施方式

現(xiàn)將詳細地參考本發(fā)明的示范性實施例，示范性實施例的實例說明于附圖中。只要有可能，相同元件符號在附圖和描述中用來表示相同或相似部分。

圖1為根據(jù)本發(fā)明一實施例的顯示面板的系統(tǒng)示意圖。請參照圖1，在本實施例中，顯示面板100包括基板110、像素陣列120、柵極驅(qū)動電路130、多條柵極線140及多條源極線150，其中像素陣列120、柵極驅(qū)動電路130、 多條柵極線140及多條源極線150皆配置于基板110的同一表面上。像素陣列120具有多個像素px，其中各個像素px耦接對應(yīng)的柵極線140及對應(yīng)的源極線150且具有開關(guān)晶體管ts、液晶電容cl及儲存電容cs。開關(guān)晶體管ts的漏極耦接對應(yīng)的源極線150，開關(guān)晶體管ts的柵極耦接對應(yīng)的柵極線140，液晶電容cl及儲存電容cs并聯(lián)耦接于開關(guān)晶體管ts的源極與共同電壓vcom之間。

柵極驅(qū)動電路130具有第一子?xùn)艠O驅(qū)動電路131及第二子?xùn)艠O驅(qū)動電路135，其中第一子?xùn)艠O驅(qū)動電路131具有多個第一移位寄存器(如133_1～133_n)且配置于像素陣列120的左側(cè)(對應(yīng)第一側(cè))，第二子?xùn)艠O驅(qū)動電路135具有多個第二移位寄存器(如137_1～137_n)且相對于第一子?xùn)艠O驅(qū)動電路131地配置于像素陣列120的右側(cè)(對應(yīng)第二側(cè))。其中，n為一正整數(shù)且等于柵極線140的總數(shù)的一半，即n＝m/2。

在本實施例中，第一移位寄存器(如133_1～133_n)通過柵極線140耦接至像素陣列120用以提供奇數(shù)行(row)像素對應(yīng)的柵極驅(qū)動信號(如g(1)、g(3)、…、g(m-1))至像素陣列120，第二移位寄存器(如137_1～137_n)通過柵極線140耦接至像素陣列120用以提供偶數(shù)行像素對應(yīng)的柵極驅(qū)動信號(如g(2)、g(4)、…、g(m))至像素陣列120。進一步來說，奇數(shù)的第一移位寄存器(如133_1、133_3、133_n-1)與偶數(shù)的第一移位寄存器(如133_2、133_4、133_n)的啟動順序是分開的，即第一移位寄存器133_1與133_2同時啟動，以依序地且交替地提供奇數(shù)的柵極驅(qū)動信號g(1)、g(3)、g(5)、g(7)，其余則以此類推；相似地，奇數(shù)的第二移位寄存器(如137_1、137_3、…、137_n-1)與偶數(shù)的第二移位寄存器(如137_2、137_4、…、137_n)的啟動順序是分開的，即第二移位寄存器137_1與137_2同時啟動，以依序地且交替地提供偶數(shù)的柵極驅(qū)動信號g(2)、g(4)、g(6)、g(8)。換言之，柵極驅(qū)動電路130是分為獨立的4個部分依序啟動，即奇數(shù)的第一移位寄存器(如133_1、133_3、133_n-1)、偶數(shù)的第一移位寄存器(如133_2、133_4、133_n)、奇數(shù)的第二移位寄存器(如137_1、137_3、…、137_n-1)及偶數(shù)的第二移位寄存器(如137_2、137_4、…、137_n)的啟動是分開的。

在某些實施例中，柵極驅(qū)動電路130的上述4個部分的其中之一，即奇數(shù)的第一移位寄存器(如133_1、133_3、133_n-1)、偶數(shù)的第一移位寄存器 (如133_2、133_4、133_n)、奇數(shù)的第二移位寄存器(如137_1、137_3、…、137_n-1)及偶數(shù)的第二移位寄存器(如137_2、137_4、…、137_n)的其中之一，或者使用第一子?xùn)艠O驅(qū)動電路131及第二子?xùn)艠O驅(qū)動電路135的其中之一，此可依據(jù)本領(lǐng)域技術(shù)人員而定，本發(fā)明實施例不以此為限。

圖2為根據(jù)本發(fā)明一實施例的移位寄存器的電路示意圖。請參照圖1及圖2，在本實施例中，第一移位寄存器(如133_1～133_n)與第二移位寄存器(如137_1～137_n)的電路結(jié)構(gòu)及運作方式大致相同，其不同之處在于啟動的順序，即第一移位寄存器(如133_1～133_n)與第二移位寄存器(如137_1～137_n)可能接收不同的時鐘信號，在此以第一移位寄存器133_1為例。

第一移位寄存器133_1包括電壓提供單元210、第一驅(qū)動晶體管md1、第一電容c1、電壓傳送單元220、第二驅(qū)動晶體管md2、第二電容c2及電壓下拉單元230，其中第一電容c1及第二電容c2分別為第一驅(qū)動晶體管md1及第二驅(qū)動晶體管md2的寄生電容。電壓提供單元210接收設(shè)定信號set(1)及系統(tǒng)高電壓vdd以提供第一端點電壓qf。換言之，當(dāng)設(shè)定信號set(1)致能時，電壓提供單元210會輸出系統(tǒng)高電壓vdd以提供高電壓準(zhǔn)位(如系統(tǒng)高電壓vdd)的第一端點電壓qf；當(dāng)設(shè)定信號set(1)禁能時，電壓提供單元210則停止輸出系統(tǒng)高電壓vdd，此時第一端點電壓qf不會受系統(tǒng)高電壓vdd的影響。

第一驅(qū)動晶體管md1的漏極(對應(yīng)第一端)接收時鐘信號ck1o(對應(yīng)第一時鐘信號)，第一驅(qū)動晶體管md1的源極(對應(yīng)第二端)提供柵極驅(qū)動信號g(1)(對應(yīng)第一柵極驅(qū)動信號)，第一驅(qū)動晶體管md1的柵極(對應(yīng)控制端)接收第一端點電壓qf。第一電容c1耦接于第一驅(qū)動晶體管md1的柵極與源極之間。電壓傳送單元220接收柵極驅(qū)動信號g(1)以提供第二端點電壓qs。換言之，當(dāng)柵極驅(qū)動信號g(1)的電壓準(zhǔn)位高于第二端點電壓qs時，電壓傳送單元220會呈現(xiàn)導(dǎo)通；當(dāng)柵極驅(qū)動信號g(1)的電壓準(zhǔn)位低于等于第二端點電壓qs時，電壓傳送單元220會呈現(xiàn)截止。

第二驅(qū)動晶體管md2的漏極(對應(yīng)第一端)接收時鐘信號ck1bo(對應(yīng)第二時鐘信號)，第二驅(qū)動晶體管md2的源極(對應(yīng)第二端)提供柵極驅(qū)動信號g(5)(對應(yīng)第二柵極驅(qū)動信號)，第二驅(qū)動晶體管md2的柵極(對應(yīng)控制端)接收第二端點電壓qs。第二電容c2耦接于第二驅(qū)動晶體管md2 的柵極與源極之間。電壓下拉單元230接收第一端點電壓qf、柵極驅(qū)動信號g(1)及g(5)、第二端點電壓qs、時鐘信號ck1o、第二時鐘信號ck1bo、重置信號reset(1)及系統(tǒng)低電壓vss，用以下拉第一端點電壓qf、柵極驅(qū)動信號g(1)及g(5)、第二端點電壓qs。

進一步來說，電壓提供單元210包括晶體管m1(對應(yīng)第一晶體管)。晶體管m1的漏極(對應(yīng)第一端)接收系統(tǒng)高電壓vdd，晶體管m1的源極(對應(yīng)第二端)提供第一端點電壓qf，晶體管m1的柵極(對應(yīng)控制端)接收設(shè)定信號set(1)。電壓傳送單元220包括晶體管m2(對應(yīng)第二晶體管)。晶體管m2的漏極(對應(yīng)第一端)接收柵極驅(qū)動信號g(1)，晶體管m2的源極(對應(yīng)第二端)提供第二端點電壓qs，晶體管m2的柵極(對應(yīng)控制端)接收柵極驅(qū)動信號g(1)。

電壓下拉單元230包括晶體管m3～m11(對應(yīng)第三晶體管至第十一晶體管)。晶體管m3的漏極(對應(yīng)第一端)接收第一端點電壓qf，晶體管m3的源極(對應(yīng)第二端)接收系統(tǒng)低電壓vss，晶體管m3的柵極(對應(yīng)控制端)接收重置信號reset(1)。晶體管m4的漏極(對應(yīng)第一端)接收第一端點電壓qf，晶體管m4的源極(對應(yīng)第二端)接收系統(tǒng)低電壓vss，晶體管m4的柵極(對應(yīng)控制端)接收下拉參考電壓p。晶體管m5的漏極(對應(yīng)第一端)接收時鐘信號ck1o，晶體管m5的源極(對應(yīng)第二端)提供下拉參考電壓p，晶體管m5的柵極(對應(yīng)控制端)接收時鐘信號ck1o。

晶體管m6的漏極(對應(yīng)第一端)接收下拉參考電壓p，晶體管m6的源極(對應(yīng)第二端)接收系統(tǒng)低電壓vss，晶體管的柵極(對應(yīng)控制端)接收第一端點電壓qf。晶體管m7的漏極(對應(yīng)第一端)接收下拉參考電壓p，晶體管m7的源極(對應(yīng)第二端)接收系統(tǒng)低電壓vss，晶體管m7的柵極(對應(yīng)控制端)接收第二時鐘信號ck1bo。晶體管m8的漏極(對應(yīng)第一端)接收柵極驅(qū)動信號g(1)，晶體管m8的源極(對應(yīng)第二端)接收系統(tǒng)低電壓vss，晶體管m8的柵極(對應(yīng)控制端)接收下拉參考電壓p。

晶體管m9的漏極(對應(yīng)第一端)接收柵極驅(qū)動信號g(1)，晶體管m9的源極(對應(yīng)第二端)接收系統(tǒng)低電壓vss，晶體管m9的柵極(對應(yīng)控制端)接收柵極驅(qū)動信號g(5)。晶體管m10的漏極(對應(yīng)第一端)接收第二端點電壓qs，晶體管m10的源極(對應(yīng)第二端)接收系統(tǒng)低電壓vss，晶體管m10的柵極(對 應(yīng)控制端)接收下拉參考電壓p。晶體管m11的漏極(對應(yīng)第一端)接收柵極驅(qū)動信號g(5)，該晶體管m11的源極(對應(yīng)第二端)接收系統(tǒng)低電壓vss，晶體管m11的柵極(對應(yīng)控制端)接收時鐘信號ck1o。

依據(jù)上述，晶體管m1可視為上拉第一端點電壓qf晶體管。第一驅(qū)動晶體管md1可視為負責(zé)上拉及下拉柵極驅(qū)動信號g(1)的晶體管。晶體管m2可視為上拉第二端點電壓qs且隔離第一驅(qū)動晶體管md1與第二驅(qū)動晶體管md2的晶體管。第二驅(qū)動晶體管md2可視為上拉柵極驅(qū)動信號g(5)的晶體管。晶體管m3可視為下拉第一端點電壓qf的晶體管。晶體管m9可視為下拉柵極驅(qū)動電壓g(1)的晶體管，以使得柵極驅(qū)動信號g(1)與g(5)波形的上下沿更加對齊。晶體管m11可視為下拉柵極驅(qū)動信號g(5)的晶體管。晶體管m4～m9、m10可視為降低噪聲(noisefree)的電路區(qū)塊。

圖3為根據(jù)本發(fā)明一實施例的移位寄存器的波形示意圖。請參照圖2及圖3，在本實施例中，假設(shè)奇數(shù)的第一移位寄存器(如133_1、133_3、133_n-1)接收時鐘信號ck1o及ck1bo，偶數(shù)的第一移位寄存器(如133_2、133_4、133_n)接收時鐘信號ck2o及ck2bo。并且，奇數(shù)柵極驅(qū)動信號(如g(1)、g(3)、g(5)、g(7))的致能期間為彼此部分重疊，即兩相鄰的奇數(shù)柵極驅(qū)動信號(如g(1)、g(3)、g(5)、g(7))會有一半的致能期間是重疊的。

在期間t1中，設(shè)定信號set(1)致能(在此為高電壓準(zhǔn)位)以導(dǎo)通晶體管m1，使得第一端點電壓qf被逐漸抬高。此時，柵極驅(qū)動信號g(1)及g(5)仍為低電壓準(zhǔn)位(如系統(tǒng)低電壓vss)，并且受限于上升的第一端點電壓qf、為高電壓準(zhǔn)位的第二時鐘信號ck1bo、為低電壓準(zhǔn)位的時鐘信號ck1o、柵極驅(qū)動信號g(5)及重置信號reset(1)，電壓下拉單元230不會作動，即下拉參考電壓p仍不會導(dǎo)通晶體管m4、m8及m10。

在期間t2中，設(shè)定信號set(1)禁能(在此為低電壓準(zhǔn)位)以截止晶體管m1，即第一端點電壓qf呈現(xiàn)浮接狀態(tài)。并且第一端點電壓qf抬高到系統(tǒng)高電壓vdd減去晶體管m1的臨界電壓vth1(即大于第一驅(qū)動晶體管md1的臨界電壓vth2)，因此第一驅(qū)動晶體管md1會導(dǎo)通，以輸出時鐘信號ck1o的高電壓準(zhǔn)位作為致能的柵極驅(qū)動信號g(1)。此時，通過第一驅(qū)動晶體管md1寄生電容所形成的第一電容c1，將第一端點電壓qf抬升到比vdd更高的電壓vh，以加速柵極驅(qū)動信號g(1)的充電速度(即上升速率)，并且柵極驅(qū)動 信號g(1)的高電壓準(zhǔn)位會通過導(dǎo)通的晶體管m2抬高第二端點電壓q。此時，第二時鐘信號ck1bo為低電壓準(zhǔn)位，因此柵極驅(qū)動信號g(5)仍維持在低電壓準(zhǔn)位，并且晶體管m5及m6會同時導(dǎo)通。為了使下拉參考電壓p不在此時作動，晶體管m5的通道層的長寬比可以設(shè)計為小于晶體管m6的通道層的長寬比。并且，晶體管m11會受控于致能的時鐘信號ck1o而導(dǎo)通，以將系統(tǒng)低電壓vss傳送至柵極驅(qū)動信號g(1)，以拉低柵極驅(qū)動信號g(1)。

在期間t3中，第二端點電壓qs抬高到系統(tǒng)高電壓vdd減去第一驅(qū)動晶體管md1的臨界電壓vth2(即大于第二驅(qū)動晶體管md2的臨界電壓)，因此第二驅(qū)動晶體管md2會導(dǎo)通，以輸出ck1bo的高電壓準(zhǔn)位作為致能的柵極驅(qū)動信號g(5)，其中致能的柵極驅(qū)動信號g(5)可以用啟動第一移位寄存器133_3，即致能的柵極驅(qū)動信號g(5)可以是第一移位寄存器133_3所接收的設(shè)定信號set(3)。此時，晶體管m9會受控于致能的柵極驅(qū)動信號g(5)而導(dǎo)通，以傳送系統(tǒng)低電壓vss至柵極驅(qū)動信號g(1)。并且，假設(shè)第一移位寄存器133_1所接收到的重置信號reset(1)為柵極驅(qū)動信號g(7)，即重置信號reset(1)致能期間與柵極驅(qū)動信號g(5)的致能期間為一半重疊。在晶體管m5未受控于重置信號reset(1)導(dǎo)通前，第一端點電壓qf仍呈現(xiàn)浮接，即維持于高電壓準(zhǔn)位(在此為vdd-vth1)，而為低電壓準(zhǔn)位的時鐘信號ck1o會拉低柵極驅(qū)動信號g(1)；在晶體管m5受控于重置信號reset(1)導(dǎo)通后，系統(tǒng)低電壓vss會傳送至第一端點電壓qf，以拉低第一端點電壓qf，進而截止第一驅(qū)動晶體管md1。

在期間t4中，致能的時鐘信號ck1o會導(dǎo)通晶體管m5，以抬高下拉參考電壓p，并且晶體管m6會受控于為低電壓準(zhǔn)位的第一端點電壓qf而不導(dǎo)通，晶體管m7會受控于為禁能的時鐘信號ck1bo而不導(dǎo)通。在下拉參照電壓p致能后，晶體管m4、m8、m10會導(dǎo)通以下位第一端點電壓qf、柵極驅(qū)動信號g(1)及第二端點電壓qs。并且，晶體管m11會受控于致能的時鐘信號ck1o而導(dǎo)通，以下拉柵極驅(qū)動信號g(5)。藉此，可避免第一端點電壓qf、柵極驅(qū)動信號g(1)及g(5)、第二端點電壓qs的電壓準(zhǔn)位受雜訊的影響而上升，進而避免第一移位寄存器133_3產(chǎn)生誤動作。

在期間t5中，致能的時鐘信號ck1bo會導(dǎo)通晶體管m7，以禁能下拉參考電壓p，并且晶體管m6會受控于為低電壓準(zhǔn)位的第一端點電壓qf 而不導(dǎo)通，晶體管m5會受控于為禁能的時鐘信號ck1o而不導(dǎo)通。并且，晶體管m11會受控于禁能的時鐘信號ck1o而不導(dǎo)通。藉此，可避免晶體管m4、m8、m10、m11處于長時間操作而影響其可靠度。

依據(jù)上述，第一移位寄存器133_3會依序提供致能的柵極驅(qū)動信號g(1)及g(5)，即柵極驅(qū)動信號g(5)的致能期間晚于柵極驅(qū)動信號g(1)的致能期間。并且，時鐘信號ck1o與ck1bo是彼此反相的信號，以致于柵極驅(qū)動信號g(5)的致能期間的上升沿會對齊柵極驅(qū)動信號g(1)的致能期間的下降沿。

在本實施例中，柵極驅(qū)動信號g(1)主要是通過第一驅(qū)動晶體管md1來控制，與晶體管m8的關(guān)系較低，因此第一驅(qū)動晶體管md1的通道層的長寬比可設(shè)計成大于晶體管m8的通道層的長寬比。并且，設(shè)定信號(如set(1))用以設(shè)定第一端點電壓(如qf)為致能，因此設(shè)定信號(如set(1))的致能期間會早于對應(yīng)的柵極驅(qū)動信號(如g(1))的致能期間，即設(shè)定信號(如set(1))可以是柵極啟始信號或前一級奇數(shù)第一移位寄存器(如133_1、133_3、133_n-1)輸出的柵極驅(qū)動信號。重置信號(如reset(1))用以設(shè)定第一端點電壓(如qf)為禁能，因此重置信號(如reset(1))的致能期間會晚于對應(yīng)的柵極驅(qū)動信號(如g(1))的致能期間，即設(shè)定信號(如set(1))可以是后一級奇數(shù)第一移位寄存器(如133_1、133_3、133_n-1)或后一級偶數(shù)的第一移位寄存器(如133_2、133_4、133_n)輸出的柵極驅(qū)動信號。

綜合上述，在本發(fā)明實施例的顯示面板中，其柵極驅(qū)動電路中的各個移位寄存器是依序提供兩個柵極驅(qū)動信號，并且第一驅(qū)動晶體管及第二驅(qū)動晶體管是依序?qū)ǖ?，因此可避免第一?qū)動晶體管及第二驅(qū)動晶體管的驅(qū)動能力差異過大所造成的影響。并且，極驅(qū)動電路中的移位寄存器可分為多個部分依序啟動，以減少時鐘信號傳遞的層級數(shù)，以降低當(dāng)時鐘信號過度衰減造成操作異常的可能。

最后應(yīng)說明的是：以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。