本發(fā)明涉及顯示技術領域，特別涉及一種移位寄存器單元及其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置。

背景技術：

顯示裝置在顯示圖像時，需要利用移位寄存器(即柵極驅(qū)動電路)對像素單元進行掃描，移位寄存器包括多個級聯(lián)的移位寄存器單元，每個移位寄存器單元對應一行像素單元，由該多個級聯(lián)的移位寄存器單元實現(xiàn)對顯示裝置中各行像素單元的逐行掃描驅(qū)動，以顯示圖像。

相關技術中有一種移位寄存器單元，該移位寄存器單元主要包括輸入模塊、輸出模塊和降噪模塊。其中，輸入模塊用于將上一行移位寄存器單元輸出端的電壓輸入至該移位寄存器單元，將該移位寄存器單中上拉節(jié)點的電平上拉至高電平，輸出模塊用于在上拉節(jié)點的控制下，向輸出端輸出驅(qū)動信號，降噪模塊用于在時鐘信號的控制下，將輸出端的電平下拉至低電平，從而實現(xiàn)對該輸出端的降噪。

但是，由于降噪模塊是由時鐘信號控制的，當該時鐘信號處于低電平時，該降噪模塊中的晶體管無法有效開啟，此時該降噪模塊無法將輸出端的電平有效下拉至低電平，該降噪模塊的降噪性能較差。

技術實現(xiàn)要素：

為了解決相關技術中移位寄存器單元降噪性能較差的問題，本發(fā)明提供了一種移位寄存器單元及其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置。所述技術方案如下：

第一方面，提供了一種移位寄存器單，所述移位寄存器單元包括：輸入模塊、控制模塊、保持模塊和輸出模塊；

所述輸入模塊分別與輸入信號端、復位信號端、第一控制信號端、第二控制信號端和上拉節(jié)點連接，用于在所述輸入信號端輸出的輸入信號為第一電位時，向所述上拉節(jié)點輸出來自所述第一控制信號端的第一控制信號，以及在所述復位信號端輸出的復位信號為第一電位時，向所述上拉節(jié)點輸出來自所述第二控制信號端的第二控制信號；

所述控制模塊分別與所述上拉節(jié)點、第一時鐘信號端、第二時鐘信號端、第一電源信號端、第二電源信號端和下拉節(jié)點連接，用于在所述上拉節(jié)點為第一電位時，向所述下拉節(jié)點輸出來自所述第二電源信號端的第二電源信號，以及在所述第二時鐘信號端輸出的第二時鐘信號為第二電位，且所述第一時鐘信號端輸出的第一時鐘信號為第一電位時，向所述下拉節(jié)點輸出來自所述第一電源信號端的第一電源信號，其中所述第一電源信號為第一電位，所述第二電源信號為第二電位；

所述保持模塊分別與所述上拉節(jié)點、所述下拉節(jié)點、所述第二時鐘信號端、所述第二電源信號端和輸出端連接，用于在所述下拉節(jié)點或所述第二時鐘信號的為第一電位時，向所述輸出端輸出所述第二電源信號，其中，所述第一時鐘信號和所述第二時鐘信號的頻率相同，相位相反；

所述輸出模塊分別與所述第一時鐘信號端、所述上拉節(jié)點和所述輸出端連接，用于在所述上拉節(jié)點為第一電位時，向所述輸出端輸出所述第一時鐘信號。

可選的，所述控制模塊，包括：第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管；

所述第一晶體管的柵極與所述第二時鐘信號端連接，第一極與所述第一電源信號端連接，第二極與第一節(jié)點連接；

所述第二晶體管的柵極與所述第一節(jié)點連接，第一極與所述第一時鐘信號端連接，第二極與所述第三晶體管的柵極連接；

所述第三晶體管的第一極與所述第一電源信號端連接，第二極與所述下拉節(jié)點連接；

所述第四晶體管的柵極與所述上拉節(jié)點連接，第一極與所述第二時鐘信號端連接，第二極與所述第一節(jié)點連接；

所述第五晶體管的柵極與所述上拉節(jié)點連接，第一極與所述第二電源信號端連接，第二極與所述下拉節(jié)點連接。

可選的，所述保持模塊，包括：第六晶體管、第七晶體管和第八晶體管；

所述第六晶體管的柵極與所述下拉節(jié)點連接，第一極與所述第二電源信號端連接，第二極與所述上拉節(jié)點連接；

所述第七晶體管的柵極與所述下拉節(jié)點連接，第一極與所述第二電源信號端連接，第二極與所述輸出端連接；

所述第八晶體管的柵極與所述第二時鐘信號端連接，第一極與所述第二電源信號端連接，第二極與所述輸出端連接。

可選的，所述輸入模塊，包括：第九晶體管和第十晶體管；

所述第九晶體管的柵極與所述輸入信號端連接，第一極與所述第一控制信號端連接，第二極與所述上拉節(jié)點連接；

所述第十晶體管的柵極與所述復位信號端連接，第一極與所述第二控制信號端連接，第二極與所述上拉節(jié)點連接。

可選的，所述輸出模塊，包括：第十一晶體管和電容器；

所述第十一晶體管的柵極與所述上拉節(jié)點連接，第一極與所述第一時鐘信號端連接，第二極與所述輸出端連接；

所述電容器的一端與所述上拉節(jié)點連接，另一端與所述輸出端連接。

第二方面，提供了一種移位寄存器單元的驅(qū)動方法，所述移位寄存器單元包括：輸入模塊、控制模塊、保持模塊和輸出模塊；所述方法包括：

充電階段，輸入信號端輸出的輸入信號為第一電位，所述輸入模塊在所述輸入信號的控制下，向上拉節(jié)點輸出來自第一控制信號端的第一控制信號，所述第一控制信號為第一電位，對所述上拉節(jié)點進行充電；

輸出階段，第一時鐘信號端輸出的第一時鐘信號為第一電位，所述上拉節(jié)點保持第一電位，所述輸出模塊在所述上拉節(jié)點的控制下，向所述輸出端輸出所述第一時鐘信號；

復位階段，復位信號端輸出的復位信號為第一電位，第二時鐘信號端輸出的第二時鐘信號為第一電位，所述輸入模塊在所述復位信號的控制下，向所述上拉節(jié)點輸出來自第二控制信號端的第二控制信號，所述保持模塊在所述第二時鐘信號的控制下，向所述輸出端輸出來自第二電源信號端的第二電源信號，所述第二控制信號和所述第二電源信號均為第二電位；

保持階段，所述第一時鐘信號和所述第二時鐘信號交替為第一電位，在所述第一時鐘信號為第一電位時，所述控制模塊向所述下拉節(jié)點輸出來自第一電源信號端的第一電源信號，所述第一電源信號處于第一電位，所述保持模塊在所述下拉節(jié)點的控制下，分別向所述上拉節(jié)點和所述輸出端輸出所述第二電源信號；在所述第二時鐘信號為第一電位時，所述保持模塊在所述第二時鐘信號的控制下，向所述輸出端輸出所述第二電源信號。

可選的，所述控制模塊，包括：第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管；所述保持模塊，包括：第六晶體管、第七晶體管和第八晶體管；

所述保持階段中，所述第一時鐘信號和所述第二時鐘信號交替為第一電位，所述第二晶體管保持開啟狀態(tài)，所述第一時鐘信號端向所述第三晶體管的柵極輸出所述第一時鐘信號，在所述第一時鐘信號為第一電位時，所述第三晶體管開啟，所述第一電源信號端向所述下拉節(jié)點輸出所述第一電源信號，所述第六晶體管和所述第七晶體管開啟，所述第二電源信號端分別向所述上拉節(jié)點和所述輸出端輸出所述第二電源信號；在所述第二時鐘信號為第一電位時，所述第八晶體管開啟，所述第二電源信號端向所述輸出端輸出所述第二電源信號。

可選的，所述晶體管均為n型晶體管，所述第一電位相對于所述第二電位為高電位。

第三方面，提供了一種柵極驅(qū)動電路，所述柵極驅(qū)動電路包括：至少兩個級聯(lián)的如第一方面所述的移位寄存器單元。

第四方面，提供了一種顯示裝置，所述顯示裝置包括：如第三方面所述的柵極驅(qū)動電路。

本發(fā)明提供的技術方案帶來的有益效果是：

本發(fā)明提供了一種移位寄存器單元及其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置，該移位寄存器單元中包括控制模塊和保持模塊，該控制模塊可以在第一時鐘信號為第一電位時，控制下拉節(jié)點的電位為第一電位；而該保持模塊則可以在下拉節(jié)點或者第二時鐘信號為第一電位時，控制輸出端的電位為第二電位。由于該第一時鐘信號和第二時鐘信號頻率相同相位相反，因此該控制模塊和保持模塊可以在移位寄存器單元的輸出階段之后，控制輸出端的電位持續(xù)為第二電位，從而保證對該輸出端的有效降噪。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本發(fā)明實施例提供的一種移位寄存器單元的結構示意圖；

圖2是本發(fā)明實施例提供的另一種移位寄存器單元的結構示意圖；

圖3是本發(fā)明實施例提供的一種移位寄存器單元的驅(qū)動方法的流程圖；

圖4是本發(fā)明實施例提供的一種移位寄存器單元的驅(qū)動過程的時序圖；

圖5是本發(fā)明實施例提供的又一種移位寄存器單元的結構示意圖；

圖6是本發(fā)明實施例提供的另一種移位寄存器單元的驅(qū)動過程的時序圖；

圖7是本發(fā)明實施例提供的一種柵極驅(qū)動電路的結構示意圖。

具體實施方式

為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明實施方式作進一步地詳細描述。

本發(fā)明所有實施例中采用的晶體管均可以為薄膜晶體管或場效應管或其他特性相同的器件，根據(jù)在電路中的作用本發(fā)明的實施例所采用的晶體管主要為開關晶體管。由于這里采用的開關晶體管的源極、漏極是對稱的，所以其源極、漏極是可以互換的。在本發(fā)明實施例中，將其中源極稱為第一級，漏極稱為第二級。按附圖中的形態(tài)規(guī)定晶體管的中間端為柵極、信號輸入端為源極、信號輸出端為漏極。此外，本發(fā)明實施例所采用的開關晶體管可以包括p型開關晶體管和n型開關晶體管中的任一種，其中，p型開關晶體管在柵極為低電平時導通，在柵極為高電平時截止，n型開關晶體管在柵極為高電平時導通，在柵極為低電平時截止。此外，本發(fā)明各個實施例中的多個信號都對應有第一電位和第二電位，第一電位和第二電位僅代表該信號的電位有2個狀態(tài)量，不代表全文中第一電位或第二電位具有特定的數(shù)值。在本發(fā)明實施例中，以第一電位相對于第二電位為高電位為例進行說明。

圖1是本發(fā)明實施例提供的一種移位寄存器單元的結構示意圖，如圖1所示，該移位寄存器單元可以包括：輸入模塊10、控制模塊20、保持模塊30和輸出模塊40。

該輸入模塊10分別與輸入信號端in、復位信號端rst、第一控制信號端cn、第二控制信號端cnb和上拉節(jié)點pu連接，用于在該輸入信號端in輸出的輸入信號為第一電位時，向該上拉節(jié)點pu輸出來自該第一控制信號端cn的第一控制信號，該第一控制信號為第一電位，因此可以對該上拉節(jié)點pu進行充電；該輸入模塊10還用于在該復位信號端rst輸出的復位信號為第一電位時，向該上拉節(jié)點pu輸出來自該第二控制信號端cnb的第二控制信號，該第二控制信號為第二電位，因此可以對該上拉節(jié)點pu進行復位。

該控制模塊20分別與該上拉節(jié)點pu、第一時鐘信號端ck、第二時鐘信號端ckb、第一電源信號端vgh、第二電源信號端vgl和下拉節(jié)點pd連接，用于在該上拉節(jié)點pu為第一電位時，向該下拉節(jié)點pd輸出來自該第二電源信號端vgl的第二電源信號，以及在該第二時鐘信號端ckb輸出的第二時鐘信號為第二電位，且該第一時鐘信號端ck輸出的第一時鐘信號為第一電位時，向該下拉節(jié)點pd輸出來自該第一電源信號端vgh的第一電源信號，其中該第一電源信號為第一電位，該第二電源信號為第二電位。

該保持模塊30分別與該上拉節(jié)點pu、該下拉節(jié)點pd、該第二時鐘信號端ckb、該第二電源信號端vgl和輸出端out連接，用于在該下拉節(jié)點pd或該第二時鐘信號的為第一電位時，向該輸出端out輸出該第二電源信號，從而對該輸出端out進行降噪。其中，該第一時鐘信號和該第二時鐘信號的頻率相同，相位相反。

該輸出模塊40分別與該第一時鐘信號端ck、該上拉節(jié)點pu和該輸出端out連接，用于在該上拉節(jié)點pu為第一電位時，向該輸出端out輸出該第一時鐘信號，該輸出模塊40輸出的第一時鐘信號即為用于驅(qū)動顯示面板的柵極驅(qū)動信號。

圖2是本發(fā)明實施例提供的另一種移位寄存器單元的結構示意圖，參考圖2，該控制模塊20具體可以包括：第一晶體管t1、第二晶體管t2、第三晶體管t3、第四晶體管t4和第五晶體管t5。

其中，第一晶體管t1的柵極與第二時鐘信號端ckb連接，第一極與第一電源信號端vgh連接，第二極與第一節(jié)點p1連接。

第二晶體管t2的柵極與該第一節(jié)點p1連接，第一極與第一時鐘信號端ck連接，第二極與第三晶體管t3的柵極連接；該第三晶體管t3的第一極與該第一電源信號端vgh連接，第二極與下拉節(jié)點pd連接。

第四晶體管t4的柵極與該上拉節(jié)點pu連接，第一極與該第二時鐘信號端ckb連接，第二極與該第一節(jié)點p1連接。

第五晶體管t5的柵極與該上拉節(jié)點pu連接，第一極與該第二電源信號端vgl連接，第二極與該下拉節(jié)點pd連接。

可選的，該保持模塊30可以包括：第六晶體管t6、第七晶體管t7和第八晶體管t8。

其中，第六晶體管t6的柵極與該下拉節(jié)點pd連接，第一極與該第二電源信號端vgl連接，第二極與該上拉節(jié)點pu連接。

第七晶體管t7的柵極與該下拉節(jié)點pd連接，第一極與該第二電源信號端vgl連接，第二極與該輸出端out連接。

第八晶體管t8的柵極與該第二時鐘信號端ckb連接，第一極與該第二電源信號端vgl連接，第二極與該輸出端out連接。

進一步的，參考圖2，該輸入模塊10可以包括：第九晶體管t9和第十晶體管t10；該輸出模塊40可以包括：第十一晶體管t11和電容器c1。

該第九晶體管t9的柵極與該輸入信號端in連接，第一極與該第一控制信號端cn連接，第二極與該上拉節(jié)點pu連接。

該第十晶體管t10的柵極與該復位信號端rst連接，第一極與該第二控制信號端cnb連接，第二極與該上拉節(jié)點pu連接。

該第十一晶體管t11的柵極與該上拉節(jié)點pu連接，第一極與該第一時鐘信號端ck連接，第二極與該輸出端out連接。

該電容器c1的一端與該上拉節(jié)點pu連接，另一端與該輸出端out連接。

綜上所述，本發(fā)明實施例提供了一種移位寄存器單元，該移位寄存器單元中包括控制模塊和保持模塊，該控制模塊可以在第一時鐘信號為第一電位時，控制下拉節(jié)點的電位為第一電位；而該保持模塊則可以在下拉節(jié)點或者第二時鐘信號為第一電位時，控制輸出端的電位為第二電位。由于該第一時鐘信號和第二時鐘信號頻率相同相位相反，因此該控制模塊和保持模塊可以在移位寄存器單元的輸出階段之后，控制輸出端的電位持續(xù)為第二電位，從而保證對該輸出端的有效降噪。此外，本發(fā)明實施例提供的移位寄存器單元中僅應用了一個電容器，電路結構較為簡單，占用面積較小，易于實現(xiàn)顯示面板的窄邊框設計。

本發(fā)明實施例提供了一種移位寄存器單元的驅(qū)動方法，該方法可以用于驅(qū)動如圖1或圖2所示的移位寄存器單元，參考圖1，該移位寄存器單元包括：輸入模塊10、控制模塊20、保持模塊30和輸出模塊40；參考圖3，該方法可以包括：

步驟101、充電階段，輸入信號端in輸出的輸入信號為第一電位，該輸入模塊10在該輸入信號的控制下，向上拉節(jié)點pu輸出來自第一控制信號端cn的第一控制信號，該第一控制信號為第一電位，對該上拉節(jié)點pu進行充電。

步驟102、輸出階段，第一時鐘信號端ck輸出的第一時鐘信號為第一電位，該上拉節(jié)點pu保持第一電位，該輸出模塊40在該上拉節(jié)點pu的控制下，向該輸出端out輸出該第一時鐘信號。

步驟103、復位階段，復位信號端rst輸出的復位信號為第一電位，第二時鐘信號端ckb輸出的第二時鐘信號為第一電位，該輸入模塊10在該復位信號的控制下，向該上拉節(jié)點pu輸出來自第二控制信號端cnb的第二控制信號，該保持模塊30在該第二時鐘信號的控制下，向該輸出端out輸出來自第二電源信號端vgl的第二電源信號，該第二控制信號和該第二電源信號均為第二電位。

步驟104、保持階段，該第一時鐘信號和該第二時鐘信號交替為第一電位，在該第一時鐘信號為第一電位時，該控制模塊20向該下拉節(jié)點pd輸出來自第一電源信號端vgh的第一電源信號，該第一電源信號處于第一電位，該保持模塊30在該下拉節(jié)點pd的控制下，分別向該上拉節(jié)點pu和該輸出端out輸出該第二電源信號；在該第二時鐘信號為第一電位時，該保持模塊30在該第二時鐘信號的控制下，向該輸出端out輸出該第二電源信號。

圖4是本發(fā)明實施例提供的一種移位寄存器單元的驅(qū)動過程的時序圖，以圖2所示的移位寄存器單元為例，詳細介紹本發(fā)明實施例提供的移位寄存器單元的驅(qū)動方法。

結合圖2和圖4，在充電階段t1中，輸入信號端in輸出的輸入信號，以及第二時鐘信號端ckb輸出的第二時鐘信號為第一電位，復位信號端rst輸出的復位信號，以及第一時鐘信號端ck輸出的第一時鐘信號為第二電位。此時，第九晶體管t9、第一晶體管t1和第八晶體管t8開啟，第一控制信號端in通過第九晶體管t9向電容器c1的一端輸出第一控制信號，從圖4可以看出，該第一控制信號的電位與第一電源信號端vgh的電位相等，均為高電位，因此可以對該電容器c1充電，將上拉節(jié)點pu的電位拉高。此時，第十一晶體管t11、第四晶體管t4和第五晶體管t5開啟開啟，第一時鐘信號端ck向輸出端out輸出第一時鐘信號，將該輸出端out的電位拉低；第二電源信號端vgl通過第五晶體管t5向下拉節(jié)點pd輸出第二電源信號，將該下拉節(jié)點pd的電位拉低，從而使得第六晶體管t6和第七晶體管t7截止，避免對上拉節(jié)點pu的電位造成影響。

此外，由于第一晶體管t1和第四晶體管t4開啟，第二時鐘信號和第一電源信號驅(qū)動第二晶體管t2開啟，第一時鐘信號端ck向第三晶體管t3的柵極輸出處于第二電位的第一時鐘信號，該第三晶體管t3關斷，因此第一電源信號端vgh不會對下拉節(jié)點pd的電位產(chǎn)生影響。

在輸出階段t2中，輸入信號、復位信號和第二時鐘信號均處于第二電位，第一晶體管t1、第八至第十晶體管均處于關斷狀態(tài)；第一時鐘信號端ck輸出的第一時鐘信號為第一電位，該上拉節(jié)點pu沒有放電路徑保持為第一電位，第一時鐘信號端ck向該輸出端out輸出該第一時鐘信號。此外，由于第四晶體管t4和第五晶體管t5保持開啟狀態(tài)，下拉節(jié)點pd仍然保持為第二電位，第二時鐘信號端ckb通過第四晶體管t4向第一節(jié)點p1輸出處于第二電位的第二時鐘信號，該第二晶體管t2截止，第一時鐘信號端ck輸出的處于第一電位的第一時鐘信號無法通過第二晶體管t2作用到第三晶體管t3的柵極，第三晶體管t3仍然保持上一階段的截止狀態(tài)，從而使得第六晶體管t6和第七晶體管t7也依舊保持截止狀態(tài)，避免對上拉節(jié)點pu和輸出端out的電位造成影響。

在復位階段t3中，復位信號端rst和第二時鐘信號端ckb輸出的信號處于第一電位，輸入信號端in和第一時鐘信號端ck輸出的信號為第二電位，第九晶體管t9關斷，第一晶體管t1、第八晶體管t8和第十晶體管t10開啟。第二控制信號端cnb向上拉節(jié)點pu輸出第二控制信號，從圖4可以看出，該第二控制信號的電位與第二電源信號端vgl的電位相等，均為低電位，因此可以對該上拉節(jié)點pu進行復位，此時第四晶體管t4和第五晶體管t5關斷。雖然第一晶體管t1開啟，第一電源信號端vgh驅(qū)動第二晶體管t2開啟，但由于此時第一時鐘信號端ck輸出的第一時鐘信號為第二電位，第三晶體管t3仍然處于關斷狀態(tài)。由于第八晶體管t8開啟，第二時鐘信號端ckb向輸出端out輸出處于第二電位的第二時鐘信號，從而對該輸出端out進行復位。

在之后的保持階段t4中，復位信號端rst輸出的復位信號保持第二電位，該第一時鐘信號端ck輸出的第一時鐘信號和該第二時鐘信號端ckb輸出的第二時鐘信號交替為第一電位。第二晶體管t2的柵極(即第一節(jié)點p1)由于沒有低電平下拉且利用本身的柵電容保持了上一階段的狀態(tài)，因此會一直保持開啟狀態(tài)，該第一時鐘信號端ck向該第三晶體管t3的柵極持續(xù)輸出第一時鐘信號。在該第一時鐘信號為第一電位時，該第三晶體管t3開啟，該第一電源信號端vgh向該下拉節(jié)點pd輸出該第一電源信號，該第六晶體管t6和該第七晶體管t7開啟，第二電源信號端vgl分別向上拉節(jié)點pu和輸出端out輸出該第二電源信號；在該第二時鐘信號為第一電位時，該第八晶體管t8開啟，該第二電源信號端vgl向該輸出端out輸出該第二電源信號。

由于在該保持階段中，兩個時鐘信號端ck和ckb輸出的時鐘信號頻率相同且相位相反，因此該保持模塊30中的各個晶體管可以持續(xù)對輸出端out進行降噪，有效改善了該移位寄存器單元的降噪性能。

需要說明的是，在上述實施例中，均是以各個晶體管為n型晶體管，且第一電位為相對于該第二電位高電位為例進行的說明。當然，如圖5所示，該各個晶體管還可以采用p型晶體管，當該各個晶體管采用p型晶體管時，各晶體管之間的連接關系可以保持不變，但由于第一電源信號端vgh輸出的第一電源信號為高電平，第二電源信號端vgl輸出的第二電源信號為低電平，因此對比圖2和圖5可以看出，僅該兩個信號端的位置需要互換。此外，當該各個晶體管采用p型晶體管時，該第一電位相對于該第二電位可以為低電位，各個信號端的時序圖可以如圖6所示。從圖6中可以看出，各個信號端的電位變化可以與圖4所示的電位變化相反(即二者的相位差為180度)。

綜上所述，本發(fā)明提供了一種移位寄存器單元的驅(qū)動方法，在保持階段，當?shù)谝粫r鐘信號為第一電位時，該控制模塊可控制下拉節(jié)點的電位為第一電位，該保持模塊可以在下拉節(jié)點的控制下，對上拉節(jié)點和輸出端進行降噪；而當?shù)诙r鐘信號為第一電位時，該保持模塊可以直接對輸出端進行降噪。由于該第一時鐘信號和第二時鐘信號頻率相同相位相反，因此可以使得移位寄存器單元輸出端的電位在輸出階段之后持續(xù)為第二電位，從而保證對該輸出端的有效降噪。

圖7是本發(fā)明實施例提供的一種柵極驅(qū)動電路的結構示意圖，參考圖7，該柵極驅(qū)動電路可以包括至少兩個級聯(lián)的移位寄存器單元00，其中每個移位寄存器單元可以為如圖1、圖2或者圖5所示的移位寄存器單元。

從圖7中可以看出，每一級移位寄存器單元的輸入信號端in輸入與上一級移位寄存器單元的輸出端out相連；每一級移位寄存器單元的復位信號端rst與下一級移位寄存器單元的輸出端out相連，例如第n級移位寄存器單元的輸入信號端in與第n-1級移位寄存器單元的輸出端out(n-1)相連，第n級移位寄存器單元的復位信號端rst與第n+1級移位寄存器單元的輸出端out(n+1)相連。從圖7中還可以看出，該柵極驅(qū)動電路中，第一極移位寄存器單元的輸入信號端in，以及最后一級移位寄存器單元的復位信號端rst可以與幀開啟信號端stv端相連。此外，通過對該第一控制信號端cn和第二控制信號端cnb的控制，可以使得該柵極驅(qū)動電路中的各個移位寄存器單元實現(xiàn)對顯示裝置的正反雙向掃描。

例如，當?shù)谝豢刂菩盘柖薱n輸出處于第一電位的第一控制信號，第二控制信號端cnb輸出處于第二電位的第二控制信號時，可以使得該柵極驅(qū)動電路中的各個移位寄存器單元從第一級移位寄存器單元開始依次啟動，由此可以實現(xiàn)對顯示裝置的正向掃描。當?shù)谝豢刂菩盘柖薱n輸出處于第二電位的第一控制信號，第二控制信號端cnb輸出處于第一電位的第二控制信號時，可以使得該柵極驅(qū)動電路中的各個移位寄存器單元從最后一級移位寄存器單元開始依次啟動，由此可以實現(xiàn)對顯示裝置的反向掃描。

本發(fā)明實施例還提供一種顯示裝置，該顯示裝置可以包括如圖7所示的柵極驅(qū)動電路。該顯示裝置可以為：液晶面板、電子紙、oled面板、amoled面板、低溫多晶硅(英文：lowtemperaturepoly-silicon；簡稱：ltps)顯示面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產(chǎn)品或部件。

所屬領域的技術人員可以清楚地了解到，為描述的方便和簡潔，前述描述的移位寄存器單元和各模塊的具體工作過程，可以參考上述方法實施例中的對應過程，在此不再贅述。

以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。