亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

顯示面板的驅(qū)動電路以及顯示裝置的制作方法

文檔序號:11691821閱讀:344來源:國知局
顯示面板的驅(qū)動電路以及顯示裝置的制造方法

本發(fā)明涉及顯示控制技術(shù)領(lǐng)域,特別涉及一種顯示面板的驅(qū)動電路以及一種顯示裝置。



背景技術(shù):

在ltps(lowtemperaturepoly-silicon,低溫多晶硅)驅(qū)動oled(organiclight-emittingdiode,有機發(fā)光二極管)顯示面板的技術(shù)中,驅(qū)動如圖1所示的像素電路,通常需要emgoa和gategoa兩組goa輸出如圖2所示的em(發(fā)光)信號和gate信號。采用兩組goa(gatedriveronarray,陣列基板柵極驅(qū)動)單元時,左右邊框會比較寬,而且實現(xiàn)智能顯示和低功耗顯示對信號設(shè)置要求比較復(fù)雜。



技術(shù)實現(xiàn)要素:

本發(fā)明旨在至少從一定程度上解決上述技術(shù)中的技術(shù)問題之一。為此,本發(fā)明的一個目的在于提出一種顯示面板的驅(qū)動電路,可以使得em信號和gate信號由同一行g(shù)oa單元輸出,從而可以減小顯示邊框,提高用戶體驗。

本發(fā)明的另一個目的在于提出一種顯示裝置。

為達到上述目的,本發(fā)明一方面實施例提出的顯示面板的驅(qū)動電路,包括奇數(shù)行g(shù)oa單元和偶數(shù)行g(shù)oa單元,其中,所述奇數(shù)行g(shù)oa單元對應(yīng)驅(qū)動奇數(shù)行像素補償電路,所述偶數(shù)行g(shù)oa單元對應(yīng)驅(qū)動偶數(shù)行像素補償電路,所述奇數(shù)行g(shù)oa單元和偶數(shù)行g(shù)oa單元中的每個goa單元包括:輸入模塊,所述輸入模塊分別與信號輸入端、第一時鐘信號提供端和第二時鐘信號提供端相連,所述輸入模塊用于根據(jù)所述信號輸入端提供的輸入信號、所述第一時鐘信號提供端提供的第一時鐘信號和所述第二時鐘信號提供端提供的第二時鐘信號生成輸入控制信號;反相器,所述反相器與所述輸入模塊相連,所述反相器用于對所述輸入控制信號進行反相以輸出發(fā)光信號至本行g(shù)oa單元對應(yīng)的像素補償電路;第一與非門運算器,所述第一與非門運算器的第一輸入端與所述反相器相連,所述第一與非門運算器的第二輸入端與刷新控制信號端相連,所述第一與非門運算器用于對所述發(fā)光信號和所述刷新控制信號端提供的刷新控制信號進行與非運算以輸出驅(qū)動信號至所述本行g(shù)oa單元對應(yīng)的像素補償電路。

根據(jù)本發(fā)明實施例的顯示面板的驅(qū)動電路,每個goa單元都包括輸入模塊、反相器和第一與非門運算器,通過輸入模塊根據(jù)信號輸入端提供的輸入信號、第一時鐘信號提供端提供的第一時鐘信號和第二時鐘信號提供端提供的第二時鐘信號生成輸入控制信號,反相器對輸入控制信號進行反相以輸出發(fā)光信號em信號至本行g(shù)oa單元對應(yīng)的像素補償電路,同時第一與非門運算器對發(fā)光信號和刷新控制信號端提供的刷新控制信號進行與非運算以輸出驅(qū)動信號gate信號至本行g(shù)oa單元對應(yīng)的像素補償電路,從而可使得em信號和gate信號由同一行g(shù)oa單元輸出,進而可以減小顯示邊框,提高用戶體驗,并且通過控制刷新控制信號端提供的刷新控制信號,可以實現(xiàn)顯示面板全面板刷新和局部刷新,這樣在顯示裝置局部顯示的時候通過顯示面板局部刷新,可大大降低功耗。

根據(jù)本發(fā)明的一個實施例,所述本行g(shù)oa單元輸出的發(fā)光信號作為下一行g(shù)oa單元的輸入信號,所述本行g(shù)oa單元輸出的驅(qū)動信號作為下一行g(shù)oa單元對應(yīng)的像素補償電路的復(fù)位信號。

根據(jù)本發(fā)明的一個實施例,所述每個goa單元還包括復(fù)位模塊,所述復(fù)位模塊用于對所述反相器輸出的發(fā)光信號進行初始化復(fù)位。

根據(jù)本發(fā)明的一個實施例,所述輸入模塊包括:第一nmos管,所述第一nmos管的第一端與低電平電源端相連,所述第一nmos管的控制端與所述第二時鐘信號提供端相連;第二nmos管,所述第二nmos管的第一端與所述第一nmos管的第二端相連,所述第二nmos管的控制端與所述信號輸入端相連;第一pmos管,所述第一pmos管的第一端與高電平電源端相連,所述第一pmos管的控制端與所述第一時鐘信號提供端相連;第二pmos管,所述第二pmos管的第一端與所述第一pmos管的第二端相連,所述第二pmos管的控制端與所述信號輸入端相連,所述第二pmos管的第二端與所述第二nmos管的第二端相連且具有第一節(jié)點,所述第一節(jié)點作為所述輸入模塊的輸出端;第三nmos管,所述第三nmos管的第一端與所述低電平電源端相連,所述第三nmos管的控制端與所述第一時鐘信號提供端相連;第四nmos管,所述第四nmos管的第一端與所述第三nmos管的第二端相連;第三pmos管,所述第三pmos管的第二端與所述第四nmos管的第二端相連且與所述第一節(jié)點相連,所述第三pmos管的控制端與所述第四nmos管的控制端相連且與所述反相器的輸出端相連;第四pmos管,所述第四pmos管的第一端與所述高電平電源端相連,所述第四pmos管的控制端與所述第二時鐘信號提供端相連,所述第四pmos管的第二端與所述第三pmos管的第一端相連。

根據(jù)本發(fā)明的一個實施例,所述反相器包括:第五nmos管,所述第五nmos管的第一端與所述低電平電源端相連,所述第五nmos管的控制端與所述第一節(jié)點相連;第五pmos管,所述第五pmos管的第一端與所述高電平電源端相連,所述第五pmos管的控制端與所述第一節(jié)點相連,所述第五pmos管的第二端與所述第五nmos管的第二端相連且具有第二節(jié)點,所述第二節(jié)點作為所述反相器的輸出端。

根據(jù)本發(fā)明的一個實施例,所述第一與非門運算器包括:第六nmos管,所述第六nmos管的第一端與所述低電平電源端相連;第七nmos管,所述第七nmos管的第一端與所述第六nmos管的第二端相連,所述第七nmos管的控制端與所述第二節(jié)點相連;第七pmos管,所述第七pmos管的第一端與所述高電平電源端相連,所述第七pmos管的控制端與所述第六nmos管的控制端相連后與所述刷新控制信號端相連,所述第七pmos管的第二端與所述第七nmos管的第二端相連且具有第三節(jié)點,所述第三節(jié)點作為所述第一與非門運算器的輸出端;第八pmos管,所述第八pmos管的第一端與所述高電平電源端相連,所述第八pmos管的控制端與所述第二節(jié)點相連,所述第八pmos管的第二端與所述第三節(jié)點相連。

根據(jù)本發(fā)明的一個實施例,所述復(fù)位模塊包括:第六pmos管,所述第六pmos管的第一端與高電平電源端相連,所述第六pmos管的控制端用于接收初始化復(fù)位信號,所述第六pmos管的第二端與所述輸入模塊的輸出端相連。

根據(jù)本發(fā)明的另一個實施例,當所述本行g(shù)oa單元為奇數(shù)行g(shù)oa單元時,所述本行g(shù)oa單元還包括第二與非門運算器,所述第二與非門運算器的第一輸入端與所述反相器相連,所述第二與非門運算器的第二輸入端與偶數(shù)行刷新控制信號端相連,所述第二與非門運算器用于對所述發(fā)光信號和所述偶數(shù)行刷新控制信號端提供的偶數(shù)行刷新控制信號進行與非運算以輸出像素補償復(fù)位信號至所述本行g(shù)oa單元對應(yīng)的像素補償電路。

根據(jù)本發(fā)明的一個實施例,當所述本行g(shù)oa單元為偶數(shù)行g(shù)oa單元時,所述本行g(shù)oa單元還包括第二與非門運算器,所述第二與非門運算器的第一輸入端與所述反相器相連,所述第二與非門運算器的第二輸入端與奇數(shù)行刷新控制信號端相連,所述第二與非門運算器用于對所述發(fā)光信號和所述奇數(shù)行刷新控制信號端提供的奇數(shù)行刷新控制信號進行與非運算以輸出像素補償復(fù)位信號至所述本行g(shù)oa單元對應(yīng)的像素補償電路。

根據(jù)本發(fā)明的一個實施例,所述第二與非門運算器包括:第八nmos管,所述第八nmos管的第一端與所述低電平電源端相連;第九nmos管,所述第九nmos管的第一端與所述第八nmos管的第二端相連,所述第九nmos管的控制端與所述第二節(jié)點相連;第九pmos管,所述第九pmos管的第一端與所述高電平電源端相連,所述第九pmos管的控制端與所述第八nmos管的控制端相連后對應(yīng)與所述偶數(shù)行刷新控制信號端或所述奇數(shù)行刷新控制信號端相連,所述第九pmos管的第二端與所述第九nmos管的第二端相連且具有第四節(jié)點,所述第四節(jié)點作為所述第二與非門運算器的輸出端;第十pmos管,所述第十pmos管的第一端與所述高電平電源端相連,所述第十pmos管的控制端與所述第二節(jié)點相連,所述第十pmos管的第二端與所述第四節(jié)點相連。

此外,本發(fā)明另一方面實施例提出的一種顯示裝置,包括上述的顯示面板的驅(qū)動電路。

本發(fā)明實施例的顯示裝置,通過上述的顯示面板的驅(qū)動電路,能夠使得em信號和gate信號由同一行g(shù)oa單元輸出,進而可以減小顯示邊框,提高用戶體驗,并且通過控制刷新控制信號端提供的刷新控制信號,可以實現(xiàn)顯示面板全面板刷新和局部刷新,這樣在局部顯示的時候通過顯示面板的局部刷新,可大大降低功耗。

附圖說明

圖1為相關(guān)技術(shù)中的一種像素補償電路的電路示意圖;

圖2為相關(guān)技術(shù)中輸出至像素補償電路的em信號、gate信號以及reset信號的波形圖;

圖3為根據(jù)本發(fā)明一個實施例的顯示面板的驅(qū)動電路的結(jié)構(gòu)示意圖;

圖4為根據(jù)本發(fā)明一個實施例的奇數(shù)行g(shù)oa單元的電路示意圖;

圖5為根據(jù)本發(fā)明一個實施例的偶數(shù)行g(shù)oa單元的電路示意圖;

圖6為根據(jù)本發(fā)明一個實施例的全面板刷新時的信號設(shè)置以及em信號與gate信號的波形圖;

圖7為根據(jù)本發(fā)明一個實施例的顯示面板局部刷新時的信號設(shè)置以及em信號與gate信號的波形圖;

圖8為根據(jù)本發(fā)明一個實施例的顯示面板全面板正常刷新時的顯示示意圖;

圖9為根據(jù)本發(fā)明一個實施例的顯示面板局部刷新時的顯示示意圖;

圖10為根據(jù)本發(fā)明另一個實施例的顯示面板的驅(qū)動電路的結(jié)構(gòu)示意圖;

圖11為根據(jù)本發(fā)明另一個實施例的奇數(shù)行g(shù)oa單元的電路示意圖;

圖12為根據(jù)本發(fā)明另一個實施例的偶數(shù)行g(shù)oa單元的電路示意圖。

具體實施方式

下面詳細描述本發(fā)明的實施例,所述實施例的示例在附圖中示出,其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的,旨在用于解釋本發(fā)明,而不能理解為對本發(fā)明的限制。

下面參照附圖來描述根據(jù)本發(fā)明實施例提出的顯示面板的驅(qū)動電路以及顯示裝置。

參考附圖3至附圖5所示,本發(fā)明一個實施例提出的顯示面板的驅(qū)動電路,包括奇數(shù)行g(shù)oa單元100和偶數(shù)行g(shù)oa單元200,其中,奇數(shù)行g(shù)oa單元100對應(yīng)驅(qū)動奇數(shù)行像素補償電路101,偶數(shù)行g(shù)oa單元200對應(yīng)驅(qū)動偶數(shù)行像素補償電路201,奇數(shù)行g(shù)oa單元100和偶數(shù)行g(shù)oa單元200中的每個goa單元包括:輸入模塊10、反相器20和第一與非門運算器30。

如圖3所示,輸入模塊10分別與信號輸入端input、第一時鐘信號提供端clk和第二時鐘信號提供端clkb相連,輸入模塊10用于根據(jù)信號輸入端input提供的輸入信號、第一時鐘信號提供端clk提供的第一時鐘信號和第二時鐘信號提供端clkb提供的第二時鐘信號生成輸入控制信號;反相器20與輸入模塊10相連,反相器20用于對所述輸入控制信號進行反相以輸出發(fā)光信號em信號至本行g(shù)oa單元對應(yīng)的像素補償電路,例如奇數(shù)行g(shù)oa單元100中的反相器20輸出的是em_n信號至對應(yīng)的像素補償電路101,偶數(shù)行g(shù)oa單元200中的反相器20輸出的是em_n+1信號至對應(yīng)的像素補償電路201,并且奇數(shù)行g(shù)oa單元100中的反相器20輸出的em信號可記作em_o,偶數(shù)行g(shù)oa單元200中的反相器20輸出的em信號可記作em_e;第一與非門運算器30的第一輸入端與反相器20相連,第一與非門運算器30的第二輸入端與刷新控制信號端enb相連,例如奇數(shù)行g(shù)oa單元100對應(yīng)的刷新控制信號端記作enbo、偶數(shù)行g(shù)oa單元200對應(yīng)的刷新控制信號端記作enbe,第一與非門運算器30用于對發(fā)光信號em信號和刷新控制信號端提供的刷新控制信號enb信號進行與非運算以輸出驅(qū)動信號gate至本行g(shù)oa單元對應(yīng)的像素補償電路,例如奇數(shù)行g(shù)oa單元100輸出的是gate_n信號至對應(yīng)的像素補償電路101,偶數(shù)行g(shù)oa單元200輸出的是gate_n+1信號至對應(yīng)的像素補償電路201。

其中,像素補償電路可如圖1所示,其包括7個晶體管t1至t7。

本發(fā)明實施例提出的顯示面板的驅(qū)動電路,可以使得em信號和gate信號通過同一行g(shù)oa單元輸出,從而可減小邊框,并且通過控制enb信號使其既可以實現(xiàn)顯示面板全面板刷新,又可以實現(xiàn)局部刷新,這樣在顯示裝置局部顯示時,不顯示的畫面不刷新,降低功耗。

根據(jù)本發(fā)明的一個實施例,如圖3至圖5所示,本行g(shù)oa單元輸出的發(fā)光信號作為下一行g(shù)oa單元的輸入信號,本行g(shù)oa單元輸出的驅(qū)動信號作為下一行g(shù)oa單元對應(yīng)的像素補償電路的復(fù)位信號。

并且,如圖3至圖5所示,每個goa單元還包括復(fù)位模塊40,復(fù)位模塊40用于對反相器20輸出的發(fā)光信號進行初始化復(fù)位。

具體地,在本發(fā)明的一個實施例中,如圖4或圖5所示,輸入模塊10包括:第一nmos管mn1、第二nmos管mn2、第一pmos管mp1、第二pmos管mp2、第三nmos管mn3、第四nmos管mn4、第三pmos管mp3和第四pmos管mp4。

第一nmos管mn1的第一端與低電平電源端vss相連,第一nmos管mn1的控制端與第二時鐘信號提供端clkb相連;第二nmos管mn2的第一端與第一nmos管mn1的第二端相連,第二nmos管mn2的控制端與信號輸入端input相連;第一pmos管mp1的第一端與高電平電源端vdd相連,第一pmos管mp1的控制端與第一時鐘信號提供端clk相連;第二pmos管mp2的第一端與第一pmos管mp1的第二端相連,第二pmos管mp2的控制端與信號輸入端input相連,第二pmos管mp2的第二端與第二nmos管mn2的第二端相連且具有第一節(jié)點,第一節(jié)點作為輸入模塊10的輸出端;即言,如圖3所示,第一nmos管mn1、第二nmos管mn2以及第一pmos管mp1、第二pmos管mp2組成了一個三態(tài)門。

第三nmos管mn3的第一端與低電平電源端vss相連,第三nmos管mn3的控制端與第一時鐘信號提供端clk相連;第四nmos管mn4的第一端與第三nmos管mn3的第二端相連;第三pmos管mp3的第二端與第四nmos管mn4的第二端相連且與第一節(jié)點相連,第三pmos管mp3的控制端與第四nmos管mn4的控制端相連且與反相器20的輸出端相連;第四pmos管mp4的第一端與高電平電源端vdd相連,第四pmos管mp4的控制端與第二時鐘信號提供端clkb相連,第四pmos管mp4的第二端與第三pmos管mp3的第一端相連。即言,如圖3所示,第三nmos管mn3、第四nmos管mn4以及第三pmos管mp3、第四pmos管mp4組成了另一個三態(tài)門。

輸入模塊20就是由兩個三態(tài)門組成。

根據(jù)本發(fā)明的一個實施例,如圖4或圖5所示,反相器20包括:第五nmos管mn5和第五pmos管mp5。第五nmos管mn5的第一端與低電平電源端vss相連,第五nmos管mn5的控制端與所述第一節(jié)點相連;第五pmos管mp5的第一端與高電平電源端vdd相連,第五pmos管mp5的控制端與所述第一節(jié)點相連,第五pmos管mp5的第二端與第五nmos管mn5的第二端相連且具有第二節(jié)點即n點,所述第二節(jié)點作為反相器20的輸出端。

其中,第二節(jié)點n點還作為下一行g(shù)oa單元的信號輸入端input。

根據(jù)本發(fā)明的一個實施例,如圖4或圖5所示,第一與非門運算器包括:第六nmos管mn6、第七nmos管mn7、第七pmos管mp7和第八pmos管mp8。第六nmos管mn6的第一端與低電平電源端vss相連,第七nmos管mn7的第一端與第六nmos管mn6的第二端相連,第七nmos管mn7的控制端與第二節(jié)點相連;第七pmos管mp7的第一端與高電平電源端vdd相連,第七pmos管mp7的控制端與第六nmos管mn6的控制端相連后與刷新控制信號端enbo(enbe)相連,第七pmos管mp7的第二端與第七nmos管mn7的第二端相連且具有第三節(jié)點,第三節(jié)點作為第一與非門運算器30的輸出端gate_o(gate_e);第八pmos管mp8的第一端與高電平電源端vdd相連,第八pmos管mp8的控制端與第二節(jié)點相連,第八pmos管mp8的第二端與第三節(jié)點相連。

并且,如圖4或圖5所示,復(fù)位模塊40包括第六pmos管mp6,第六pmos管mp6的第一端與高電平電源端vdd相連,第六pmos管mp6的控制端用于接收初始化復(fù)位信號tt_rst,第六pmos管mp6的第二端與輸入模塊10的輸出端即第一節(jié)點相連。

下面參照附圖4以及附圖6來說明本發(fā)明實施例的顯示面板的驅(qū)動電路的工作原理。

其中,需要說明的是,圖6中clkb對應(yīng)的第二時鐘信號提供端提供的第二時鐘信號,clk對應(yīng)的是第一時鐘信號提供端提供的第一時鐘信號,并且clkb為clk反相后的信號;tt_rst信號為復(fù)位模塊40接收到的初始化復(fù)位信號,在每幀結(jié)束后下一幀開始前復(fù)位使n點(em)初始化為低電平;enbo與enbe為相反的兩個刷新控制信號,分別對應(yīng)奇數(shù)行g(shù)oa單元和偶數(shù)行g(shù)oa單元,具體如圖6所示,其作用是分別與所在行的em信號作“與非”運算生成本行的gate(同時是下一行的復(fù)位reset信號),其脈沖寬度根據(jù)gate信號需求進行設(shè)置,脈沖個數(shù)與奇數(shù)行或偶數(shù)行行數(shù)一致。

并且,圖6中的stv為n行的輸入input,n點初始狀態(tài)為低電平,那么,

第1階段,stv為高電平,clk為高電平,clkb為低電平,mp3與mp4管打開,輸入控制信號為高電平,即高電平輸入,經(jīng)過反相為低電平,n點維持初始狀態(tài)的低電平;

第2階段,stv仍為高電平,clk為低電平,clkb為高電平,mn1與mn2管打開,輸入控制信號為低電平,即低電平輸入,n點反相為高電平;

第3階段,stv為低電平,clk為高電平,clkb為低電平,mn3與mn4管打開,輸入控制信號為低電平,即低電平輸入,n點維持上一階段高電平狀態(tài);

第4階段,stv為低電平,clk為低電平,clkb為高電平,mp1與mp2管打開,輸入控制信號為高電平,級高電平輸入,反相為低電平,n點為低電平。

經(jīng)過上述四個階段,輸入信號stv移位形成em1,同樣原理向后逐行移位形成em2,em3……emn。

其中,以em1所在行為dummy(虛擬)行,em2所在行輸入為起始行(充當?shù)诙械膃m信號)。mn6,mn7,mp7,mp8組成“與非”門電路即第一與非門運算器,只有em信號及enbo/e信號均為高電平時輸出低電平,其余時刻輸出高電平。當em1與enbo第一個脈沖作“與非”運算后,形成gate1(充當?shù)?行的reset信號),em2與enbe第一個脈沖作“與非”運算后,形成gate2(充當?shù)?行的gate信號及第三行的reset信號),如此完成第2行的像素控制信號輸出。

并且,后續(xù)單元皆如此,以前一行g(shù)ate為本行reset,本行g(shù)ate輸出為gate,本行em輸出為em,同時控制本行像素補償電路。

在本發(fā)明的實施例中,em信號和gate信號通過同一行g(shù)oa單元輸出,可以減小邊框,并且通過控制enb信號,可以使得顯示面板既可以實現(xiàn)全面板刷新,又可以實現(xiàn)局部刷新。

其中,圖6即為本發(fā)明一個實施例的全面板刷新時的信號設(shè)置以及em信號與gate信號的波形圖,而圖7為顯示面板局部刷新時的信號設(shè)置以及em信號與gate信號的波形圖,其對應(yīng)驅(qū)動電路的工作原理與顯示面板全面板刷新時相類似,這里就不再贅述。并且顯示面板全面板正常刷新與局部刷新對應(yīng)的顯示效果分別如圖8和圖9所示,局部顯示的時候局部畫面不刷新。

結(jié)合圖7和圖9所示,通過設(shè)置局部刷新的enb信號,來控制輸出信號的行位置,可以實現(xiàn)顯示面板的局部顯示,大大降低功耗。

需要說明的是,在本發(fā)明的實施例中,所謂局部刷新是指,當顯示面板畫面中僅一部分需要變換畫面,而其余大部分都維持原純色畫面時,維持原純色畫面的部分可以不刷新,如圖9所示。當某行不需要刷新時,此階段enb信號維持低電平,頻率降低,同時data信號可設(shè)置為不變化且頻率降低,這樣不刷新行的像素補償電路中,reset與gate信號為高電平,與之相關(guān)的tft(t1/t2/t4/t7)不打開,無電流流通,且無電容充放電發(fā)生,從而通過以上三者共同降低功耗。

根據(jù)本發(fā)明實施例的顯示面板的驅(qū)動電路,每個goa單元都包括輸入模塊、反相器和第一與非門運算器,通過輸入模塊根據(jù)信號輸入端提供的輸入信號、第一時鐘信號提供端提供的第一時鐘信號和第二時鐘信號提供端提供的第二時鐘信號生成輸入控制信號,反相器對輸入控制信號進行反相以輸出發(fā)光信號em信號至本行g(shù)oa單元對應(yīng)的像素補償電路,同時第一與非門運算器對發(fā)光信號和刷新控制信號端提供的刷新控制信號進行與非運算以輸出驅(qū)動信號gate信號至本行g(shù)oa單元對應(yīng)的像素補償電路,從而可使得em信號和gate信號由同一行g(shù)oa單元輸出,進而可以減小顯示邊框,提高用戶體驗,并且通過控制刷新控制信號端提供的刷新控制信號,可以實現(xiàn)顯示面板全面板刷新和局部刷新,這樣在顯示裝置局部顯示的時候通過顯示面板局部刷新,可大大降低功耗。

在本發(fā)明的實施例中,顯示面板可以是oled面板。

根據(jù)本發(fā)明的另一個實施例,如圖10所示,當本行g(shù)oa單元為奇數(shù)行g(shù)oa單元100時,所述本行g(shù)oa單元還包括第二與非門運算器50,第二與非門運算器50的第一輸入端與反相器20相連,第二與非門運算器50的第二輸入端與偶數(shù)行刷新控制信號端enbe相連,第二與非門運算器50用于對發(fā)光信號em_n信號和偶數(shù)行刷新控制信號端enbe提供的偶數(shù)行刷新控制信號進行與非運算以輸出像素補償復(fù)位信號reset_n至本行g(shù)oa單元對應(yīng)的像素補償電路101。而當所述本行g(shù)oa單元為偶數(shù)行g(shù)oa單元200時,所述本行g(shù)oa單元還包括第二與非門運算器50,第二與非門運算器50的第一輸入端與反相器20相連,第二與非門運算器50的第二輸入端與奇數(shù)行刷新控制信號端enbo相連,第二與非門運算器50用于對發(fā)光信號em_n+1和奇數(shù)行刷新控制信號端enbo提供的奇數(shù)行刷新控制信號進行與非運算以輸出像素補償復(fù)位信號reset_n+1至所述本行g(shù)oa單元對應(yīng)的像素補償電路201。

也就是說,在本實施例中,reset信號和gate信號以及em信號均由同一行g(shù)oa單元生成,并輸出至對應(yīng)的像素補償電路。

具體地,根據(jù)本發(fā)明的一個實施例,如圖11或圖12所示,第二與非門運算器50包括:第八nmos管mn8、第九nmos管mn9、第九pmos管mp9和第十pmos管mp10。

其中,第八nmos管mn8的第一端與低電平電源端vss相連,第九nmos管mn9的第一端與第八nmos管mn8的第二端相連,第九nmos管mn9的控制端與第二節(jié)點即n點相連;第九pmos管mp9的第一端與高電平電源端vdd相連,第九pmos管mp9的控制端與第八nmos管mn8的控制端相連后對應(yīng)與偶數(shù)行刷新控制信號端enbe或奇數(shù)行刷新控制信號端enbo相連,第九pmos管mp9的第二端與第九nmos管mn9的第二端相連且具有第四節(jié)點,所述第四節(jié)點作為第二與非門運算器50的輸出端,輸出像素補償復(fù)位信號;第十pmos管mp10的第一端與高電平電源端vdd相連,第十pmos管mp10的控制端與第二節(jié)點相連,第十pmos管mp10的第二端與所述第四節(jié)點相連。

此外,本發(fā)明實施例還提出了一種顯示裝置,其包括上述的顯示面板的驅(qū)動電路。

本發(fā)明實施例的顯示裝置,通過上述的顯示面板的驅(qū)動電路,能夠使得em信號和gate信號由同一行g(shù)oa單元輸出,進而可以減小顯示邊框,提高用戶體驗,并且通過控制刷新控制信號端提供的刷新控制信號,可以實現(xiàn)顯示面板全面板刷新和局部刷新,這樣在局部顯示的時候通過顯示面板的局部刷新,可大大降低功耗。

在本發(fā)明的描述中,需要理解的是,術(shù)語“中心”、“縱向”、“橫向”、“長度”、“寬度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底”“內(nèi)”、“外”、“順時針”、“逆時針”、“軸向”、“徑向”、“周向”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系,僅是為了便于描述本發(fā)明和簡化描述,而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作,因此不能理解為對本發(fā)明的限制。

此外,術(shù)語“第一”、“第二”僅用于描述目的,而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術(shù)特征的數(shù)量。由此,限定有“第一”、“第二”的特征可以明示或者隱含地包括至少一個該特征。在本發(fā)明的描述中,“多個”的含義是至少兩個,例如兩個,三個等,除非另有明確具體的限定。

在本發(fā)明中,除非另有明確的規(guī)定和限定,術(shù)語“安裝”、“相連”、“連接”、“固定”等術(shù)語應(yīng)做廣義理解,例如,可以是固定連接,也可以是可拆卸連接,或成一體;可以是機械連接,也可以是電連接;可以是直接相連,也可以通過中間媒介間接相連,可以是兩個元件內(nèi)部的連通或兩個元件的相互作用關(guān)系,除非另有明確的限定。對于本領(lǐng)域的普通技術(shù)人員而言,可以根據(jù)具體情況理解上述術(shù)語在本發(fā)明中的具體含義。

在本發(fā)明中,除非另有明確的規(guī)定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接觸,或第一和第二特征通過中間媒介間接接觸。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或僅僅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或僅僅表示第一特征水平高度小于第二特征。

在本說明書的描述中,參考術(shù)語“一個實施例”、“一些實施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結(jié)合該實施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點包含于本發(fā)明的至少一個實施例或示例中。在本說明書中,對上述術(shù)語的示意性表述不必須針對的是相同的實施例或示例。而且,描述的具體特征、結(jié)構(gòu)、材料或者特點可以在任一個或多個實施例或示例中以合適的方式結(jié)合。此外,在不相互矛盾的情況下,本領(lǐng)域的技術(shù)人員可以將本說明書中描述的不同實施例或示例以及不同實施例或示例的特征進行結(jié)合和組合。

盡管上面已經(jīng)示出和描述了本發(fā)明的實施例,可以理解的是,上述實施例是示例性的,不能理解為對本發(fā)明的限制,本領(lǐng)域的普通技術(shù)人員在本發(fā)明的范圍內(nèi)可以對上述實施例進行變化、修改、替換和變型。

當前第1頁1 2 
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1