本申請涉及顯示技術(shù)領(lǐng)域，尤其涉及移位寄存單元、移位寄存電路、顯示面板、應(yīng)用于顯示面板的驅(qū)動方法以及顯示裝置。

背景技術(shù)：

隨著顯示技術(shù)的發(fā)展，顯示器件的尺寸規(guī)格日新月異。例如，為了滿足電子設(shè)備的便攜性，尺寸規(guī)格較小的顯示屏幕的需求量不斷增長。

此外，隨著顯示技術(shù)的發(fā)展，用戶更傾向于喜歡高分辨率的顯示屏，以提高顯示的精確性和連貫性。oled(organiclight-emittingdiode，有機發(fā)光二極管)顯示器，因為具備輕薄、省電等特性，越來越廣泛地被應(yīng)用在各種便攜式電子設(shè)備中。

現(xiàn)有的oled顯示器中，通常包括有機發(fā)光二極管陣列(即像素陣列)，以及向陣列中的各有機發(fā)光二極管提供驅(qū)動電流的像素驅(qū)動電路。oled顯示器中通常還設(shè)置有用于向像素驅(qū)動電路提供多個移位寄存電路，該移位寄存電路所占電路版圖較大，不能適應(yīng)oled顯示器朝著較小尺寸的方向發(fā)展。

技術(shù)實現(xiàn)要素：

有鑒于此，期望能夠提供一種改進的移位寄存單元、包含上述移位寄存單元的移位寄存電路、包含上述移位寄存電路的顯示面板、應(yīng)用于上述顯示面板的驅(qū)動方法以及包含上述顯示面板的顯示裝置，來解決以上背景技術(shù)部分提到的技術(shù)問題。

第一方面，本申請?zhí)峁┝艘环N移位寄存單元，移位寄存單元包括多個反相器、多個與非門、第一信號輸入端、第二信號輸入端、第三信號輸入端、第一輸出端、第二輸出端；其中，反相器包括第一反相器，與非門包括第一與非門，第一反相器將第一信號輸入端的信號反相后傳輸至第一與非門的第一輸入端；與非門還包括第二與非門、第三與非門、第四與非門以及第五與非門；第一與非門在第二信號輸入端輸入的信號以及第一反相器反相后的信號的作用下，向第二與非門的第一輸入端傳輸?shù)谝恍盘?；第二與非門在第一信號以及第五與非門輸出端提供的信號的作用下，分別向第三與非門的第二輸入端以及第五與非門的第一輸入端傳輸?shù)诙盘枺坏谌c非門在第二信號以及第三信號輸入端輸入的信號的作用下，向第一輸出端提供第一脈沖信號；第四與非門在第一信號輸入端輸入的信號以及第二信號輸入端輸入的信號的作用下，向第五與非門提供第三信號；第五與非門在第二信號以及第三信號的作用下，向第二輸出端提供第二脈沖信號。

第二方面，本申請?zhí)峁┝艘环N移位寄存電路，移位寄存電路包括n個級聯(lián)的如上所述的移位寄存單元；其中，第二級至第n極移位寄存單元的第三信號輸入端分別連接至其上一級移位寄存單元的第五與非門的輸出端。

第三方面，本申請?zhí)峁┝艘环N顯示面板，顯示面板包括多條掃描信號線、多條發(fā)光控制信號線以及如上所述的移位寄存電路；其中；各移位寄存單元的第一輸出端與掃描信號線一一對應(yīng)連接，各移位寄存單元的第二輸出端與發(fā)光控制信號線一一對應(yīng)連接；顯示面板還包括呈陣列排布的多個像素單元，每一行像素單元與其中一條掃描信號線以及其中一條發(fā)光控制信號線電連接。

第四方面，本申請?zhí)峁┝艘环N應(yīng)用于上述顯示面板的驅(qū)動方法，該方法包括：在第奇數(shù)個時鐘周期，向第一時鐘信號線提供第一電平信號，向第二時鐘信號線提供第二電平信號；在第偶數(shù)個時鐘周期，向第一時鐘信號線提供第二電平信號，向第二時鐘信號線提供第一電平信號；在第一個時鐘周期，向起始信號線提供第一電平信號；在其它時鐘周期，向起始信號線提供第二電平信號。

第五方面，本申請?zhí)峁┝艘环N顯示裝置，顯示裝置包括如上所述的顯示面板。

本申請?zhí)峁┑囊莆患拇鎲卧?、電路，顯示面板、裝置以及驅(qū)動方法，可以同時將用于提供第一脈沖信號的移位寄存電路以及用于提供第二脈沖信號的移位寄存電路設(shè)置于同一個移位寄存電路中，降低了移位寄存電路所占用的顯示面板的面積，有利于實現(xiàn)窄邊框的設(shè)計。

附圖說明

通過閱讀參照以下附圖所作的對非限制性實施例詳細描述，本申請的其它特征、目的和優(yōu)點將會變得更明顯：

圖1是本申請?zhí)峁┑囊莆患拇鎲卧膶嵤├恼w結(jié)構(gòu)示意圖；

圖2是本申請?zhí)峁┑囊莆患拇鎲卧忠粋€實施例的結(jié)構(gòu)示意圖；

圖3是本申請?zhí)峁┑囊莆患拇鎲卧忠粋€實施例的結(jié)構(gòu)示意圖；

圖4是本申請?zhí)峁┑姆聪嗥鞯囊粋€實施例的結(jié)構(gòu)示意圖；

圖5是本申請?zhí)峁┑呐c非門的一個實施例的結(jié)構(gòu)示意圖；

圖6是本申請?zhí)峁┑囊莆患拇鎲卧挠忠粋€實施例的結(jié)構(gòu)示意圖；

圖7是本申請?zhí)峁┑囊粋€移位寄存電路的實施例的結(jié)構(gòu)示意圖；

圖8是本申請?zhí)峁┑娘@示面板的一個實施例的結(jié)構(gòu)示意圖；

圖9是本申請?zhí)峁┑挠糜隍?qū)動如圖8所示的顯示面板的時序圖；

圖10是申請?zhí)峁┑膽?yīng)用于如圖8所示的顯示面板的驅(qū)動方法的流程圖；

圖11是本申請?zhí)峁┑娘@示裝置的一個實施例的結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖和實施例對本申請作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋相關(guān)發(fā)明，而非對該發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與有關(guān)發(fā)明相關(guān)的部分。

需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結(jié)合實施例來詳細說明本申請。

本申請的移位寄存單元，應(yīng)用于顯示面板，顯示面板包括多個有機發(fā)光像素驅(qū)動電路，每一個有機發(fā)光像素驅(qū)動電路包括薄膜晶體管，移位寄存單元用于向顯示面板的有機發(fā)光像素驅(qū)動電路提供驅(qū)動第二脈沖信號以及向有機發(fā)光像素驅(qū)動電路中的各薄膜晶體管的柵極提供掃描電壓信號。圖1示出了本申請?zhí)峁┑囊莆患拇鎲卧膶嵤├恼w結(jié)構(gòu)示意圖。

如圖1所示，移位寄存單元100包括多個反相器，多個與非門，第一信號輸入端in1，第二信號輸入端in2，第三信號輸入端in3，第一輸出端gout、第二輸出端emit以及移位信號輸出端next。

本實施例中，上述反相器包括第一反相器r1，上述與非門包括第一與非門q1。第一反向器r1將第一信號輸入端in1的信號反相后傳輸至第一與非門q1的第一輸入端。

上述與非門還包括第二與非門q2、第三與非門q3、第四與非門q4以及第五與非門q5。第一與非門q1在第二信號輸入端in2輸入的信號以及第一反相器r1反相后的信號的作用下，向第二與非門q2的第一輸入端傳輸?shù)谝恍盘枴?/p>

第二與非門q2在上述第一信號以及第五與非門q5的輸出端提供的信號的作用下，分別向第三與非門q3的第二輸入端以及第五與非門q5的第一輸入端傳輸?shù)诙盘枴?/p>

第三與非門q3在上述第二信號以及第三信號輸入端in3輸入的信號的作用下，向移位寄存單元100的第一輸出端gout提供第一脈沖信號。在這里，第一脈沖信號可以為用于驅(qū)動掃描信號線的掃描驅(qū)動信號。

第四與非門q4在第一信號輸入端in1輸入的信號以及第二信號輸入端in2輸入的信號的作用下，向第五與非門q5的第二輸入端提供第三信號。

第五與非門q5在上述第二信號以及上述第三信號的作用下，向移位寄存單元100的第二輸出端emit提供第二脈沖信號，同時向移位信號輸出端next輸出移位信號。在這里，第二脈沖喜好可以為用于驅(qū)動發(fā)光控制信號線的發(fā)光控制信號。

本實施例中，上述第一輸出端gout用于向顯示面板上有機發(fā)光像素驅(qū)動電路中的薄膜晶體管的柵極提供用于控制薄膜晶體管導通或關(guān)斷的第一脈沖信號；上述第二輸出端emit用于向有機發(fā)光像素驅(qū)動電路中的發(fā)光控制端提供用于進行發(fā)光控制的的第二脈沖信號

上述實施例通過在一個移位寄存單元中設(shè)置第一反相器r1，第一與非門q1、第二與非門q2、第三與非門q3、第四與非門q4以及第五與非門q5，同時在同一個移位寄存單元中設(shè)置用于向驅(qū)動電路中的薄膜晶體管提供第一脈沖信號的第一輸出端gout以及用于向驅(qū)動電路中的發(fā)光控制端提供第二脈沖信號的第二輸出端emit。這樣一來，可以將向像素驅(qū)動電路提供第一脈沖信號的移位寄存單元與向像素驅(qū)動電路提供第二脈沖信號的移位寄存單元設(shè)置于同一個移位寄存單元中，減少了顯示面板上移位寄存電路的個數(shù)，從而降低了移位寄存電路所占用的顯示面板的版圖面積，有利于實現(xiàn)窄邊框的設(shè)計。

請繼續(xù)參考圖1，在一些可選的實現(xiàn)方式中，本實施例的移位寄存單元100還包括第二反相器組，其中第二反相器組包括至少一個串聯(lián)的第二反相器r2。其中，第一反相器r1的輸入端連接至第一信號輸入端in1，第一反相器r1的輸出端連接至第一與非門q1的第一輸入端。

第一與非門q1的第二輸入端連接至第二信號輸入端in2，第一與非門q1的輸出端連接至第二與非門q2的第一輸入端。

第二與非門q2的第二輸入端連接至第五與非門q5的輸出端，第二與非門q2的輸出端連接至節(jié)點m，也即第三與非門q3的第二輸入端。

第三與非門q3的第一輸入端連接至第三信號輸入端in3，第三與非門q3輸出端連接至移位寄存單元100的第一輸出端gout。

第四與非門q4的第一輸入端連接至第二信號輸入端in2，第四與非門q4的第二輸入端連接至第一信號輸入端in1，第四與非門q4的輸出端連接至第五與非門q5的第二輸入端。

第五與非門q5的第一輸入端連接至第二與非門q2的輸出端，第五與非門q5的輸出端連接至節(jié)點k，也即移位信號輸出端next，以及第二反相器組11的輸入端，第二反相器組11的輸出端連接至移位寄存單元100的第二輸出端emit。

本實施例通過在第五與非門q5與移位寄存單元100的第二輸出端emit之間增加第二反相器組，可以提高第二輸出端emit輸出的第二脈沖信號的穩(wěn)定性。

在這里值得注意的是，上述第二反相器組11中可以包含奇數(shù)個串聯(lián)的第二反相器r2。這里不對第二反相器r2的個數(shù)進行具體的限定，可以根據(jù)應(yīng)用場景的需要來確定第二反相器r2的個數(shù)。

請繼續(xù)參考圖2，其示出了本申請?zhí)峁┑囊莆患拇鎲卧忠粋€實施例的結(jié)構(gòu)示意圖。

如圖2所示，移位寄存單元200包括第一反相器r1、第一與非門q1、第二與非門q2、第三與非門q3、第四與非門q4、第五與非門q5、第一信號輸入端in1、第二輸入端in2、第三輸入端in3、第一輸出端gout、第二輸出端emit以及移位信號輸出端next。

本實施例中，第一反相器r1的輸入端連接至第一信號輸入端in1，第一反相器的輸出端連接至第一與非門q1的第一輸入端。第一與非門q1的第二輸入端連接至第二信號輸入端in2，第一與非門q1的輸出端連接至第二與非門q2的第一輸入端。第二與非門q2的第二輸入端連接至節(jié)點k，也即第五與非門q5的輸出端，第二與非門q2的輸出端連接至節(jié)點m，也即第三與非門q3的第二輸入端。第四與非門q4的第一輸入端連接至第二信號輸入端in2，第四與非門q4的第二輸入端連接至第一信號輸入端in1，第四與非門q4的輸出端連接至第五與非門q5的第二輸入端，第五與非門q5的第一輸入端連接至節(jié)點m，第五與非門q5的輸出端連接至節(jié)點k，也即移位信號輸出端next，同時第五與非門q5的輸出端還連接至第二輸出端emit。

與圖1所示的實施例不同的是，在本實施例中，移位寄存單元200還包括第三反相器組22，第三反相器組22包括至少一個串聯(lián)的第三反相器r3。其中，第三反相器組22連接在第三與非門q3與第一輸出端gout之間。本實施例通過增加第三反相器組22，通過在第三與非門q3與第一輸出端gout之間增加第三反相器組22，可以提高第一輸出端gout輸出的第一脈沖信號的穩(wěn)定性，提高驅(qū)動能力。

在這里值得注意的是，上述第三反相器組22中可以包含奇數(shù)個串聯(lián)的第三反相器r3。這里不對第三反相器r3的個數(shù)進行具體的限定，根據(jù)應(yīng)用場景的需要來確定第三反相器r3的個數(shù)。

在本實施例的一些可選的實現(xiàn)方式中，移位寄存單元200還包括第二反相器組21，第二反相器組21包括多個第二反相器r2。如圖3所示，圖3為本申請?zhí)峁┑囊莆患拇鎲卧挠忠粋€實施例的結(jié)構(gòu)示意圖。本可選的實現(xiàn)方式中，由于pmos晶體管在低電平時導通，nmos晶體管在高電平時導通，因此，當驅(qū)動電路中的薄膜晶體管為pmos晶體管時，第二反相器組21可以包括偶數(shù)個第二反相器r2，第三反相器組22可以包括奇數(shù)個第三反相器r3。當驅(qū)動電路中的薄膜晶體管為nmos晶體管時，第二反相器組21可以包括奇數(shù)個第二反相器r2，第三反相器組22可以包括偶數(shù)個第三反相器r3。這樣一來，可以根據(jù)像素驅(qū)動電路中薄膜晶體管的溝道類型確定移位寄存單元中第二反相器21、第三反相器22需要的反相器的個數(shù)，提高移位寄存單元的靈活性。

在本實施例的一些可選的實現(xiàn)方式中，上述第一反向器r1、第二反相器r2、第三反相器r3可以具有相同的結(jié)構(gòu)，即可以均為cmos反相器。以第一反向器r1為例，來介紹各反相器的具體構(gòu)造。如圖4所示，圖4為本申請?zhí)峁┑姆聪嗥鞯囊粋€實施例的結(jié)構(gòu)示意圖。移位寄存單元還包括第一電平信號輸入端vgl以及第二電平信號輸入端vgh。第一反向器r1還包括第二晶體管m2以及第三晶體管m3。其中，第二晶體管m2的第一極連接至第二電平信號輸入端vgh，第二晶體管m2的第二極連接至第一反相器r1的輸出端out1，第二晶體管m2的柵極連接至第一反相器r1的輸入端in4。第二晶體管m2在第一反相器的輸入端in4接收到的信號的控制下導通或關(guān)斷，當?shù)诙w管m2導通時，向輸出端out1提供第二電平信號。。。。。。第三晶體管m3的第一極連接至第一電平信號輸入端vgl，第三晶體管m3的第二極連接至第一反相器r1的輸出端，第三晶體管m3的柵極連接至第一反相器r1的輸入端。第三晶體管m3在第一反相器的輸入端in4接收到的信號的控制下導通或關(guān)斷，當?shù)谌w管m3導通時，向輸出端out1提供第一電平信號。第二晶體管m2與第三晶體管m3具有不同類型的導電溝道。例如，第二晶體管m2可以為pmos晶體管，第三晶體管m3可以為nmos晶體管。上述第一信號輸入端vgl接收低電平信號，第二信號輸入端vgh接收高電平信號。

在本實施例的一些可選的實現(xiàn)方式中，上述第一與非門q1、第二與非門q2、第三與非門q3、第四與非門q4以及第五與非門q5可以具有相同的結(jié)構(gòu)，即可以均為cmos與非門。

下面將以第一與非門q1為例，來介紹各與非門的具體構(gòu)造。如圖5所示，移位寄存單元還包括第一電平信號輸入端vgl以及第二電平信號輸入端vgh。第一與非門q1還包括第四晶體管m4、第五晶體管m5、第六晶體管m6以及第七晶體管m7。其中，所述第四晶體管m4的第一極連接至第二電平信號輸入端vgh，第四晶體管m4的第二極連接至第一與非門q1的輸出端out2，第四晶體管m4的柵極連接至第一與非門q1的第一輸入端in5。第四晶體管m4第五晶體管m5的第一極連接至第四晶體管m4的第二極，第五晶體管m5的第二極連接至第六晶體管m6的第二極，第五晶體管m5的柵極連接至第一與非門q1的第一輸入端in5。第六晶體管m6的第一極連接至第一電平信號輸入端vgl，第六晶體管m6的柵極連接至第一與非門q1的第二輸入端in6。第七晶體管m7的第一極連接至第二電平信號輸入端vgh，第七晶體管m7的第二極連接至第一與非門q1的輸出端out2，第七晶體管m7的柵極連接至第一與非門q1的第二輸入端in6。第四晶體管m4與第六晶體管m6具有相同類型的導電溝道，第五晶體管m5與第七晶體管m7具有相同類型的導電溝道，第四晶體管m4與第五晶體管m5具有不同類型的導電溝道。

作為示例，第四晶體管m4與第七晶體管m7可以為pmos晶體管，第五晶體管m5與第六晶體管m6可以為nmos晶體管。第一電平信號輸入端vgl接收低電平信號，第二電平信號輸入端vgh接收高電平信號。第一與非門q1的第一輸入端in5接收高電平信號、第一與非門q1的第二輸入端in6接收高電平信號時，第五晶體管m5與第六晶體管m6導通，此時第一電平信號輸入端vgl接收到的低電平信號經(jīng)過第五晶體管m5以及第六晶體管m6傳輸至第一與非門q1的輸出端out2。第一與非門q1的第一輸入端in5接收高電平信號、第一與非門q1的第二輸入端in5接收低電平信號時，第五晶體管m5與第七晶體管m7導通，此時第二電平信號輸入端vgh接收到高電平信號經(jīng)過第七晶體管m7提供至第一與非門q1的輸出端out2。第一與非門q1的第一輸入端in5接收低電平信號、第一與非門q1的第二輸入端in6接收高電平信號時，第四晶體管m4與第六晶體管m6導通，此時第二電平信號輸入端vgh接收到高電平信號經(jīng)過第四晶體管m4提供至第一與非門q1的輸出端out2。第一與非門q1的第一輸入端in5接收低電平信號、第一與非門q1的第二輸入端in6接收低電平信號時，第四晶體管m4與第七晶體管m7導通，此時第二電平信號輸入端vgh接收到高電平信號經(jīng)過第四晶體管m4以及第七晶體管m7提供至第一與非門q1的輸出端out2。

請繼續(xù)參考圖6，其示出了本申請?zhí)峁┑囊莆患拇鎲卧挠忠粋€實施例的結(jié)構(gòu)示意圖。

如圖6所示，移位寄存單元600包括第一反相器r1、第一與非門q1、第二與非門q2、第三與非門q3、第四與非門q4、第五與非門q5、第一信號輸入端in1、第二信號輸入端in2、第三信號輸入端in3、第一輸出端gout、第二輸出端emit、移位信號輸出端next、第二反相器組r2以及第三反相器組r3、第一電平信號輸入端vgl、第二電平信號輸入端vgh。其具體的連接方式請參考圖2，在此不再贅述。

與上述各實施例不同的是，本實施例中，移位寄存單元600還包括復位信號輸入端reset以及復位模塊61，其中復位模塊61包括第一晶體管m1。

第一晶體管m1的柵極連接至復位信號輸入端reset，第一晶體管m1的第一極連接至第一電平信號輸入端vgl，第一晶體管m1的第二極連接至第二與非門q2的輸出端。本實施例中，第一晶體管m1的第一極為漏極，第二極為源極。或者，第一極為源極，第二極為漏極。

優(yōu)選地，第一晶體管m1為pmos晶體管，第一晶體管m1的第一極為漏極，第二極為源極，上述第一電平信號輸入端vgl用于接收低電平信號。

本實施例中，通過在移位寄存單元600中設(shè)置復位信號輸入端rest以及復位模塊61，使得各移位寄存單元組成的移位寄存電路工作啟動前進行復位動作，從而防止移位寄存電路在開啟時抖動，提高移位寄存電路的穩(wěn)定性。

請繼續(xù)參考圖7，其示出了本申請?zhí)峁┑囊粋€移位寄存電路的結(jié)構(gòu)示意圖。

如圖7所示的移位寄存電路700包括n個移位寄存單元71，其中n為大于2的正整數(shù)。其中，該移位寄存單元71可以為上述任意一實施例所描述的移位寄存單元。

本實施例中，第2級至第n級移位寄存單元的移位信號輸入端分別連接至上一級移位寄存單元移位信號輸出端next，即節(jié)點k，也即第五與非門q5的輸出端。

請繼續(xù)參考圖8，其示出了本申請?zhí)峁┑囊粋€顯示面板的結(jié)構(gòu)示意圖。

如圖8所示，顯示面板800包括多條掃描信號線81、多條發(fā)光控制信號線82以及移位寄存電路83。其中，該移位寄存電路83可以為圖7所示的移位寄存電路。移位寄存電路83包括n個移位寄存單元831、832、833、834、…83n，其中n為正整數(shù)。各移位寄存單元831、832、833、834、…83n的第一輸出端gout與掃描信號線81一一對應(yīng)連接，各移位寄存單元831、832、833、834、…83n的第二輸出端emit與發(fā)光控制信號線82一一對應(yīng)連接。

顯示面板800還包括呈陣列排布的像素單元84，每一行像素單元84與其中一條掃描信號線81以及其中一條發(fā)光控制信號線82電連接。

本實施例中，顯示面板800還包括第一時鐘信號線85、第二時鐘信號線86、起始信號線87、第一電平信號線88以及第二電平信號線89。

本實施例中，上述移位寄存電路83還包括第一移位寄存單元831、833…以及第二移位寄存單元832、834…，其中，第一移位寄存單元831、833…為移位寄存電路83中第奇數(shù)級移位寄存單元，第二移位寄存單元832、834…為移位寄存電路中第偶數(shù)級移位寄存單元。

上述第一移位寄存單元831、833…的第二信號輸入端in2均連接至第一時鐘信號線85，第一移位寄存單元831、833…的第三信號輸入端in3均連接至第二時鐘信號線86，第一移位寄存單元831、833…的第一電平信號輸入端vgl均連接至第一電平信號線88，第一移位寄存單元831、833…的第二電平信號輸入端vgh均連接至第二電平信號線89。

上述第二移位寄存單元832、834…的第二信號輸入端in2均連接至第二時鐘信號線86，第二移位寄存單元832、834…的第三信號輸入端in3均連接至第一時鐘信號線85，第二移位寄存單元832、834…的第一電平信號輸入端vgl均連接至第一電平信號線88，第二移位寄存單元832、834…的第二電平信號輸入端vgh均連接至第二電平信號線89。

本實施例中，移位寄存電路83中第一級移位寄存單元831的第一信號輸入端in1連接至起始信號線87，第2級至第n級移位寄存單元831的第一信號輸入端in1均連接至上一級移位寄存單元831的輸出端next。

值得注意的是，如圖8所示的顯示面板中第n級移位寄存單元83n為上述第一移位寄存單元，第n級移位寄存單元831也可以為上述第二移位寄存單元，在此不做限定。

請繼續(xù)參考圖9，其示出了用于驅(qū)動如圖8所示的移位寄存電路的時序圖。下面，將結(jié)合圖1、圖8和圖9，并以顯示面板上每個驅(qū)動像素電路中的薄膜晶體管為pmos晶體管為例，對如圖8所示的驅(qū)動電路的工作原理進行進一步的闡述。

如圖9所示的時序，ck表示第奇數(shù)個移位寄存單元的第二輸入端in2接收到的信號，第偶數(shù)個移位寄存單元的第三輸入端in3接收到的信號，ckb表示第奇數(shù)個移位寄存單元的第三輸入端in3接收到的信號，第偶數(shù)個移位寄存單元的第二輸入端in2接收到的信號，stv表示移位寄存電路的第一級移位寄存單元831接收到的信號，e1表示第一級移位寄存單的第二輸出端emit的信號，e2表示第二級移位寄存單元832的第二輸出端emit的信號，en表示第n級移位寄存單元的第二輸出端emit的信號。m1表示第一級移位寄存單元831的m節(jié)點的信號，m2表示第二級移位寄存單元832的m節(jié)點的信號，mn表示第n級移位寄存單元的m節(jié)點的信號。k1表示第一級移位寄存單元831的移位信號輸出端next的信號，該信號提供至第二級移位寄存單元832的第一信號輸入端in1，也即第二移位寄存單元的啟動信號。k2表示第二級移位寄存單元832的移位信號輸出端next的信號，kn表示第n級移位寄存單元的移位信號輸出端next的信號。g1表示第一級移位寄存單元831的第一輸出端gout的信號，g2表示第二級移位寄存單元832的第一輸出端gout的信號，gn表示第n級移位寄存單元的第一輸出端gout的信號。

在第一時間段t1，向第一級移位寄存單元831的第二信號輸入端in2提供高電平信號，向第一級移位寄存單元831的第三信號輸入端in3提供低電平信號，向第一級移位寄存單元831的第一信號輸入端in1提供低電平信號。第一級移位寄存單元831的第一信號輸入端的信號經(jīng)過反相器r1反相后提供至第一與非門q1的第一輸入端，第一與非門q1在反相器反相后提供的信號以及第二輸入端in2提供的信號的作用下，向第一與非門q1的輸出端傳輸?shù)碗娖叫盘?。第二與非門q2在第一與非門q1提供的低電平信號以及k節(jié)點提供的低電平信號的作用下，向第三與非門q3的第二輸入端提供高電平信號。第三與非門q3在第二與非門q2提供的高電平信號以及第三輸入端in3提供的低電平信號的作用下，向第一級移位寄存單元831的第一輸出端gout提供高電平信號。此時，與第一級移位寄存單元831電連接的薄膜晶體管截止。第四與非門q4在第一信號輸入端in1提供的低電平信號以及第二輸入端in2提供的高電平信號的作用下，向第五與非門q5的第二輸入端提供高電平信號，第五與非門q5在第四與非門q4提供的高電平信號以及節(jié)點m提供的高電平信號的作用下，向第二反相器組提供低電平信號，該低電平信號經(jīng)第二反相器組反相后提供至第二輸出端emit。

此時，向第二級移位寄存單元832的第二信號輸入端in2提供低電平信號，向第二級移位寄存單元832的第三信號輸入端in3提供高電平信號，第二級移寄存單元的第一信號輸入端in1接收到第一級移位寄存單元831的移位信號輸出端next也即k節(jié)點的低電平信號。由于此時第二級移位寄存單元832的第三反相器q3的輸出端，也即第三節(jié)點m3為低電平信號，第二級移位寄存單元832的第一輸出端gout輸出高電平信號。此時，與第二級移位寄存單元832電連接的薄膜晶體管截止。第二級移位寄存單元832的第四與非門q4在第一信號輸入端in1接收到的低電平信號以及第二信號輸入單in2接收到的低電平信號的作用下，將高電平信號提供至第五與非門q5的第二輸入端，第五與非門q5在第二信號輸入端接收到的高電平信號以及第一輸入端接收到的m節(jié)點的低電平信號的作用下，向第二反相器組的輸入端提供高電平信號，該高電平信號經(jīng)第二反相器組反相后轉(zhuǎn)換為低電平信號提供至第二級移位寄存單元832的第二輸出端emit。

在第二時間段t2，向第一級移位寄存單元831的第二信號輸入端in2提供低電平信號，向第一級移位寄存單元831的第三信號輸入端in3提供高電平信號，向第一級移位寄存單元831的第一信號輸入端in1提供高電平信號。第一級移位寄存單元831的第一信號輸入端的信號經(jīng)過反相器r1反相后提供至第一與非門q1的第一輸入端，第一與非門q1在反相器反相后提供的低電平信號以及第二輸入端in2提供的低電平信號的作用下，向第一與非門q1的輸出端傳輸高電平信號。第二與非門q2在第一與非門q1提供的高電平信號以及k節(jié)點提供的低電平信號的作用下，向第三與非門q3的第二輸入端提供高電平信號。第三與非門q3在第二與非門q2提供的高電平信號以及第三輸入端in3提供的高電平信號的作用下，向第一級移位寄存單元831的第一輸出端gout提供低電平信號，此時與第一級移位寄存單元831電連接的薄膜晶體管導通。第四與非門q4在第一信號輸入端in1提供的高電平信號以及第二輸入端in2提供的低電平信號的作用下，向第五與非門q5的第二輸入端提供高電平信號，第五與非門q5在第四與非門q4提供的高電平信號以及節(jié)點m提供的高電平信號的作用下，向第二反相器組提供低電平信號，該低電平信號經(jīng)第二反相器組反相后提供至第二輸出端emit。

向第二級移位寄存單元832的第二信號輸入端in2提供高電平信號，向第二級移位寄存單元832的第三信號輸入端in3提供低電平信號，此時第二級移位寄存單元832的第一信號輸入端in1接收到第一級移位寄存單元831的移位信號輸出端next傳輸?shù)牡碗娖叫盘?。第二級移位寄存單?32的第一信號輸入端in1的低電平信號經(jīng)過反相器r1反相后提供至第一與非門q1的第一輸入端，第一與非門q1在反相器反相后提供的高電平信號以及第二輸入端in2提供的高電平信號的作用下，向第一與非門q1的輸出端傳輸?shù)碗娖叫盘?。第二與非門q2在第一與非門q1提供的低電平信號以及k節(jié)點提供的低電平信號的作用下，向第三與非門q3的第二輸入端提供高電平信號。第三與非門q3在第二與非門q2提供的高電平信號以及第三輸入端in3提供的低電平信號的作用下，向第二級移位寄存單元832的第一輸出端gout提供高電平信號，此時與第二級移位寄存單元832電連接的薄膜晶體管截止。第四與非門q4在第一信號輸入端in1提供的高電平信號以及第二輸入端in2提供的低電平信號的作用下，向第五與非門q5的第二輸入端提供高電平信號，第五與非門q5在第四與非門q4提供的高電平信號以及節(jié)點m提供的高電平信號的作用下，向第二反相器組提供低電平信號，該低電平信號經(jīng)第二反相器組反相后提供至第二輸出端emit。

在第三階t3，向第一級移位寄存單元831的第二信號輸入端in2提供高電平信號，向第一級移位寄存單元831的第三信號輸入端in3提供低電平信號，向第一級移位寄存單元831的第一信號輸入端in1提供高電平信號。在此階段，第一級移位寄存單元831向第一信號輸入端gout提供高電平信號，此時，與第一級移位寄存單元831電連接的薄膜晶體管截止。第一級移位寄存單元831的第二信號輸入端emit提供低電平信號。其具體工作方式參考第一階段t1或第二階段t2，在此不再描述。

在該階段，向第二級移位寄存單元832的第二信號輸入端in2提供低電平信號，向第二級移位寄存單元832的第三信號輸入端in3提供高電平信號，第二級移位寄存單元832的第一信號輸入端in1接收第一級移位寄存單元831的移位信號輸出端next提供的高電平信號。第二級移位寄存單元832的第一信號輸入端in1的高電平信號經(jīng)過反相器r1反相后提供至第一與非門q1的第一輸入端，第一與非門q1在反相器反相后提供的低電平信號以及第二輸入端in2提供的低電平信號的作用下，向第一與非門q1的輸出端傳輸高電平信號。第二與非門q2在第一與非門q1提供的高電平信號以及k節(jié)點提供的低電平信號的作用下，向第三與非門q3的第二輸入端提供高電平信號。第三與非門q3在第二與非門q2提供的高電平信號以及第三輸入端in3提供的高電平信號的作用下，向第二級移位寄存單元832的第一輸出端gout提供低電平信號，此時與第二級移位寄存單元832電連接的薄膜晶體管導通。第四與非門q4在第一信號輸入端in1提供的高電平信號以及第二輸入端in2提供的低電平信號的作用下，向第五與非門q5的第二輸入端提供高電平信號，第五與非門q5在第四與非門q4提供的高電平信號以及節(jié)點m提供的高電平信號的作用下，向第二反相器組提供低電平信號，該低電平信號經(jīng)第二反相器組反相后轉(zhuǎn)換為高電平信號提供至第二輸出端emit。

在第四階段t4，向第一級移位寄存單元831的第二信號輸入端in2提供第電平信號，向第一級移位寄存單元831的第三信號輸入端in3提供高電平信號，向第一級移位寄存單元831的第一信號輸入端in1提供高電平信號，向第二級移位寄存單元832的第二信號輸入端in2提供低電平信號，向第二級移位寄存單元832的第三信號輸入端in3提供高電平信號。此時，第一級移位寄存單元831與第二級移位寄存單元832的第一輸出端gout均輸出高電平信號，第一級移位寄存單元831與第二級移位寄存單元832的第二輸出端emit均輸出低電平信號，與第一級移位寄存單元831電連接的薄膜晶體管以及與第二級移位寄存單元832電連接的薄膜晶體管均截止。

第3級至第n級移位寄存單元中第奇數(shù)個移位寄存單元833…的的工作原理與第1級移位寄存單元831的工作原理相同，第3級至第n級移位寄存單元中第偶數(shù)個移位寄存單元834…的的工作原理與第2級移位寄存單元832的工作原理相同，具體工作方式見第一級移位寄存單元831、第二級移位寄存單元832的工作方式，在此不再贅述。

本實施例中，在同一個時間段內(nèi)，上述低電平信號持續(xù)的時間覆蓋高電平信號持續(xù)的時間。

在這里值得注意的時，如圖9所示的工作時序中，每一個移位寄存單元的輸出端emit為高電平信號時，與該輸出端電連接的像素驅(qū)動電路使能。

請繼續(xù)參考圖10，其示出了本申請?zhí)峁┑膽?yīng)用于如圖8所示的顯示面板的驅(qū)動方法的流程圖1000。

在本實施例中，設(shè)置于顯示面板上的移位寄存電路工作在多個時鐘周期，其中：

步驟s11，在第奇數(shù)個時鐘周期，向第一時鐘信號線提供第一電平信號，向第二時鐘信號線提供第二電平信號。

步驟s12，在第偶數(shù)個時鐘周期，向第一時鐘信號線提供第二電平信號，向第二時鐘信號線提供第一電平信號。

步驟s13，在第一個時鐘周期，向起始信號線提供第一電平信號；在其它時鐘周期，向起始信號線提供第二電平信號。

在這里，第一電平信號可以為高電平信號，第二電平信號可以為低電平信號。第一電平信號也可以為低電平信號，第二電平信號也可以為高電平信號，在此不做限定。

本實施例所示的驅(qū)動顯示面板中移位寄存電路的驅(qū)動方法的具體實現(xiàn)方式請參考圖9所示的時序，在此不再贅述。

在本實施例的一些可選的實現(xiàn)方式中，在同一個時鐘周期內(nèi)，第二電平信號持續(xù)的時間覆蓋第一電平信號持續(xù)的時間。

請繼續(xù)參考圖11，其示出了本實施例提供的一種顯示裝置1100。本實施方式涉及的顯示裝置能用于例如智能電話、平板終端、便攜電話終端、筆記本類型的個人計算機、游戲設(shè)備等各種裝置。具體的，控顯示裝置包括前述實施例中提到的顯示面板。

以上描述僅為本申請的較佳實施例以及對所運用技術(shù)原理的說明。本領(lǐng)域技術(shù)人員應(yīng)當理解，本申請中所涉及的發(fā)明范圍，并不限于上述技術(shù)特征的特定組合而成的技術(shù)方案，同時也應(yīng)涵蓋在不脫離發(fā)明構(gòu)思的情況下，由上述技術(shù)特征或其等同特征進行任意組合而形成的其它技術(shù)方案。例如上述特征與本申請中公開的(但不限于)具有類似功能的技術(shù)特征進行互相替換而形成的技術(shù)方案。