本公開涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元、移位寄存器電路及其驅(qū)動方法、顯示面板。

背景技術(shù)：

隨著光學(xué)技術(shù)和半導(dǎo)體技術(shù)的發(fā)展，以液晶顯示器(liquidcrystaldisplay，lcd)和有機(jī)發(fā)光二極管顯示器(organiclightemittingdiode，oled)為代表的平板顯示器具有輕薄、能耗低、反應(yīng)速度快、色純度佳、以及對比度高等特點(diǎn)，在顯示領(lǐng)域占據(jù)了主導(dǎo)地位。近些年來顯示裝置呈現(xiàn)出了高集成度以及低成本的發(fā)展趨勢。以陣列基板行驅(qū)動(gatedriveronarray，goa)技術(shù)為代表，利用goa技術(shù)將柵極驅(qū)動電路集成于陣列基板的周邊區(qū)域，從而在實(shí)現(xiàn)窄邊框設(shè)計(jì)的同時(shí)，可有效降低顯示裝置的制造成本。

圖1為現(xiàn)有技術(shù)中常用的一種goa電路原理圖。其中，第八晶體管m8和第九晶體管m9構(gòu)成降噪處理單元，用于在下拉節(jié)點(diǎn)pd的控制下進(jìn)行降噪處理，且下拉節(jié)點(diǎn)pd的電位越高，降噪處理的效果越好。而下拉節(jié)點(diǎn)pd的電位由上拉節(jié)點(diǎn)pu控制，具體而言，在上拉節(jié)點(diǎn)pu為高電位時(shí)，第四晶體管m4和第五晶體管m5充分導(dǎo)通，則下拉控制節(jié)點(diǎn)pd-cn和下拉節(jié)點(diǎn)pd受到第一電源電壓vss的影響下拉為低電位，且第七晶體管m7在下拉控制節(jié)點(diǎn)pd-cn的控制下關(guān)閉，故下拉節(jié)點(diǎn)pd保持低電位。為了達(dá)到更好的降噪效果，需要在降噪時(shí)提高下拉節(jié)點(diǎn)pd的電位，具體可通過提高第二電源電壓vdd的電位來實(shí)現(xiàn)。但是，第二電源電壓vdd過高的電位會使第六晶體管m6充分導(dǎo)通，以使下拉控制節(jié)點(diǎn)pd-cn的電位隨之上升，從而第七晶體管m7導(dǎo)通，最終導(dǎo)致下拉節(jié)點(diǎn)pd的電位升高。參考圖2所示，在上拉節(jié)點(diǎn)pu置高時(shí)，下拉節(jié)點(diǎn)pd本應(yīng)保持低電位，但在第二電源電壓vdd的過高電位作用下使得下拉節(jié)點(diǎn)pd的電位異常升高，從而導(dǎo)致goa電路的輸出波形異常，無法正常復(fù)位且噪音較大。

需要說明的是，在上述背景技術(shù)部分公開的信息僅用于加強(qiáng)對本公開的背景的理解，因此可以包括不構(gòu)成對本領(lǐng)域普通技術(shù)人員已知的現(xiàn)有技術(shù)的信息。

技術(shù)實(shí)現(xiàn)要素：

本公開的目的在于提供一種移位寄存器單元、移位寄存器電路及其驅(qū)動方法、顯示面板，進(jìn)而至少在一定程度上克服由于相關(guān)技術(shù)的限制和缺陷而導(dǎo)致的一個(gè)或者多個(gè)問題。

本公開的其他特性和優(yōu)點(diǎn)將通過下面的詳細(xì)描述變得顯然，或部分地通過本公開的實(shí)踐而習(xí)得。

根據(jù)本公開的一個(gè)方面，提供一種移位寄存器單元，包括：

輸入模塊，連接信號輸入端和上拉節(jié)點(diǎn)，用于在所述信號輸入端的控制下將輸入信號傳輸至所述上拉節(jié)點(diǎn)；

復(fù)位模塊，連接復(fù)位信號端、第一電源信號端和所述上拉節(jié)點(diǎn)，用于在所述復(fù)位信號端的控制下將第一電源信號傳輸至所述上拉節(jié)點(diǎn)；

輸出模塊，連接所述上拉節(jié)點(diǎn)、時(shí)鐘信號端和信號輸出端，用于在所述上拉節(jié)點(diǎn)的控制下將時(shí)鐘信號傳輸至所述信號輸出端；

第一下拉控制模塊，連接所述上拉節(jié)點(diǎn)、所述第一電源信號端、第一下拉控制節(jié)點(diǎn)、第二下拉控制節(jié)點(diǎn)、以及下拉節(jié)點(diǎn)，用于在所述上拉節(jié)點(diǎn)的控制下將所述第一電源信號分別傳輸至所述第一下拉控制節(jié)點(diǎn)、所述第二下拉控制節(jié)點(diǎn)、以及所述下拉節(jié)點(diǎn)；

第二下拉控制模塊，連接第二電源信號端、所述第一下拉控制節(jié)點(diǎn)、所述第二下拉控制節(jié)點(diǎn)、以及所述下拉節(jié)點(diǎn)，用于在所述第二電源信號端的控制下將第二電源信號傳輸至所述第一下拉控制節(jié)點(diǎn)，在所述第一下拉控制節(jié)點(diǎn)的控制下將所述第二電源信號傳輸至所述第二下拉控制節(jié)點(diǎn)，以及在所述第二下拉控制節(jié)點(diǎn)的控制下將所述第二電源信號傳輸至所述下拉節(jié)點(diǎn)；

下拉模塊，連接所述下拉節(jié)點(diǎn)、所述第一電源信號端、所述上拉節(jié)點(diǎn)和所述信號輸出端，用于在所述下拉節(jié)點(diǎn)的控制下將所述第一電源信號分別傳輸至所述上拉節(jié)點(diǎn)和所述信號輸出端。

本公開的一種示例性實(shí)施例中，所述輸入模塊包括：

第一開關(guān)元件，控制端和第一端連接所述信號輸入端、第二端連接所述上拉節(jié)點(diǎn)。

本公開的一種示例性實(shí)施例中，所述復(fù)位模塊包括：

第二開關(guān)元件，控制端連接所述復(fù)位信號端、第一端連接所述第一電源信號端，第二端連接所述上拉節(jié)點(diǎn)。

本公開的一種示例性實(shí)施例中，所述輸出模塊包括：

第三開關(guān)元件，控制端連接所述上拉節(jié)點(diǎn)、第一端連接所述時(shí)鐘信號端，第二端連接所述信號輸出端；

存儲電容，連接在所述上拉節(jié)點(diǎn)和所述信號輸出端之間。

本公開的一種示例性實(shí)施例中，所述第一下拉控制模塊包括：

第四開關(guān)元件，控制端連接所述上拉節(jié)點(diǎn)、第一端連接所述第一電源信號端、第二端連接所述第一下拉控制節(jié)點(diǎn)；

第五開關(guān)元件，控制端連接所述上拉節(jié)點(diǎn)、第一端連接所述第一電源信號端、第二端連接所述第二下拉控制節(jié)點(diǎn)；

第六開關(guān)元件，控制端連接所述上拉節(jié)點(diǎn)、第一端連接所述第一電源信號端、第二端連接所述下拉節(jié)點(diǎn)。

本公開的一種示例性實(shí)施例中，所述第二下拉控制模塊包括：

所述第二下拉控制模塊包括：

第七開關(guān)元件，控制端和第一端連接所述第二電源信號端、第二端連接所述第一下拉控制節(jié)點(diǎn)；

第八開關(guān)元件，控制端連接所述第一下拉控制節(jié)點(diǎn)、第一端連接所述第二電源信號端，第二端連接所述第二下拉控制節(jié)點(diǎn)；

第九開關(guān)元件，控制端連接所述第二下拉控制節(jié)點(diǎn)、第一端連接所述第二電源信號端、第二端連接所述下拉節(jié)點(diǎn)。

本公開的一種示例性實(shí)施例中，所述下拉模塊包括：

第十開關(guān)元件，控制端連接所述下拉節(jié)點(diǎn)、第一端連接所述第一電源信號端、第二端連接所述上拉節(jié)點(diǎn)；

第十一開關(guān)元件，控制端連接所述下拉節(jié)點(diǎn)、第一端連接所述第一電源信號端、第二端連接所述信號輸出端。

本公開的一種示例性實(shí)施例中，所有所述開關(guān)元件均為n型晶體管或者均為p型晶體管。

根據(jù)本公開的一個(gè)方面，提供一種移位寄存器電路，包括多個(gè)級聯(lián)的上述的移位寄存器單元；

第m-1級移位寄存器單元的信號輸出端連接第m級移位寄存器單元的信號輸入端；

第m+1級移位寄存器單元的信號輸出端連接第m級移位寄存器單元的復(fù)位信號端。

根據(jù)本公開的一個(gè)方面，提供一種顯示面板，包括顯示區(qū)域和周邊區(qū)域；所述周邊區(qū)域設(shè)置有上述的移位寄存器電路。

本公開的一種示例性實(shí)施例中，所述顯示面板還包括：

橫縱交錯(cuò)的多條柵線和多條數(shù)據(jù)線；以及，由相鄰所述柵線和相鄰所述數(shù)據(jù)線限定的多個(gè)像素單元：

其中，所述柵線用于傳輸所述移位寄存器電路提供的掃描信號，所述數(shù)據(jù)線用于傳輸源極驅(qū)動器提供的數(shù)據(jù)信號。

根據(jù)本公開的一個(gè)方面，提供一種移位寄存器電路的驅(qū)動方法，用于驅(qū)動上述的移位寄存器電路；所述驅(qū)動方法包括：

在充電階段，通過輸入信號控制輸入模塊導(dǎo)通，以將所述輸入信號傳輸至上拉節(jié)點(diǎn)，并通過所述上拉節(jié)點(diǎn)控制第一下拉控制模塊導(dǎo)通，以將第一電源信號分別傳輸至第一下拉控制節(jié)點(diǎn)、第二下拉控制節(jié)點(diǎn)、以及下拉節(jié)點(diǎn)；

在輸出階段，通過所述上拉節(jié)點(diǎn)控制所述第一下拉控制模塊和輸出模塊導(dǎo)通，以將所述第一電源信號分別傳輸至所述第一下拉控制節(jié)點(diǎn)、所述第二下拉控制節(jié)點(diǎn)、以及所述下拉節(jié)點(diǎn)，并將時(shí)鐘信號傳輸至信號輸出端；

在放電階段，通過所述上拉節(jié)點(diǎn)控制所述第一下拉控制模塊導(dǎo)通，以保持所述第一下拉控制節(jié)點(diǎn)、所述第二下拉控制節(jié)點(diǎn)、以及所述下拉節(jié)點(diǎn)的電壓；

在復(fù)位階段，通過復(fù)位信號控制復(fù)位模塊導(dǎo)通，以將所述第一電源信號傳輸至所述上拉節(jié)點(diǎn)，通過第二電源信號控制第二下拉控制模塊導(dǎo)通，以將所述第二電源信號分別傳輸至所述第一下拉控制節(jié)點(diǎn)、所述第二下拉控制節(jié)點(diǎn)、以及所述下拉節(jié)點(diǎn)，并通過所述下拉節(jié)點(diǎn)控制下拉模塊導(dǎo)通，以將所述第一電源信號分別傳輸至所述上拉節(jié)點(diǎn)以及所述信號輸出端。

本公開示例性實(shí)施方式所提供的移位寄存器單元、移位寄存器電路及其驅(qū)動方法、顯示面板，在傳統(tǒng)移位寄存器單元的基礎(chǔ)上增加了一下拉控制節(jié)點(diǎn)，并通過第一下拉控制模塊和第二下拉控制模塊的共同作用實(shí)現(xiàn)對第一下拉控制節(jié)點(diǎn)、第二下拉控制節(jié)點(diǎn)、以及下拉節(jié)點(diǎn)的電位的控制。這樣一來，在上拉節(jié)點(diǎn)處于低電位時(shí)，可以關(guān)閉第一下拉控制模塊的功能，通過第二下拉控制模塊充分拉高第一下拉控制節(jié)點(diǎn)、第二下拉控制節(jié)點(diǎn)、以及下拉節(jié)點(diǎn)的電位，以使上拉節(jié)點(diǎn)置低時(shí)下拉節(jié)點(diǎn)的電位足夠高，從而改善降噪效果；而在上拉節(jié)點(diǎn)處于高電位時(shí)，可以通過第一下拉控制模塊拉低第一下拉控制節(jié)點(diǎn)、第二下拉控制節(jié)點(diǎn)、以及下拉節(jié)點(diǎn)的電位，同時(shí)由于第二下拉控制模塊是逐級實(shí)現(xiàn)對第一下拉控制節(jié)點(diǎn)、第二下拉控制節(jié)點(diǎn)、以及下拉節(jié)點(diǎn)的電位的控制，因此位于最后端的下拉節(jié)點(diǎn)受到第二電源信號的影響最弱，故可以保持下拉節(jié)點(diǎn)的低電位不被拉高，即在上拉節(jié)點(diǎn)置高時(shí)保持下拉節(jié)點(diǎn)的電位足夠低，從而防止移位寄存器單元的輸出異常?；诖?，本公開提供的移位寄存器單元可在上拉節(jié)點(diǎn)置低時(shí)保證下拉節(jié)點(diǎn)的電位足夠高，上拉節(jié)點(diǎn)置高時(shí)保證下拉節(jié)點(diǎn)的電位足夠低，從而保證信號的正常輸出并改善降噪能力。

應(yīng)當(dāng)理解的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性和解釋性的，并不能限制本公開。

附圖說明

此處的附圖被并入說明書中并構(gòu)成本說明書的一部分，示出了符合本公開的實(shí)施例，并與說明書一起用于解釋本公開的原理。顯而易見地，下面描述中的附圖僅僅是本公開的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1示意性示出現(xiàn)有技術(shù)中的goa電路原理圖；

圖2示意性示出圖1中的goa電路的模擬波形圖；

圖3示意性示出本公開示例性實(shí)施例中移位寄存器單元的結(jié)構(gòu)示意圖；

圖4示意性示出本公開示例性實(shí)施例中移位寄存器電路的模擬波形圖；

圖5示意性示出本公開示例性實(shí)施例中移位寄存器電路的級聯(lián)結(jié)構(gòu)圖。

具體實(shí)施方式

現(xiàn)在將參考附圖更全面地描述示例實(shí)施方式。然而，示例實(shí)施方式能夠以多種形式實(shí)施，且不應(yīng)被理解為限于在此闡述的范例；相反，提供這些實(shí)施方式使得本公開將更加全面和完整，并將示例實(shí)施方式的構(gòu)思全面地傳達(dá)給本領(lǐng)域的技術(shù)人員。所描述的特征、結(jié)構(gòu)或特性可以以任何合適的方式結(jié)合在一個(gè)或更多實(shí)施方式中。

此外，附圖僅為本公開的示意性圖解，并非一定是按比例繪制。圖中相同的附圖標(biāo)記表示相同或類似的部分，因而將省略對它們的重復(fù)描述。附圖中所示的一些方框圖是功能實(shí)體，不一定必須與物理或邏輯上獨(dú)立的實(shí)體相對應(yīng)。可以采用軟件形式來實(shí)現(xiàn)這些功能實(shí)體，或在一個(gè)或多個(gè)硬件模塊或集成電路中實(shí)現(xiàn)這些功能實(shí)體，或在不同網(wǎng)絡(luò)和/或處理器裝置和/或微控制器裝置中實(shí)現(xiàn)這些功能實(shí)體。

本示例實(shí)施方式提出了一種移位寄存器單元，可改善移位寄存器電路的降噪能力。如圖3所示，所述移位寄存器單元可以包括：

輸入模塊10，連接信號輸入端input和上拉節(jié)點(diǎn)pu，用于在所述信號輸入端input的控制下將所述信號輸入端input的輸入信號傳輸至上拉節(jié)點(diǎn)pu；

復(fù)位模塊20，連接復(fù)位信號端reset、第一電源信號端vss和上拉節(jié)點(diǎn)pu，用于在所述復(fù)位信號端reset的控制下將所述第一電源信號端vss的第一電源信號傳輸至上拉節(jié)點(diǎn)pu；

輸出模塊30，連接上拉節(jié)點(diǎn)pu、時(shí)鐘信號端clk和信號輸出端output，用于在所述上拉節(jié)點(diǎn)pu的控制下將所述時(shí)鐘信號端clk的時(shí)鐘信號傳輸至信號輸出端output；

第一下拉控制模塊40，連接上拉節(jié)點(diǎn)pu、第一電源信號端vss、第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd，用于在所述上拉節(jié)點(diǎn)pu的控制下將所述第一電源信號端vss的第一電源信號分別傳輸至第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd；

第二下拉控制模塊50，連接第二電源信號端vdd、第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd，用于在所述第二電源信號端vdd的控制下將所述第二電源信號端vdd的第二電源信號分別傳輸至第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd；

下拉模塊60，連接下拉節(jié)點(diǎn)pd、第一電源信號端vss、上拉節(jié)點(diǎn)pu和信號輸出端output，用于在所述下拉節(jié)點(diǎn)pd的控制下將所述第一電源信號端vss的第一電源信號分別傳輸至上拉節(jié)點(diǎn)pu以及信號輸出端output。

其中，所述第一電源信號可以為低電平信號，所述第二電源信號可以為高電平信號。

需要說明的是：為了提高降噪處理時(shí)下拉節(jié)點(diǎn)pd的電位，第二電源信號相對于現(xiàn)有技術(shù)設(shè)置為一更高的電壓，例如通常的高電位設(shè)置在24v左右，而本實(shí)施例中的第二電源信號設(shè)置在33v左右。

本公開示例性實(shí)施方式所提供的移位寄存器單元，在傳統(tǒng)移位寄存器單元的基礎(chǔ)上增加了一下拉控制節(jié)點(diǎn)，并通過第一下拉控制模塊40和第二下拉控制模塊50的共同作用實(shí)現(xiàn)對第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd的電位的控制。這樣一來，在上拉節(jié)點(diǎn)pu處于低電位時(shí)，可以關(guān)閉第一下拉控制模塊40的功能，通過第二下拉控制模塊50充分拉高第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd的電位，以使上拉節(jié)點(diǎn)pu置低時(shí)下拉節(jié)點(diǎn)pd的電位足夠高，從而改善降噪效果；而在上拉節(jié)點(diǎn)pu處于高電位時(shí)，可以通過第一下拉控制模塊40拉低第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd的電位，同時(shí)由于第二下拉控制模塊50是逐級實(shí)現(xiàn)對第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd的電位的控制，因此位于最后端的下拉節(jié)點(diǎn)pd受到第二電源信號的影響最弱，故可以保持下拉節(jié)點(diǎn)pd的低電位不被拉高，即在上拉節(jié)點(diǎn)pu置高時(shí)保持下拉節(jié)點(diǎn)pd的電位足夠低，從而防止移位寄存器單元的輸出異常?；诖?，本公開提供的移位寄存器單元可在上拉節(jié)點(diǎn)pu置低時(shí)保證下拉節(jié)點(diǎn)pd的電位足夠高，上拉節(jié)點(diǎn)pu置高時(shí)保證下拉節(jié)點(diǎn)pd的電位足夠低，從而保證信號的正常輸出并改善降噪能力。

基于本示例實(shí)施方式提供的所述移位寄存器單元，其工作原理可以包括如下階段：

s1、在充電階段，通過信號輸入端input的輸入信號控制輸入模塊10導(dǎo)通，以將輸入信號傳輸至上拉節(jié)點(diǎn)pu，并通過上拉節(jié)點(diǎn)pu控制第一下拉控制模塊40導(dǎo)通，以將第一電源信號端vss的第一電源信號分別傳輸至第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd。

其中，本級移位寄存器單元的輸入信號可以是上一級移位寄存器單元的輸出信號，且當(dāng)本級移位寄存器單元為第一級移位寄存器單元時(shí)，可以以一初始信號stv作為其輸入信號。

本階段可對上拉節(jié)點(diǎn)pu進(jìn)行充電以使其逐漸上升至高電平，同時(shí)還可通過第一下拉控制模塊40拉低下拉節(jié)點(diǎn)pd的電位，防止其對上拉節(jié)點(diǎn)pu的電位產(chǎn)生影響。

s2、在輸出階段，通過上拉節(jié)點(diǎn)pu控制第一下拉控制模塊40和輸出模塊30導(dǎo)通，以將第一電源信號端vss的第一電源信號分別傳輸至第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd，并將時(shí)鐘信號端clk的時(shí)鐘信號傳輸至信號輸出端output。

其中，本級移位寄存器單元的輸出信號可作為像素的掃描信號提供至掃描線。

本階段上拉節(jié)點(diǎn)pu保持為高電平，且在實(shí)現(xiàn)信號輸出的同時(shí)，還通過第一下拉控制模塊40拉低下拉節(jié)點(diǎn)pd的電位，防止其對信號輸出端output的輸出信號產(chǎn)生影響。

s3、在放電階段，通過上拉節(jié)點(diǎn)pu控制第一下拉控制模塊40導(dǎo)通，以保持第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd的電壓。

本階段處于信號輸出結(jié)束后的放電階段，此時(shí)上拉節(jié)點(diǎn)pu處于半高電位，信號輸出端output與時(shí)鐘信號端clk的電位相同，且下拉節(jié)點(diǎn)pd的電位依然處于拉低狀態(tài)。

本實(shí)施例中，由于第二電源信號端vdd的第二電源信號的電位高于現(xiàn)有技術(shù)中高電平的電位，因此不可避免的會拉高第一下拉控制節(jié)點(diǎn)pd-cn-1的電位，從而導(dǎo)致第二下拉控制節(jié)點(diǎn)pd-cn-2的電位也會受到影響，進(jìn)而影響至下拉節(jié)點(diǎn)pd；但由于第二下拉控制節(jié)點(diǎn)pd-cn-2的電位所受的影響小于第一下拉控制節(jié)點(diǎn)pd-cn-1的電位所受的影響，且下拉節(jié)點(diǎn)pd的電位所受的影響也小于第二下拉控制節(jié)點(diǎn)pd-cn-2的電位所受的影響，因此通過這種逐級控制的關(guān)系，使得第二電源信號對于下拉節(jié)點(diǎn)pd的影響已經(jīng)相對很低，可以忽略不計(jì)，從而保證了在該放電階段下拉節(jié)點(diǎn)pd的電位不會異常上升。

s4、在復(fù)位階段，通過復(fù)位信號端reset的復(fù)位信號控制復(fù)位模塊20導(dǎo)通，以將第一電源信號端vss的第一電源信號傳輸至上拉節(jié)點(diǎn)pu，并通過第二電源信號端vdd的第二電源信號控制第二下拉控制模塊50導(dǎo)通，以將第二電源信號端vdd的第二電源信號分別傳輸至第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd，再通過下拉節(jié)點(diǎn)pd控制下拉模塊60導(dǎo)通，以將第一電源信號端vss的第一電源信號分別傳輸至上拉節(jié)點(diǎn)pu以及信號輸出端output。

其中，本級移位寄存器單元的復(fù)位信號可以是下一級移位寄存器單元的輸出信號。

本階段可拉低上拉節(jié)點(diǎn)pu的電位以及拉高下拉節(jié)點(diǎn)pd的電位，通過下拉模塊60持續(xù)的為上拉節(jié)點(diǎn)pu和信號輸出端output放電。由于下拉節(jié)點(diǎn)pd與第二電源信號端vdd的第二電源信號的電位相同，而第二電源信號的電位相對較高，因此本實(shí)施例的降噪效果得到了明顯的改善。

下面結(jié)合圖3對本示例實(shí)施方式中的移位寄存器單元進(jìn)行詳細(xì)的說明。

所述輸入模塊10可以包括：第一開關(guān)元件t1，其控制端和第一端連接所述信號輸入端input、第二端連接所述上拉節(jié)點(diǎn)pu。

所述復(fù)位模塊20可以包括：第二開關(guān)元件t2，其控制端連接所述復(fù)位信號端reset、第一端連接所述第一電源信號端vss，第二端連接所述上拉節(jié)點(diǎn)pu。

所述輸出模塊30可以包括：第三開關(guān)元件t3，其控制端連接所述上拉節(jié)點(diǎn)pu、第一端連接所述時(shí)鐘信號端clk，第二端連接所述信號輸出端output；以及存儲電容c，連接在所述上拉節(jié)點(diǎn)pu和所述信號輸出端output之間。

所述第一下拉控制模塊40可以包括：第四開關(guān)元件t4，其控制端連接所述上拉節(jié)點(diǎn)pu、第一端連接所述第一電源信號端vss、第二端連接所述第一下拉控制節(jié)點(diǎn)pd-cn-1；第五開關(guān)元件t5，其控制端連接所述上拉節(jié)點(diǎn)pu、第一端連接所述第一電源信號端vss、第二端連接所述第二下拉控制節(jié)點(diǎn)pd-cn-2；第六開關(guān)元件t6，其控制端連接所述上拉節(jié)點(diǎn)pu、第一端連接所述第一電源信號端vss、第二端連接所述下拉節(jié)點(diǎn)pd。

所述第二下拉控制模塊50可以包括：第七開關(guān)元件t7，其控制端和第一端連接所述第二電源信號端vdd、第二端連接所述第一下拉控制節(jié)點(diǎn)pd-cn-1；第八開關(guān)元件t8，其控制端連接所述第一下拉控制節(jié)點(diǎn)pd-cn-1、第一端連接所述第二電源信號端vdd，第二端連接所述第二下拉控制節(jié)點(diǎn)pd-cn-2；第九開關(guān)元件t9，其控制端連接所述第二下拉控制節(jié)點(diǎn)pd-cn-2、第一端連接所述第二電源信號端vdd、第二端連接所述下拉節(jié)點(diǎn)pd。

所述下拉模塊60可以包括：第十開關(guān)元件t10，其控制端連接所述下拉節(jié)點(diǎn)pd、第一端連接所述第一電源信號端vss、第二端連接所述上拉節(jié)點(diǎn)pu；第十一開關(guān)元件t11，其控制端連接所述下拉節(jié)點(diǎn)pd、第一端連接所述第一電源信號端vss、第二端連接所述信號輸出端output。

在本示例實(shí)施方式中，所有開關(guān)元件均可以采用mos(metaloxidesemiconductor，金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管)場效應(yīng)晶體管，其具體可以均采用p型mos管或者均采用n型mos管。需要說明的是：針對不同的晶體管類型，各個(gè)信號端的電平信號需要相應(yīng)的調(diào)整變化。

基于上述結(jié)構(gòu)，以所有開關(guān)元件均為nmos為例，結(jié)合圖4所示的波形圖對本實(shí)施例中的移位寄存器單元的工作原理進(jìn)行具體的說明。其中，第一電源信號端vss的第一電源信號為低電平信號，第二電源信號端vdd的第二電源信號為高電平信號。

所述移位寄存器電路的工作過程可以包括：

在t1階段，信號輸入端input的輸入信號為高電平，第一開關(guān)元件t1導(dǎo)通，將輸入信號傳輸至上拉節(jié)點(diǎn)pu并對存儲電容c充電，則上拉節(jié)點(diǎn)pu為高電平；在上拉節(jié)點(diǎn)pu的高電平作用下，第四開關(guān)元件t4、第五開關(guān)元件t5和第六開關(guān)元件t6導(dǎo)通，分別將第一電源信號端vss的第一電源信號傳輸至第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd，從而保證下拉節(jié)點(diǎn)pd為低電平。

在t2階段，在存儲電容c的作用下上拉節(jié)點(diǎn)pu保持高電平，第四開關(guān)元件t4、第五開關(guān)元件t5和第六開關(guān)元件t6導(dǎo)通，分別將第一電源信號端vss的第一電源信號傳輸至第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd，從而保證下拉節(jié)點(diǎn)pd為低電平；同時(shí)，時(shí)鐘信號端clk的時(shí)鐘信號為高電平，在上拉節(jié)點(diǎn)pu的高電平作用下，第三開關(guān)元件t3導(dǎo)通，將時(shí)鐘信號傳輸至信號輸出端output，從而輸出高電平信號。

在t3階段，時(shí)鐘信號端clk的時(shí)鐘信號為低電平，而上拉節(jié)點(diǎn)pu處于半高電位，此時(shí)第三開關(guān)元件t3仍導(dǎo)通，信號輸出端output的電位等于時(shí)鐘信號的低電平電位；在上拉節(jié)點(diǎn)pu的作用下，第四開關(guān)元件t4、第五開關(guān)元件t5和第六開關(guān)元件t6依然導(dǎo)通，第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、以及下拉節(jié)點(diǎn)pd的電位仍處于拉低狀態(tài)。

在t4階段，復(fù)位信號端reset的復(fù)位信號為高電平，第二開關(guān)元件t2導(dǎo)通，將第一電源信號端vss的第一電源信號傳輸至上拉節(jié)點(diǎn)pu，以拉低上拉節(jié)點(diǎn)pu的電位，則第四開關(guān)元件t4、第五開關(guān)元件t5和第六開關(guān)元件t6均關(guān)閉；此時(shí)在第二電源信號端vdd的第二電源信號的作用下，第七開關(guān)元件t7導(dǎo)通，將第二電源信號傳輸至第一下拉控制節(jié)點(diǎn)pd-cn-1，使得第一下拉控制節(jié)點(diǎn)pd-cn-1為高電位，則第八開關(guān)元件t8導(dǎo)通，將第二電源信號傳輸至第二下拉控制節(jié)點(diǎn)pd-cn-2，使得第二下拉控制節(jié)點(diǎn)pd-cn-2為高電位，則第九開關(guān)元件t9導(dǎo)通，將第二電源信號傳輸至下拉節(jié)點(diǎn)pd，使得下拉節(jié)點(diǎn)pd為高電位；此時(shí)在下拉節(jié)點(diǎn)pd的作用下，第十開關(guān)元件t10和第十一開關(guān)元件t11導(dǎo)通，并通過第一電源信號端vss的第一電源信號拉低上拉節(jié)點(diǎn)pu和信號輸出端output的電位。

本示例實(shí)施方式中，由于第二電源信號端vdd的第二電源信號的電位高于現(xiàn)有技術(shù)中的高電平電位，因此在降噪階段下拉節(jié)點(diǎn)pd的電位相對較高，從而可以改善降噪效果；在此基礎(chǔ)上，當(dāng)上拉節(jié)點(diǎn)pu處于高電位時(shí)，一方面可以導(dǎo)通第四開關(guān)元件t4、第五開關(guān)元件t5和第六開關(guān)元件t6以利用第一電源信號拉低第一下拉控制節(jié)點(diǎn)pd-cn-1、第二下拉控制節(jié)點(diǎn)pd-cn-2、和下拉節(jié)點(diǎn)pd的電位，另一方面由于第七開關(guān)元件t7、第八開關(guān)元件t8和第九開關(guān)元件t9的逐級連接關(guān)系可削弱第二電源信號對下拉節(jié)點(diǎn)pd的影響，因此可保持下拉節(jié)點(diǎn)pd的低電位，從而防止移位寄存器單元的輸出異常。

本示例實(shí)施方式還提出了一種移位寄存器電路，可用作柵極驅(qū)動電路。如圖5所示，所述移位寄存器電路可以包括多個(gè)級聯(lián)的上述移位寄存器單元；其中，第m-1級移位寄存器單元的信號輸出端output連接第m級移位寄存器單元的信號輸入端input；第m+1級移位寄存器單元的信號輸出端output連接第m級移位寄存器單元的復(fù)位信號端reset。

需要說明的是：所述移位寄存器電路中的各模塊單元的具體細(xì)節(jié)已經(jīng)在對應(yīng)的移位寄存器單元中進(jìn)行了詳細(xì)的描述，這里不再贅述。

本示例實(shí)施方式還提出了一種顯示面板，包括顯示區(qū)域和周邊區(qū)域。所述顯示面板的周邊區(qū)域可以設(shè)置上述的移位寄存器電路。所述顯示面板的顯示區(qū)域可以包括橫縱交錯(cuò)的多條柵線和多條數(shù)據(jù)線，以及由相鄰所述柵線和相鄰所述數(shù)據(jù)線限定的多個(gè)像素單元：其中，所述柵線用于傳輸所述移位寄存器電路提供的掃描信號，所述數(shù)據(jù)線用于傳輸源極驅(qū)動器提供的數(shù)據(jù)信號。

基于此，本實(shí)施方式利用goa技術(shù)將移位寄存器電路集成于顯示面板的周邊，從而實(shí)現(xiàn)窄邊框面板的設(shè)計(jì)，同時(shí)還可降低顯示面板的制造成本。

本示例實(shí)施方式中，所述顯示面板具體可以為lcd顯示面板、oled顯示面板、pled(polymerlight-emittingdiode，高分子發(fā)光二極管)顯示面板、pdp(plasmadisplaypanel，等離子顯示面板)等，這里對于顯示面板的適用不做具體的限制。

本示例實(shí)施方式還提供一種顯示裝置，包括上述的顯示面板。其中，所述顯示裝置例如可以包括手機(jī)、平板電腦、電視機(jī)、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。

應(yīng)當(dāng)注意，盡管在上文詳細(xì)描述中提及了用于動作執(zhí)行的設(shè)備的若干模塊或者單元，但是這種劃分并非強(qiáng)制性的。實(shí)際上，根據(jù)本公開的實(shí)施方式，上文描述的兩個(gè)或更多模塊或者單元的特征和功能可以在一個(gè)模塊或者單元中具體化。反之，上文描述的一個(gè)模塊或者單元的特征和功能可以進(jìn)一步劃分為由多個(gè)模塊或者單元來具體化。

此外，盡管在附圖中以特定順序描述了本公開中方法的各個(gè)步驟，但是，這并非要求或者暗示必須按照該特定順序來執(zhí)行這些步驟，或是必須執(zhí)行全部所示的步驟才能實(shí)現(xiàn)期望的結(jié)果。附加的或備選的，可以省略某些步驟，將多個(gè)步驟合并為一個(gè)步驟執(zhí)行，以及/或者將一個(gè)步驟分解為多個(gè)步驟執(zhí)行等。

通過以上的實(shí)施方式的描述，本領(lǐng)域的技術(shù)人員易于理解，這里描述的示例實(shí)施方式可以通過軟件實(shí)現(xiàn)，也可以通過軟件結(jié)合必要的硬件的方式來實(shí)現(xiàn)。因此，根據(jù)本公開實(shí)施方式的技術(shù)方案可以以軟件產(chǎn)品的形式體現(xiàn)出來，該軟件產(chǎn)品可以存儲在一個(gè)非易失性存儲介質(zhì)(可以是cd-rom，u盤，移動硬盤等)中或網(wǎng)絡(luò)上，包括若干指令以使得一臺計(jì)算設(shè)備(可以是個(gè)人計(jì)算機(jī)、服務(wù)器、移動終端、或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行根據(jù)本公開實(shí)施方式的方法。

本領(lǐng)域技術(shù)人員在考慮說明書及實(shí)踐這里公開的發(fā)明后，將容易想到本公開的其它實(shí)施方案。本申請旨在涵蓋本公開的任何變型、用途或者適應(yīng)性變化，這些變型、用途或者適應(yīng)性變化遵循本公開的一般性原理并包括本公開未公開的本技術(shù)領(lǐng)域中的公知常識或慣用技術(shù)手段。說明書和實(shí)施例僅被視為示例性的，本公開的真正范圍和精神由所附的權(quán)利要求指出。