1.一種柵極驅(qū)動電路，其特征在于，包括：多個級聯(lián)的驅(qū)動單元，每級所述驅(qū)動單元均包括預(yù)充電模塊、上拉模塊、復(fù)位模塊、下拉控制模塊和下拉模塊；
所述預(yù)充電模塊的輸出端與控制節(jié)點電連接，用于對所述控制節(jié)點預(yù)充電；
所述上拉模塊的控制端與所述控制節(jié)點電連接，所述上拉模塊的輸入端與所述驅(qū)動單元的第一時鐘信號輸入端電連接，所述上拉模塊的第一輸出端與所述驅(qū)動單元的第一輸出端電連接，用于在所述驅(qū)動單元的第一輸出端輸出掃描信號；
所述復(fù)位模塊的輸出端與所述控制節(jié)點電連接，用于拉低所述控制節(jié)點的電位；
所述下拉控制模塊的第一控制端與所述控制節(jié)點電連接，所述下拉控制模塊的第二控制端與所述驅(qū)動單元的第一控制信號輸入端電連接，所述下拉控制模塊的輸入端與所述驅(qū)動單元的第一電平信號輸入端電連接；其中，相鄰兩級驅(qū)動單元的第一控制信號輸入端輸入相反的信號；
所述下拉模塊的控制端與所述下拉控制模塊的輸出端電連接，所述下拉模塊的輸入端與所述驅(qū)動單元的第二電平信號輸入端電連接，所述下拉模塊的第一輸出端與所述控制節(jié)點電連接，所述下拉模塊的第二輸出端與所述驅(qū)動單元的第一輸出端電連接，所述下拉模塊用于下拉本級驅(qū)動單元的控制節(jié)點和第一輸出端的電位；
所述下拉模塊的第三輸出端與前一級驅(qū)動單元的控制節(jié)點電連接，所述下拉模塊的第四輸出端與前一級驅(qū)動單元的第一輸出端電連接，所述下拉模塊還用于下拉前一級驅(qū)動單元的控制節(jié)點和第一輸出端的電位。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述上拉模塊還包括第二輸出端，所述下拉模塊還包括第五輸出端和第六輸出端；
所述下拉模塊的第五輸出端以及所述上拉模塊的第二輸出端與本級驅(qū)動單元的第二輸出端電連接，所述下拉模塊還用于下拉本級驅(qū)動單元的第二輸出端的電位；
所述下拉模塊的第六輸出端與前一級驅(qū)動單元的第二輸出端電連接，所述下拉模塊還用于下拉前一級驅(qū)動單元的第二輸出端的電位。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述預(yù)充電模塊的輸入端與前第N級驅(qū)動單元的第一輸出端電連接，所述預(yù)充電模塊的控制端與所述前第N級驅(qū)動單元的第二輸出端電連接；其中，N為整數(shù)數(shù)；
所述預(yù)充電模塊包括第一晶體管，所述第一晶體管的柵極與所述預(yù)充電模塊的控制端電連接，所述第一晶體管的第一極與所述預(yù)充電模塊的輸入端電連接，所述第一晶體管的第二極與所述預(yù)充電模塊的輸出端電連接。
4.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述復(fù)位模塊包括輸入端和控制端；所述復(fù)位模塊的控制端與后第M級驅(qū)動單元的第一輸出端電連接，所述復(fù)位模塊的輸入端與本級驅(qū)動單元的第二時鐘信號輸入端電連接，其中M為正整數(shù)。
5.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述復(fù)位模塊還包括第二晶體管；
所述第二晶體管的柵極與所述復(fù)位模塊的控制端電連接，所述第二晶體管的第一極與所述復(fù)位模塊的輸入端電連接，所述第二晶體管的第二極與所述復(fù)位模塊的輸出端電連接。
6.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述上拉模塊包括第三晶體管、第四晶體管和第一電容；
所述第三晶體管的柵極與所述上拉模塊的控制端電連接，所述第三晶體管的第一極與所述上拉模塊的輸入端電連接，所述第三晶體管的第二極與所述上拉模塊的第一輸出端電連接；
所述第四晶體管的柵極與所述上拉模塊的控制端電連接，所述第四晶體管的第一極與所述上拉模塊的輸入端電連接，所述第四晶體管的第二極與所述上拉模塊的第二輸出端電連接；
所述第一電容的第一極與所述控制節(jié)點電連接，所述第一電容的第二極與本級驅(qū)動單元的第一輸出端電連接。
7.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述下拉控制模塊包括第五晶體管、第六晶體管和第七晶體管；
所述第五晶體管的柵極與所述下拉控制模塊的第一控制端電連接，所述第五晶體管的第一極與所述下拉控制模塊的輸入端電連接，所述第五晶體管的第二極與所述下拉控制模塊的輸出端電連接；
所述第六晶體管的柵極以及第一極與所述下拉控制模塊的第二控制端電連接，所述第六晶體管的第二極與所述第七晶體管的柵極電連接；
所述第七晶體管的第一極與所述下拉控制模塊的第二控制端電連接，所述第七晶體管的第二極與所述下拉控制模塊的輸出端電連接。
8.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述下拉模塊包括第八晶體管、第九晶體管、第十晶體管、第十一晶體管、第十二晶體管和第十三晶體管；
所述第八晶體管的柵極與所述下拉模塊的控制端電連接，所述第八晶體管的第一極與所述下拉模塊的輸入端電連接，所述第八晶體管的第二極與所述下拉模塊的第一輸出端電連接；
所述第九晶體管的柵極與所述下拉模塊的控制端電連接，所述第九晶體管的第一極與所述下拉模塊的輸入端電連接，所述第九晶體管的第二極與所述下拉模塊的第二輸出端電連接；
所述第十晶體管的柵極與所述下拉模塊的控制端電連接，所述第十晶體管的第一極與所述下拉模塊的輸入端電連接，所述第十晶體管的第二極與所述下拉模塊的第五輸出端電連接；
所述第十一晶體管的柵極與所述下拉模塊的控制端電連接，所述第十一晶體管的第一極與所述第八晶體管的第二極電連接，所述第十一晶體管的第二極與所述下拉模塊的第三輸出端電連接；
所述第十二晶體管的柵極與所述下拉模塊的控制端電連接，所述第十二晶體管的第一極與所述第九晶體管的第二極電連接，所述第十二晶體管的第二極與所述下拉模塊的第四輸出端電連接；
所述第十三晶體管的柵極與所述下拉模塊的控制端電連接，所述第十三晶體管的第一極與所述第十晶體管的第二極電連接，所述第十三晶體管的第二極與所述下拉模塊的第六輸出端電連接。
9.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述下拉模塊包括第八晶體管、第九晶體管、第十晶體管、第十一晶體管、第十二晶體管和第十三晶體管；
所述第八晶體管的柵極與所述下拉模塊的控制端電連接，所述第八晶體管的第一極與所述下拉模塊的輸入端電連接，所述第八晶體管的第二極與所述下拉模塊的第一輸出端電連接；
所述第九晶體管的柵極與所述下拉模塊的控制端電連接，所述第九晶體管的第一極與所述下拉模塊的輸入端電連接，所述第九晶體管的第二極與所述下拉模塊的第二輸出端電連接；
所述第十晶體管的柵極與所述下拉模塊的控制端電連接，所述第十晶體管的第一極與所述下拉模塊的輸入端電連接，所述第十晶體管的第二極與所述下拉模塊的第五輸出端電連接；
所述第十一晶體管的柵極與所述下拉模塊的控制端電連接，所述第十一晶體管的第一極與所述下拉模塊的輸入端電連接，所述第十一晶體管的第二極與所述下拉模塊的第三輸出端電連接；
所述第十二晶體管的柵極與所述下拉模塊的控制端電連接，所述第十二晶體管的第一極與所述下拉模塊的輸入端電連接，所述第十二晶體管的第二極與所述下拉模塊的第四輸出端電連接；
所述第十三晶體管的柵極與所述下拉模塊的控制端電連接，所述第十三晶體管的第一極與所述下拉模塊的輸入端電連接，所述第十三晶體管的第二極與所述下拉模塊的第六輸出端電連接。
10.一種柵極驅(qū)動電路的驅(qū)動方法，其特征在于，所述柵極驅(qū)動電路包括：
多個級聯(lián)的驅(qū)動單元，每級所述驅(qū)動單元均包括預(yù)充電模塊、上拉模塊、復(fù)位模塊、下拉控制模塊和下拉模塊；
所述預(yù)充電模塊的輸出端與控制節(jié)點電連接；
所述上拉模塊的控制端與所述控制節(jié)點電連接，所述上拉模塊的輸入端與所述驅(qū)動單元的第一時鐘信號輸入端電連接，所述上拉模塊的第一輸出端與所述驅(qū)動單元的第一輸出端電連接；
所述復(fù)位模塊的輸出端與所述控制節(jié)點電連接；
所述下拉控制模塊的第一控制端與所述控制節(jié)點電連接，所述下拉控制模塊的第二控制端與所述驅(qū)動單元的第一控制信號輸入端電連接，所述下拉控制模塊的輸入端與所述驅(qū)動單元的第一電平信號輸入端電連接；其中，相鄰兩級驅(qū)動單元的第一控制信號輸入端輸入相反的信號；
所述下拉模塊的控制端與所述下拉控制模塊的輸出端電連接，所述下拉模塊的輸入端與所述驅(qū)動單元的第二電平信號輸入端電連接，所述下拉模塊的第一輸出端與所述控制節(jié)點電連接，所述下拉模塊的第二輸出端與所述驅(qū)動單元的第一輸出端電連接；
所述下拉模塊的第三輸出端與前一級驅(qū)動單元的控制節(jié)點電連接，所述下拉模塊的第四輸出端與前一級驅(qū)動單元的第一輸出端電連接；
所述驅(qū)動方法包括：
預(yù)充電階段，控制所述預(yù)充電模塊拉高所述控制節(jié)點的電位；
上拉階段，控制所述上拉模塊在本級驅(qū)動單元的第一輸出端輸出掃描信號；
復(fù)位階段，控制所述上拉模塊停止輸出掃描信號，并拉低所述控制節(jié)點的電位；
下拉維持階段，根據(jù)所述第一控制信號輸入端輸入的第一控制信號，控制所述下拉模塊下拉本級驅(qū)動單元的控制節(jié)點和第一輸出端的電位，并維持在低電平狀態(tài)，并控制所述下拉模塊下拉上一級驅(qū)動單元的控制節(jié)點和第一輸出端的電位，并維持在低電平狀態(tài)；
根據(jù)所述第一控制信號輸入端輸入的第二控制信號，停止工作。